CN102194514B - 完全平衡双沟道内存单元 - Google Patents
完全平衡双沟道内存单元 Download PDFInfo
- Publication number
- CN102194514B CN102194514B CN201010274893.0A CN201010274893A CN102194514B CN 102194514 B CN102194514 B CN 102194514B CN 201010274893 A CN201010274893 A CN 201010274893A CN 102194514 B CN102194514 B CN 102194514B
- Authority
- CN
- China
- Prior art keywords
- node
- pull
- trench gate
- electrically connected
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明是有关于一种双沟道静态随机存取内存单元，包含四组串联的金氧半场效应晶体管、第一上拉装置以及第二上拉装置。每一前述组串联的金氧半场效应晶体管具有下拉装置以及沟道栅装置。前述第一上拉装置以及第二上拉装置配置以使前述四个下拉装置形成两个交叉耦接反相器。此外，前述四个沟道栅装置的其中两者配置以形成第一沟道，而前述四个沟道栅装置的另外两者则配置以形成第二沟道。
Description
技术领域
本发明涉及一种内存，特别是涉及一种静态随机存取内存单元。
背景技术
在深次微米集成电路技术中，内嵌式静态随机存取内存装置已成为高速通讯、影像处理以及单芯片系统产品中的主要储存单元。举例而言，双沟道静态随机存取内存装置可允许平行操作，例如在一循环中可同时读取与写入或者同时进行两个读取动作，因此双沟道静态随机存取内存装置较单沟道静态随机存取内存装置具有更高的频宽。在内嵌内存与单芯片系统产品的进阶技术中，静态随机存取内存单元结构所具有的低载入与高速度特性为其重要特性。具有短位线的薄型静态随机存取内存单元结构在位线的RC延迟方面有更佳的表现。
然而，薄型静态随机存取内存单元结构依旧遭遇到某些难题，包含多个据节点漏电流现象、下拉装置与沟道栅装置间的装置匹配问题以及电流拥挤效应…等。双沟道静态随机存取内存的特殊操作模式(并行运转)需要更强的下拉驱动能力足以应付开启运作模式的静态随机存取内存的双沟道，所以更需要为静态杂信边限设定双β比，如此，下拉装置的宽度会变成单沟道静态随机存取内存单元的约两倍。考虑到合理的静态杂信边限，在双沟道静态随机存取内存单元中下拉装置与沟道栅装置间的宽度比例约为2-4。
如上所述，导致了下拉装置漏极节点的布局为L型或T型，也因此会遭遇到上述难题。其它与上述结构相关的问题为半节点的其中之一使用栅极层作为单元内局部内连线，以操作位于沟道栅晶体管的源极节点至下拉晶体管的漏极节点间的电流路径。当栅极层电阻持续一代代地增加时，如此的高电阻将大幅地影响静态随机存取内存单元的性能(例如：静态随机存取内存单元的电流平衡、读取速度以及写入能力)。
由此可见，上述现有的内嵌式静态随机存取内存装置在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新型结构的完全平衡双沟道内存单元，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的内嵌式静态随机存取内存装置存在的缺陷，而提供一种新型结构的完全平衡双沟道内存单元，所要解决的技术问题是使其提供一种双沟道静态随机存取内存单元既可提供单沟道静态随机存取内存装置所具有的单元成效与性能的追踪功能，并可降低双沟道静态随机存取内存单元的开发投入、成本、周期与风险。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种静态随机存取内存单元，包含：四组串联的金氧半场效应晶体管，每一该些组串联金氧半场效应晶体管具有一下拉装置以及一沟道栅装置；以及一第一上拉装置以及一第二上拉装置，配置以使该四个下拉装置形成两个交叉耦接反相器；其中该四个沟道栅装置的其中两者配置以形成一第一沟道，而该四个沟道栅装置的另外两者则配置以形成一第二沟道。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的静态随机存取内存单元，其中所述的该些组串联金氧半场效应晶体管包含：一第一组串联N型金氧半场效应晶体管，具有一第一沟道栅装置以及一第一下拉装置皆配置于一第一连续主动区内；一第二组串联N型金氧半场效应晶体管，具有一第二沟道栅装置以及一第二下拉装置皆配置于一第二连续主动区内；一第三组串联N型金氧半场效应晶体管，具有一第三沟道栅装置以及一第三下拉装置皆配置于一第三连续主动区内；以及一第四组串联N型金氧半场效应晶体管，具有一第四沟道栅装置以及一第四下拉装置皆配置于一第四连续主动区内。
前述的静态随机存取内存单元，其中所述的该第一上拉装置以及该第二上拉装置配置于一连续N型井内，其中该连续N型井是与该第一、第二、第三以及第四连续主动区隔离。
前述的静态随机存取内存单元，其中所述的该些组串联金氧半场效应晶体管包含：该第一沟道栅装置的一漏极节点，电性连接于一第一位线；该第一沟道栅装置的一源极节点，电性连接于该第一下拉装置的一漏极节点；该第一沟道栅装置的一栅极节点，电性连接于一第一字线；该第一下拉装置的一源极节点，电性连接于一第一低位准电源线；该第二沟道栅装置的一漏极节点，电性连接于一第二位线；该第二沟道栅装置的一源极节点，电性连接于该第二下拉装置的一漏极节点；该第二沟道栅装置的一栅极节点，电性连接于一第二字线；该第二下拉装置的一源极节点，电性连接于该第一低位准电源线；该第三沟道栅装置的一漏极节点，电性连接于一第一反位线；该第三沟道栅装置的一源极节点，电性连接于该第三下拉装置的一漏极节点；该第三沟道栅装置的一栅极节点，电性连接于该第一字线；该第三下拉装置的一源极节点，电性连接于一第二低位准电源线；该第四沟道栅装置的一漏极节点，电性连接于一第二反位线；该第四沟道栅装置的一源极节点，电性连接于该第四下拉装置的一漏极节点；该第四沟道栅装置的一栅极节点，电性连接于该第二字线；以及该第四下拉装置的一源极节点，电性连接于该第二低位准电源线。
前述的静态随机存取内存单元，其中所述的该些组串联金氧半场效应晶体管包含：该第一上拉装置的一漏极节点，与该第一下拉装置的该漏极节点和该第二下拉装置的该漏极节点电性相连，以形成一数据节点；该第一下拉装置的一栅极节点、该第二下拉装置的一栅极节点以及该第一上拉装置的一栅极节点，彼此电性相连并耦接于一反数据节点；该第二上拉装置的一漏极节点，与该第三下拉装置的该漏极节点和该第四下拉装置的该漏极节点电性相连至该反数据节点；该第三下拉装置的一栅极节点、第四下拉装置的一栅极节点以及该第二上拉装置的一栅极节点，彼此电性相连并耦接于该数据节点；以及该第一上拉装置的一源极节点以及该第二上拉装置的一源极节点，电性连接于一高位准电源线。
前述的静态随机存取内存单元，其中所述的更包含一硅化物层，配置以使该第一沟道栅的该源极节点连接于该第一下拉装置的该漏极节点；以使该第二沟道栅的该源极节点连接于该第二下拉装置的该漏极节点；以使该第三沟道栅的该源极节点连接于该第三下拉装置的该漏极节点；并使该第四沟道栅的该源极节点连接于该第四下拉装置的该漏极节点。
前述的静态随机存取内存单元，其中所述的：该第一沟道包含：一第一字线，电性连接于该第一沟道栅装置的该栅极节点与该第三沟道栅装置的该栅极节点；一第一位线，电性连接于该第一沟道栅装置的该漏极节点；以及一第一反位元传导线，电性连接于该第三沟道栅装置的该漏极节点；以及该第二沟道包含：一第二字线，电性连接于该第二沟道栅装置的该栅极节点以及该第四沟道栅装置的该栅极节点；一第二位线，电性连接于该第二沟道栅装置的该漏极节点；以及一第二反位元传导线，电性连接于该第四沟道栅装置的该漏极节点。
前述的静态随机存取内存单元，其中所述的更包含：一第五连续主动区，该第一上拉装置配置于该第五连续主动区上；以及一第六连续主动区，该第二上拉装置配置于该第六连续主动区上；其中该第一连续主动区至该第六连续主动区借由一隔离结构以使彼此实体隔离；其中该第一连续主动区至该第六连续主动区依照一第一方向排列，并沿着该第一方向延伸到至少另外三个静态随机存取内存单元。
前述的静态随机存取内存单元，其中所述的更包含：一电源线，耦接于该些上拉装置；一第一互补电源线，耦接于该些下拉装置；以及一第二 互补电源线，耦接于该些下拉装置；其中该电源线、该第一互补电源线以及该第二互补电源线配置于同一金属层内。
前述的静态随机存取内存单元，其中所述的更包含：一第一金属层，提供一漏极节点连结于该些下拉装置和该些上拉装置；一第二金属层，配置于该第一金属层上，该第二金属层包含一第一字线接着垫、一第一字线、一第二字线接着垫、一第一低位准电源线、一第二位线、一高位准电源线、一第二反位线、一第二低位准电源线、一第三字线接着垫、一第一反位线以及一第四字线接着垫；以及一第三金属层，配置于该第二金属层上，该第三金属层包含一第一字线与一第二字线。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种双沟道静态随机存取内存单元。其中包含四组串联金氧半场效应晶体管、第一上拉装置以及第二上拉装置。每一前述组串联金氧半场效应晶体管具有下拉装置以及沟道栅装置。前述第一上拉装置以及第二上拉装置是配置以使前述四个下拉装置形成两个交叉耦接反相器。此外，前述四个沟道栅装置的其中两者是配置以形成一第一沟道，而前述四个沟道栅装置的另外两者则配置以形成一第二沟道。
根据本发明另一实施方式，提供一种双沟道静态随机存取内存单元。包含第一反相器、第二反相器、第一沟道栅晶体管组以及第二沟道栅晶体管组。前述第一反相器具有第一上拉晶体管以及第一下拉晶体管组，且第一下拉晶体管组至少由两个下拉晶体管所组成。前述第二反相器具有第二上拉晶体管以及第二下拉晶体管组，且第二下拉晶体管组至少由两个下拉晶体管所组成，另外，第二反相器交叉耦接于第一反相器。前述第一沟道栅晶体管组由至少两个沟道栅晶体管所组成并耦接于第一反相器以及第二反相器，以形成第一沟道。前述第二沟道栅晶体管组由至少两个沟道栅晶体管所组成并耦接于第一反相器以及第二反相器，以形成第二沟道。此外，每一前述下拉晶体管以及前述沟道栅晶体管包含N型金氧半场效应晶体管，且每一前述上拉晶体管包含P型金氧半场效应晶体管。
根据本发明再一实施方式，提供一种双沟道静态随机存取内存单元。包含第一连续主动区、第二连续主动区、第三连续主动区、第四连续主动区、第一下拉晶体管、第二下拉晶体管、第三下拉晶体管、第四下拉晶体管、第一沟道栅晶体管、第二沟道栅晶体管、第三沟道栅晶体管、第四沟道栅晶体管、第一上拉晶体管、第二上拉晶体管。
如上所述，前述第一连续主动区、第二连续主动区、第三连续主动区以及第四连续主动区形成于基板内。前述第一下拉晶体管以及第一沟道栅晶体管形成于第一连续主动区内。前述第二下拉晶体管以及第二沟道栅晶体管形成于第二连续主动区内。前述第三下拉晶体管以及第三沟道栅晶体 管形成于第三连续主动区内。前述第四下拉晶体管以及第四沟道栅晶体管形成于第四连续主动区内。前述第一上拉晶体管、第一下拉晶体管以及第二下拉晶体管配置以形成第一反相器。前述第二上拉晶体管、第三下拉晶体管以及第四下拉晶体管配置以形成第二反相器。此外，前述第二反相器交叉耦接于前述第一反相器，前述第一沟道栅晶体管与第三沟道栅晶体管耦接于前述第一反相器与第二反相器以形成第一沟道，且前述第二沟道栅晶体管与第四沟道栅晶体管耦接于前述第一反相器与第二反相器以形成第二沟道。
借由上述技术方案，本发明完全平衡双沟道内存单元至少具有下列优点及有益效果：双沟道静态随机存取内存装置解决了先前技术中所提及的不同问题。在一实施例中，在每一新世代的工艺开发中，单沟道静态随机存取内存装置通常作为制造/生产/高位准电压的最小电压/可靠度结果的测试载体，而本发明实施例的双沟道静态随机存取内存装置达成与单沟道静态随机存取内存装置相似的配置与布线，如此，既可提供单沟道静态随机存取内存装置所具有的单元成效与性能的追踪功能，并可降低双沟道静态随机存取内存单元的开发投入、成本、周期与风险。
本发明实施例前述结构与布局较先前技术而言增加了至少20％的双沟道静态随机存取内存单元，且达到了与单沟道静态随机存取内存装置同样的β比与静态杂信边限(static noise margin，SNM)表现。
在另一实施例中，本发明实施例双沟道静态随机存取内存装置提供直线型主动区，而排除了会导致N型节点接面漏电问题的L型或T型主动区，因此可以改进双沟道静态随机存取内存单元的稳定性。在又一实施例中，每一半沟道下拉装置与沟道栅装置形成于相同主动区上。一个双沟道静态随机存取内存单元共具有至少四个主动区，且每一主动区具有串联的沟道栅/下拉装置，并可将沟道栅装置与下拉装置间的装置不对称减至最小。本发明实施例的双沟道静态随机存取内存装置亦将每一下拉装置分开以提供双下拉装置(例如：第一下拉装置PD-11与第二下拉装置PD-12)来减少电流拥挤效应。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明一实施方式的一种双沟道静态随机存取内存装置的示意图。
图2至图4是本发明一实施例的一种双沟道静态随机存取内存装置的俯视图。
图5至图6是本发明另一实施方式的一种双沟道静态随机存取内存装置的局部俯视图。
图7至图13是本发明再一实施方式的一种双沟道静态随机存取内存装置的全部或局部俯视图。
100：双沟道静态随机存取内存单元
110：双沟道静态随机存取内存单元
112：单位单元区 114：单位单元边界
116：第一跨度 118：第二跨度
120：N型井区 122：P型井区
124：第一主动区 126：第二主动区
128：第三主动区 130：第四主动区
132：第五主动区 134：第六主动区
136：第一栅极结构 138：第二栅极结构
140：栅极结 142：栅极结构
144：栅极结构 146：栅极结构
148：内连线结构 150：内连线结构
152：第一低位准电源线连接件
154：第二低位准电源线连接件
156：第一高位准电源线接着垫
158：第二高位准电源线接着垫
160：第一沟道的第一字线接着垫
162：第一沟道的第二字线接着垫
164：第二沟道的第一字线接着垫
166：第二沟道的第二字线接着垫
168：第一沟道的位线接着垫
170：第二沟道的位线接着垫
172：第一沟道的反位线接着垫
174：第二沟道的反位线接着垫
180：内连线结构 182：高位准电源线
184：第一低位准电源 186：第二低位准电源线
188：第一字线 190：第一字线
192：第一位线 194：第一反位线
196：第二位线 198：第二反位线
200：第二字线 202：第二字线
204：第一字线 206：第二字线
208：第一穿孔 210：第二穿孔
212：第三穿孔 214：第四穿孔
220：第二金属层或第三金属层
230：第二金属层或第三金属层
240：双沟道静态随机存取内存装置
250：双沟道静态随机存取内存装置
252：第一双沟道静态随机存取内存单元
254：第二双沟道静态随机存取内存单元
260：双沟道静态随机存取内存装置
262：第一鳍状结构 264：第二鳍状结构
266：第三鳍状结构 268：第四鳍状结构
270：第五鳍状结构 272：第六鳍状结构
280：双沟道静态随机存取内存装置
282：第一短鳍状结构 284：第二短鳍状结构
286：第三短鳍状结构 288：第四短鳍状结构
290：双沟道静态随机存取内存装置
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的完全平衡双沟道内存单元其具体实施方式、结构、特征及其功效，详细说明如后。
图1是本发明一实施方式绘示一种双沟道静态随机存取内存单元100的示意图。双沟道静态随机存取内存单元100包含第一反相器以及第二反相器，且第一反相器与第二反相器彼此交叉耦接。第一反相器包含第一上拉装置PU-1、第一下拉装置PD-11以及第二下拉装置PD-12。第一上拉装置PU-1由P型金氧半场效应晶体管(p-type metal-oxide-semiconductor field-effect transistor，PMOSFET)所形成，而第一下拉装置PD-11为N型金氧半场效应晶体管，且第二下拉装置PD-12亦为N型金氧半场效应晶体管。第二反相器具有第二上拉装置PU-2、第三下拉装置PD-21以及第四下拉装置PD-22。第二上拉装置PU-2由P型金氧半场效应晶体管所形成，而第三下拉装置PD-21为N型金氧半场效应晶体管，且第四下拉装置PD-22亦为N型金氧半场效应晶体管。
此外，第一上拉装置PU-1漏极节点(或漏极)、第一下拉装置PD-11漏极节点(或漏极)以及第二下拉装置PD-12漏极节点(或漏极)电性相连，以形成第一数据节点(或第一节点Node-1)。第二上拉装置PU-2漏极节点(或 漏极)、第三下拉装置PD-21漏极节点(或漏极)以及第四下拉装置PD-22漏极节点(或漏极)电性相连，以形成第二数据节点(或第二节点Node-2，或者反数据节点)。第一上拉装置PU-1栅极节点(或栅极)、第一下拉装置PD-11栅极节点(或栅极)以及第二下拉装置PD-12栅极节点(或栅极)彼此电性相连并耦接于第二节点Node-2。第二上拉装置PU-2栅极节点(或栅极)、第三下拉装置PD-21栅极节点(或栅极)以及第四下拉装置PD-22栅极节点(或栅极)彼此电性相连并耦接于第一节点Node-1。第一上拉装置PU-1源极节点(或源极)以及第二上拉装置PU-2源极节点(或源极)电性连接于电源线(Vcc)。第一下拉装置PD-11源极节点(或源极)、第二下拉装置PD-12源极节点(或源极)、第三下拉装置PD-21源极节点(或源极)以及第四下拉装置PD-22源极节点(或源极)电性连接于互补电源线(Vss)。
在双沟道静态随机存取内存单元布局一实施例中，第一下拉装置PD-11的源极与第二下拉装置PD-12的源极电性连接于第一互补电源线(例如：VSS)，而第三下拉装置PD-21的源极与第四下拉装置PD-22的源极电性连接于第二互补电源线(例如：VSS)。
双沟道静态随机存取内存单元100更包含第一沟道port-A与第二沟道port-B。在一实施例中，第一沟道port-A与第二沟道port-B包含至少多个沟道栅装置，其配置如图1中的PG-1，PG-2，PG-3以及PG-4，且每一沟道栅装置包含N型金氧半场效应晶体管。第一沟道port-A包含第一沟道栅装置PG-1与第三沟道栅装置PG-3，而第二沟道port-B包含第二沟道栅装置PG-2与第四沟道栅装置PG-4。第一沟道栅装置PG-1漏极节点(或漏极)电性连接于第一位线A_BL。第一沟道栅装置PG-1源极节点(或源极)电性连接于第一节点Node1。第一沟道栅装置PG-1栅极节点(或栅极)电性连接于第一字线port-A WL。第二沟道栅装置PG-2漏极节点电性连接于第二位线B_BL。第二沟道栅装置PG-2源极节点电性连接于第一节点Node-1。第二沟道栅装置PG-2栅极节点电性连接于第二字线port-B WL。第三沟道栅装置PG-3漏极节点电性连接于第一反位线(A_BLB)。第三沟道栅装置PG-3源极节点电性连接于第二节点Node-2。第三沟道栅装置PG-3栅极节点电性连接于第一字线port-A WL。第四沟道栅装置PG-4漏极节点电性连接于第二反位线B_BLB。第四沟道栅装置PG-4源极节点电性连接于第二节点Node-2。第四沟道栅装置PG-4栅极节点电性连接于第二字线port-B WL。
不同的N型金氧半场效应晶体管与P型金氧半场效应晶体管可以任何适当的技术形成。在一实施例中，不同的N型金氧半场效应晶体管与P型金氧半场效应晶体管可由现有习知的金氧半场效应晶体管所形成。在另一实施例中，不同的N型金氧半场效应晶体管与P型金氧半场效应晶体管可由鳍状场效应晶体管(Fin-like field effect transistors，FinFETs)所 形成。在又一实施例中，不同的N型金氧半场效应晶体管与P型金氧半场效应晶体管可利用高K/金属栅极技术所形成。双沟道静态随机存取内存单元100可包含其它装置(例如：下拉装置与沟道栅装置)。在一实施例中，双沟道静态随机存取内存单元100所包含的下拉装置较其所包含的沟道栅装置为多。
图2是本发明一实施例绘示一种双沟道静态随机存取内存单元110的俯视图。在一特殊结构的实施例中，双沟道静态随机存取内存单元110为双沟道静态随机存取内存单元100的一部分。双沟道静态随机存取内存单元110包含双沟道静态随机存取内存的一个单元，且形成于半导体基板上。双沟道静态随机存取内存单元110形成于半导体基板的单位单元区112内，单位单元区112是由单位单元边界114所界定。在一实施例中，单位单元区112界定于一长方形范围内，其跨越第一方向上的第一跨度116以及第二方向上的第二跨度118，前述第二方向垂直第一方向，且第一跨度116较第二跨度118长。
因此，第一跨度与第二跨度(116与118)可各自被视为一长节距与一短节距。双沟道静态随机存取内存单元110包含配置于其中央部分的N型井区120。双沟道静态随机存取内存单元110更包含配置于N型井区120双侧的P型井区122。在一实施例中，N型井区120与P型井区122延伸至单位单元边界114以外的多个双沟道静态随机存取内存单元。在另一实施例中，N型井区120与P型井区122延伸至位于第二方向上的四个或更多双沟道静态随机存取内存单元。
借由隔离结构于基板内界定出不同的主动区，且借由隔离结构以使不同的主动区彼此隔离。隔离结构使用适当的技术形成于基板内。在一实施例中，隔离结构利用浅沟槽隔离工艺(shallow trench isolation，STI)。在另一实施例中，隔离结构利用局部硅氧化工艺(local oxidation of silicon，LOCOS)。在一实施例中，双沟道静态随机存取内存单元110包含第一主动区124、第二主动区126、第三主动区128以及第四主动区130，且第一主动区124、第二主动区126、第三主动区128以及第四主动区130形成于P型井区122内。双沟道静态随机存取内存单元110更包含第五主动区132与第六主动区134，且第五主动区132与第六主动区134形成于N型井区120内。
再者，第一主动区至第六主动区沿着第二跨度118配置，且可延伸至多个双沟道静态随机存取内存单元。在一实施例中，第一主动区至第六主动区延伸至位于第二方向上的四个或者更多双沟道静态随机存取内存单元。在一实施例中，位于P型井区122内的每一主动区包含下拉装置与沟道栅装置，且下拉装置与沟道栅装置形成于其上。在另一实施例中，位于P 型井区122内的每一主动区具有不同的宽度，例如前述下拉装置的一部分较沟道栅装置的一部分具有更长的宽度。举例而言，前述下拉装置的一部分的宽度较沟道栅装置的一部分的宽度至少长约10％。
在一实施例中，第一主动区124包含第一下拉装置PD-11与第一沟道栅装置PG-1，且第一下拉装置PD-11与第一沟道栅装置PG-1串联。第一沟道栅装置PG-1的源极电性连接于第一下拉装置PD-11的漏极，具体而言，第一下拉装置PD-11配置于第一主动区124内的部分较第一沟道栅装置PG-1配置于第一主动区124内的部分为大。同样地，第二主动区126包含第二下拉装置PD-12与第二沟道栅装置PG-2，且第二下拉装置PD-12与第二沟道栅装置PG-2串联。第二沟道栅装置PG-2的源极电性连接于第二下拉装置PD-12的漏极，具体而言，第二下拉装置PD-12配置于第二主动区126内的部分较第二沟道栅装置PG-2配置于第二主动区126内的部分为大。
此外，第三主动区128包含第三下拉装置PD-21与第三沟道栅装置PG-3，且第三下拉装置PD-21与第三沟道栅装置PG-3串联。第三沟道栅装置PG-3源极电性连接于第三下拉装置PD-21的漏极，具体而言，第三下拉装置PD-21配置于第三主动区128内的部分较第三沟道栅装置PG-3配置于第三主动区128内的部分为大。第四主动区130包含第四下拉装置PD-22与第四沟道栅装置PG-4，且第四下拉装置PD-22与第四沟道栅装置PG-4串联。第四沟道栅装置PG-4源极电性连接于第四下拉装置PD-22漏极，具体而言，第四下拉装置PD-22配置于第四主动区130内的部分较第四沟道栅装置PG-4配置于第四主动区130内的部分为大。第五主动区132包含第一上拉装置PU-1，而第六主动区134包含第二上拉装置PU-2。
于双沟道静态随机存取内存单元110内可形成不同的栅极结构，以形成不同的N型金氧半场效应晶体管与P型金氧半场效应晶体管。栅极结构包含栅极介电层(例如：氧化硅)与栅极电极(例如：掺杂多晶硅)，且栅极电极配置于栅极介电层上。在另一实施例中，栅极结构选择性地或附加地包含其余适当的材料以达成电路效能与制作集成化。举例而言，栅极介电层包含高K介电材料层，而栅极电极包含金属，例如铝、铜、钨或其余适当的导电材料。在一实施例中，双沟道静态随机存取内存单元110包含第一栅极结构136，第一栅极结构136配置于单位单元区112且沿着第一方向延伸跨至第一主动区124、第二主动区126以及第五主动区132上，以形成第一下拉装置PD-11、第二下拉装置PD-12以及第一上拉装置PU-1的栅极。双沟道静态随机存取内存单元110包含第二栅极结构138，第二栅极结构138配置于单位单元区112且沿着第一方向延伸跨至第三主动区128、第四主动区130以及第六主动区134上，以形成第三下拉装置PD-21、第四下拉装置PD-22以及第二上拉装置PU-2的栅极。双沟道静态随机存取内存单元110 包含不同的栅极结构以形成栅沟道装置。
在一实施例中，双沟道静态随机存取内存单元110包含栅极结构140，栅极结构140配置于第一主动区124上，以形成第一沟道栅装置PG-1的栅极。双沟道静态随机存取内存单元110包含栅极结构142，栅极结构142配置于第二主动区126上，以形成第二沟道栅装置PG-2的栅极。双沟道静态随机存取内存单元110包含栅极结构144，栅极结构144配置于第三主动区128上，以形成第三沟道栅装置PG-3的栅极。双沟道静态随机存取内存单元110包含栅极结构146，栅极结构146配置于第四主动区130上，以形成第四沟道栅装置PG-4的栅极。
如图2所示，位于P型井区122内的第一主动区124至第四主动区130，其与相关的下拉装置和沟道栅装置对称地配置于具有对称内连线布线的N型井区120的两侧。图3是本发明一实施例绘示一种双沟道静态随机存取内存单元110的俯视图，且双沟道静态随机存取内存单元110包含内连线布线。不同的内连线结构可用以耦接N型金氧半场效应晶体管与P型金氧半场效应晶体管，以形成双沟道静态随机存取内存单元。在一实施例中，第一下拉装置PD-11的漏极借由与第一沟道栅装置PG-1的源极共享一相同掺栅区而彼此电性相连，前述相同掺栅区界定于第一主动区124内，且位于第一下拉装置PD-11与第一沟道栅装置PG-1之间。
在另一实施例中，第一下拉装置PD-11的漏极借由硅化物结构(图中未示)与第一沟道栅装置PG-1的源极电性相连，且硅化物结构形成于位于第一主动区124的共同掺栅区上。硅化物结构是由现有习知的工艺所形成(例如自动对准金属硅化物工艺)，且可与其它接触硅化物于同一工艺中形成。同样地，第二下拉装置PD-12的漏极与第二沟道栅装置PG-2的源极以相同于第一下拉装置PD-11的漏极与第一沟道栅装置PG-1的源极间的电性相连方法来电性相连，例如借由硅化物结构来连接。相似地，介于第三下拉装置PD-21的漏极与第三沟道栅装置PG-3漏极间的连结，以及介于第四下拉装置PD-22漏极与第四沟道栅装置PG-4漏极间的连结，均是以同样的配置与同样的结构来形成。
在一实施例中，第一下拉装置PD-11漏极(或漏极节点)、第二下拉装置PD-12漏极(或漏极节点)以及第一上拉装置PU-1漏极(或漏极节点)借由内连线结构148来电性相连，以界定出第一数据节点(节点1或数据节点)。同样地，第三下拉装置PD-21漏极(或漏极节点)、第四下拉装置PD-22漏极(或漏极节点)以及第二上拉装置PU-2漏极(或漏极节点)借由内连线结构150来电性相连，以界定出第二数据节点(节点2或反数据节点)。第一内连线结构148与第二内连线结构150借由相同的工艺以形成于同一内连线层(亦可表示为第一内连线层或M1)内。
在另一实施例中，第一低位准电源线连接件152与第二低位准电源线连接件154形成于第一内连线层内。在另一实施例中，不同的接着垫形成于第一内连线层内，前述接着垫包含如图3所示的第一高位准电源线接着垫156、第二高位准电源线接着垫158、第一沟道的第一字线接着垫160、第一沟道的第二字线接着垫162、第二沟道的第一字线接着垫164、第二沟道的第二字线接着垫166、第一沟道位线接着垫168、第二沟道位线接着垫170、第一沟道反位线接着垫172以及第二沟道反位线接着垫174。每一接着垫设计或配置以通过一个或多个接触点来耦接装置结构于个别电路线。
具体而言，第一高位准电源线接着垫156配置以耦接第一上拉装置PU-1漏极至高位准电源线。第二高位准电源线接着垫158配置以耦接第二上拉装置PU-2漏极至高位准电源线。第一沟道第一字线接着垫160配置以耦接第一沟道栅装置PG-1栅极至第一字线port-A WL。第一沟道第二字线接着垫162配置以耦接第三沟道栅装置PG-3栅极至第一字线port-A WL。第二沟道第一字线接着垫164配置以耦接第二沟道栅装置PG-2栅极至第二字线port-B WL。第二沟道第二字线接着垫166配置以耦接第四沟道栅装置PG-4栅极至第二字线port-B WL。第一沟道位线接着垫168配置以耦接第一沟道栅的漏极至第一位线A_BL。第二沟道位线接着垫170配置以耦接第二沟道栅的漏极至第二位线B_BL。第一沟道反位线接着垫172配置以耦接第三沟道栅的漏极至第一反位线A_BLB。第二沟道的反位线接着垫174配置以耦接第四沟道栅的漏极至第二反位线B_BLB。在一实施例中，第一内连线层形成于第一内连线金属层(M1)内。上述所有内连线结构均位于双沟道静态随机存取内存单元110内，因此被称为单元内内连线。
对于两个反相器间的交叉耦合，第二栅极138更电性连接于内连线结构148(由于第一下拉装置PD-11、第二下拉装置PD-12以及第一上拉装置PU-1的漏极均连接于内连线结构148，因此内连线结构148又可作为漏极节点或第一数据节点)，而第一栅极136更电性连接于内连线结构150(由于第三下拉装置PD-21、第四下拉装置PD-22以及第二上拉装置PU-2的漏极均连接于内连线结构150，因此内连线结构150又可作为漏极节点或第二数据节点)。在一实施例中，前述布线可借由单元内布线通过第一内连线层来形成。在另一实施例中，上述介于漏极节点至栅极间的内连线结构可借由局部内连线(local interconnect，LI)技术来形成。在一实施例中，局部内连线结构可使用栅极电极材料(例如：多晶硅)来形成，在此情况下，多晶硅不只可用以形成栅极电极，亦可用以形成内连线结构。详细而言，栅极电极延伸至目标漏极区且直接接着于目标漏极区内的硅基板上。此外，若栅极电极为金属栅极，则金属栅极延伸以形成局部内连线结构，局部内连线结构与栅极在同一工艺中形成。
在另一实施例中，第一内连线层选择性地使用局部内连线技术来形成以提升制造效率与封装效率。在此情况下，第一内连线结构148与第二内连线结构150皆使用局部内连线技术来形成。于再一实施例中，第一栅极136延伸且直接接着于漏极节点150(例如第二上拉装置PU-2的漏极)上。同样地，第二栅极138延伸且直接接着于漏极节点148(例如第一上拉装置PU-1漏极)上。在另一实施例中，低位准电源线连接件(152与154)与不同的接着垫(156、158、…、172以及174)亦由局部内连线技术所形成。其余适当的局部内连线技术亦可用以形成上述布线。
图4是本发明一实施例绘示一种双沟道静态随机存取内存单元110的俯视图，且双沟道静态随机存取内存单元110更包含不同的接触点(为简化图示，仅以 
符号标示而未各自标号)，前述接触点位于栅极、漏极节点、第一低位准电源线连接件以及不同的接着垫。前述接着垫包含第一高位准电源线接着垫156、第二高位准电源线接着垫158、第一沟道的第一字线接着垫160、第一沟道的第二字线接着垫162、第二沟道的第一字线接着垫164、第二沟道的第二字线接着垫166、第一沟道的位线接着垫168、第二沟道的位线接着垫170、第一沟道的反位线接着垫172以及第二沟道的反位线接着垫174。
图5与图6是本发明另一实施方式绘示一种双沟道静态随机存取内存单元110的俯视图。详细而言，双沟道静态随机存取内存单元110内不同的内连线结构180于图5与图6中示意其建构。在一实施例中，双沟道静态随机存取内存单元110包含至少三层内连线层(例如：多层内连线金属层)，第一层内连线层请参考图3中的叙述，而其接触点请参考图4中的叙述。双沟道静态随机存取内存单元110的内连线结构180包含第二内连线层(亦可表示为第二金属层或M2)与第三内连线层(亦可表示为第三金属层或M3)，第二内连线层配置于第一金属层上，而第三内连线层配置于第二金属层上。为简化起见，前述双沟道静态随机存取内存单元110的元件并未在图5与图6中绘示。
请参照图5，第二金属层包含不同的金属线，前述金属线实质上排列在双沟道静态随机存取内存单元110的第二方向上。在一实施例中，第二金属层包含电源线(高位准电源线)182，高位准电源线182通过个别接触点电性连接于多个高位准电源线接着垫，高位准电源线182配置在单位单元区112中央部分，且单位单元区112中央部分位于双沟道静态随机存取内存单元第一跨度上。第二金属层亦包含多条互补电源线，如第一低位准电源线184与第二低位准电源线186，且第一低位准电源线184与第二低位准电源线186位于高位准电源线182的两侧。此外，第一低位准电源线与第二低位准电源线(184与186)各自电性连接于第一低位准电源线连接件与第二低 二低位准电源线连接件(即为图4中的第一低位准电源线连接件152与第二低位准电源线连接件154)。
第二金属层包含第一字线(WL-A)188与190，且第一字线188与190各自配置于双沟道静态随机存取内存单元的边缘。此外，第一字线188与190借由使用个别接触点以电性连接于图4中的第一沟道第一字线接着垫160与第一沟道第二字线接着垫162。第二金属层包含第一位线(A-BL)192与第一反位线(A-BL-bar)194，且第一位线192与第一反位线194借由使用个别接触点各自电性连接于图4中第一沟道的位线接着垫168与第一沟道的反位线接着垫172。第二金属层包含第二位线(B-BL)196与第二反位线(B-BL-bar)198，且第二位线196与第二反位线198借由使用个别接触点各自电性连接于图4中的第二沟道位线接着垫170与第二沟道反位线接着垫174。第二金属层更包含第二字线(WL-B)200与202，且第二字线200与202借由使用个别接触点各自电性连接于图4中的第二沟道的第一字线接着垫164与第二沟道的第二字线接着垫166。
在不同的实施例中，位于第二金属层内的金属线具有不同的配置。在另一实施例中，第一反位线194与第二反位线198互换位置。在本实施例中，第三主动区128与第四主动区130亦需互换位置以达成更适当的布线与配置。在第三主动区中的N型金氧半场效应晶体管(例如：第三下拉装置PD-21与第三沟道栅装置PG-3)与在第四主动区中的N型金氧半场效应晶体管(例如：第四下拉装置PD-22与第四沟道栅装置PG-4)会配合相关主动区以改变其位置，然而第三主动区依然包含第三下拉装置PD-21与第三沟道栅装置PG-3，第四主动区依然包含第四下拉装置PD-22与第四沟道栅装置PG-4。
请继续参照图5，用以耦接第二金属层与第三金属层的不同穿孔适当地配置与形成于第二金属层上。在一实施例中，位于第二金属层上的穿孔包含第一穿孔208、第二穿孔210、第三穿孔212以及第四穿孔214。第一穿孔208位于第二金属层的第一字线190上，第二穿孔210位于第二金属层的第二字线200上，第三穿孔212位于第二金属层的第一字线188上，而第四穿孔214位于第二金属层的第二字线202上。
请参照图6，双沟道静态随机存取内存单元110内的内连线结构180包含不同的金属线，且不同的金属线位于第三金属层内以作为字线布线。位于第三金属层内的金属线实质上沿着单位单元区112的第一方向排列。第三金属层包含第一字线(WL-A)204与第二字线(WL-B)206，且第一字线204通过第一穿孔208以电性连接于第一沟道栅的栅极且通过第三穿孔212以电性连接于第三沟道栅的栅极。第二字线206通过第二穿孔210以电性连接于第二沟道栅的栅极且通过第四穿孔214以电性连接于第四沟道栅的栅 极。
图7是本发明再一实施方式绘示一种双沟道静态随机存取内存单元110第二金属层或第三金属层220，其配置相似于图6中的金属层180。图8是本发明一实施例绘示一种双沟道静态随机存取内存单元110的第二金属层或第三金属层230，其配置相似于图6中的金属层180，但第二金属层中的第一反位线A_BLB的位置与第二反位线B_BLB的位置互换。
图9是本发明另一实施例绘示一种双沟道静态随机存取内存装置240的俯视图。双沟道静态随机存取内存装置240包含双沟道静态随机存取内存单元100，且双沟道静态随机存取内存单元100的配置相似于图4中的双沟道静态随机存取内存单元110。
图10是本发明再一实施例绘示一种双沟道静态随机存取内存装置250的俯视图。双沟道静态随机存取内存装置250包含两个双沟道静态随机存取内存单元，且每一前述双沟道静态随机存取内存单元相似于图9中的双沟道静态随机存取内存装置240。具体而言，双沟道静态随机存取内存装置250包含第一双沟道静态随机存取内存单元252与第二双沟道静态随机存取内存单元254。第一、第二、第三与第四主动区(124、126、128与130)是配置于第一双沟道静态随机存取内存单元252与第二双沟道静态随机存取内存单元254上的连续主动区。此外，多个(多于两个)双沟道静态随机存取内存单元可相似地配置，使得前述双沟道静态随机存取内存单元共用连续主动区124、126、128与130。举例而言，双沟道静态随机存取内存装置250的两个双沟道静态随机存取内存单元会重复配置于由第一至第四主动区所形成的连续主动区上。
图11是本发明又一实施例绘示一种双沟道静态随机存取内存装置260的俯视图。双沟道静态随机存取内存装置260利用鳍状场效应晶体管结构，且场效应晶体管形成三维几何形状。在鳍状场效应晶体管结构中，场效应晶体管形成一突出的半导体(例如：硅)脊状物，以作为鳍状结构或鳍状主动结构。栅极形成于鳍状结构上的不同表面，鳍状结构上的不同表面包含顶端面与两侧面。沟道界定于鳍状结构内并与位于其下的栅极匹配。源极与漏极形成于鳍状结构内且栅极位于源极与漏极之间。前述相应的晶体管因而作为鳍状场效应晶体管。双沟道静态随机存取内存装置260包含静态随机存取内存单元，且双沟道静态随机存取内存装置260除其不同的主动区由鳍状结构所取代，双沟道静态随机存取内存装置260实质上与图4中的双沟道静态随机存取内存装置110相似。为简化起见，双沟道静态随机存取内存装置260的某些结构并未在图11中绘示。
在本实施例中，第一主动区124由第一鳍状结构262所取代，且第一下拉装置PD-11与第一沟道栅装置PG-1形成于第一鳍状结构262内。第二 主动区126由第二鳍状结构264所取代，且第二下拉装置PD-12与第二沟道栅装置PG-2形成于第二鳍状结构264内。第三主动区128由第三鳍状结构266所取代，且第三下拉装置PD-21与第三沟道栅装置PG-3形成于第三鳍状结构266内。第四主动区130由第四鳍状结构268所取代，且第四下拉装置PD-22与第四沟道栅装置PG-4形成于第四鳍状结构268内。此外，第一鳍状结构262至第四鳍状结构268形成于P型井区内。第五主动区132由第五鳍状结构270所取代，且第一上拉装置PU-1形成于第五鳍状结构270内。第六主动区134由第六鳍状结构272所取代，且第二上拉装置PU-2形成于第六鳍状结构272内。此外，第五鳍状结构270至第六鳍状结构272形成于N型井区内。不同的鳍状结构排列于第二方向上。在一实施例中，第一鳍状结构262至第四鳍状结构268包含不同的宽度，使得相应下拉晶体管的第一部分较相应沟道栅晶体管的第二部分为宽。在一实施例中，第一部分的宽度较第二部分的宽度大约1.25倍。同样地，多个双沟道静态随机存取内存单元可形成于连续的第一鳍状结构至第四鳍状结构上。
图12是本发明再一实施例绘示一种双沟道静态随机存取内存装置280的俯视图。双沟道静态随机存取内存装置280利用鳍状场效应晶体管结构且包含一个静态随机存取内存单元，另外，双沟道静态随机存取内存装置280除其第一主动区至第四主动区的每一个主动区皆由一个以上鳍状结构所取代，双沟道静态随机存取内存装置280实质上与图11中的双沟道静态随机存取内存装置260相似。为简化起见，双沟道静态随机存取内存装置280的某些结构并未于图12中绘示。
在另一实施例中，下拉晶体管的数目可能不同于或多于栅沟道晶体管的数目。在一实施例中，每一主动区包含两个鳍状结构，其中一者用以形成一个下拉晶体管与一个沟道栅晶体管，而另一者用以单独形成一个下拉晶体管。在本实施例中，第一主动区124由第一鳍状结构262与第一短鳍状结构282所取代。第一下拉晶体管形成于第一鳍状结构262与第一短鳍状结构282上，而第一沟道栅晶体管形成于第一短鳍状结构282上。
具体而言，第一下拉晶体管的栅极形成于第一鳍状结构262与第一短鳍状结构282上。如此，第一下拉晶体管的有效宽度较第一沟道栅晶体管的有效宽度为长。同样地，第二主动区126由第二鳍状结构264与第二短鳍状结构284所取代。第二下拉晶体管形成于第二鳍状结构264与第二短鳍状结构284上，而第二沟道栅晶体管仅形成于第二短鳍状结构284上。相同地，第三主动区128由第三鳍状结构266与第三短鳍状结构286所取代。第三下拉晶体管形成于第三鳍状结构266与第三短鳍状结构286上，而第三沟道栅晶体管仅形成于第三短鳍状结构286上。同样地，第四主动区130由第四鳍状结构268与第四短鳍状结构288所取代。第四下拉晶体管形成 于第四鳍状结构268与第四短鳍状结构288上，而第四沟道栅晶体管仅形成于第四短鳍状结构288上。第一鳍状结构至第四鳍状结构形成于P型井区内。
此外，第五主动区132由第五鳍状结构270所取代，且第一上拉晶体管形成于第五鳍状结构270上。同样地，第六主动区134由第六鳍状结构272所取代，且第二上拉晶体管形成于第六鳍状结构272上。此外，第五鳍状结构270与第六鳍状结构272形成于N型井区内。不同的鳍状结构排列于第二方向上。
图13是本发明又一实施例绘示一种双沟道静态随机存取内存装置290的俯视图。双沟道静态随机存取内存装置290利用鳍状场效应晶体管结构且包含一个静态随机存取内存单元，另外，双沟道静态随机存取内存装置290除其第一主动区至第四主动区的每一个主动区皆包含额外的长鳍状结构之外，双沟道静态随机存取内存装置290实质上与图12中的双沟道静态随机存取内存装置280相似。为简化起见，双沟道静态随机存取内存装置290的某些结构并未于图13中绘示。在另一实施例中，每一主动区包含两个长鳍状结构与一个短鳍状结构。下拉晶体管形成于两个长鳍状结构与一个短鳍状结构上，而沟道栅晶体管仅形成于两个长鳍状结构上。
在又一实施例中，本发明实施例的双沟道静态随机存取内存装置解决了先前技术中所提及的不同问题。在一实施例中，在每一新世代的工艺开发中，单沟道静态随机存取内存装置通常作为制造/生产/高位准电压的最小电压/可靠度结果的测试载体，而本发明实施例的双沟道静态随机存取内存装置达成与单沟道静态随机存取内存装置相似的配置与布线，如此，既可提供单沟道静态随机存取内存装置所具有的单元成效与性能的追踪功能，并可降低双沟道静态随机存取内存单元的开发投入、成本、周期与风险。
本发明实施例揭露一种双沟道静态随机存取内存单元结构与具有双金氧半场效应晶体管(物理隔绝两晶体管)的布局，以供下拉装置解决上述问题。主动区的布局是位于下拉装置与沟道栅装置上的直线状图样，且前述结构与布局亦可在不同情形下用于高K/金属栅极与鳍状场效应晶体管结构，其优点将在不同实施例中说明。在一实施例中，本发明实施例前述结构与布局较先前技术而言增加了至少20％的双沟道静态随机存取内存单元，且达到了与单沟道静态随机存取内存装置同样的β比与静态杂信边限(static noise margin，SNM)表现。
在另一实施例中，本发明实施例双沟道静态随机存取内存装置提供直线型主动区，而排除了会导致N型节点接面漏电问题的L型或T型主动区，因此可以改进双沟道静态随机存取内存单元的稳定性。在又一实施例中，每 一半沟道下拉装置与沟道栅装置形成于相同主动区上。一个双沟道静态随机存取内存单元共具有至少四个主动区，且每一主动区具有串联的沟道栅/下拉装置，并可将沟道栅装置与下拉装置间的装置不对称减至最小。本发明实施例的双沟道静态随机存取内存装置亦将每一下拉装置分开以提供双下拉装置(例如：第一下拉装置PD-11与第二下拉装置PD-12)来减少电流拥挤效应。
于再一实施例中，本发明实施例之双沟道静态随机存取内存装置提供连续主动区，前述连续主动区延伸至多个双沟道静态随机存取内存单元(四个或更多)，使得下拉装置与沟道栅装置形成于其上，以解决扩散长度效应(length of diffusion，LOD)。如前所述，本发明实施例提供了完全平衡的双沟道静态随机存取内存单元，且帮助提升装置匹配效能。在又一实施例中，本发明实施例静态随机存取内存装置提供相同的电阻予两个沟道，举例而言，由于具有相同的通路，通过第一位线A_BL的电流与通过第二位线B_BL的电流实质上相等。
本发明实施例双沟道静态随机存取内存装置的其它实施例将于此揭露。图12与图13提供了利用鳍状场效应晶体管技术的双沟道静态随机存取内存装置的不同实施例，且每一半沟道具有超过一个下拉装置与至少一个沟道栅装置。此外，在每一半沟道内，下拉装置的数目相同于或超过沟道栅装置的数目。相同的布局可应用于鳍状N型金氧半场效应晶体管与现有习知的N型金氧半场效应晶体管。在一实施例中，每一双沟道静态随机存取内存单元可具有4个至64个下拉装置，而每一双沟道静态随机存取内存单元可具有4个至64个沟道栅装置。此外，每一组串联N型金氧半场效应晶体管具有至多32个晶体管。具体而言，每一组串联N型金氧半场效应晶体管具有多个鳍状主动区，且其至多可具有32个鳍状主动区。
因此，本发明实施例提供一种双沟道静态随机存取内存单元。前述双沟道静态随机存取内存单元包含四组串联的N型金氧半场效应晶体管、第一上拉装置PU-1以及第二上拉装置PU-2。每一前述组串联的N型金氧半场效应晶体管具有下拉装置以及沟道栅装置。前述第一上拉装置PU-1以及第二上拉装置PU-2配置以使前述四个下拉装置形成两个交叉耦接反相器。此外，前述四个沟道栅装置的其中两者配置以形成第一沟道port-A，而前述四个沟道栅装置的另外两者则配置以形成第二沟道port-B。
根据本发明的另一实施方式。提供一种双沟道静态随机存取内存单元。前述双沟道静态随机存取内存单元包含第一反相器、第二反相器、第一沟道栅晶体管组以及第二沟道栅晶体管组。前述第一反相器具有第一上拉晶体管以及第一下拉晶体管组，且第一下拉晶体管组至少由两个下拉晶体管所组成。前述第二反相器具有第二上拉晶体管以及第二下拉晶体管组，且第 二下拉晶体管组至少由两个下拉晶体管所组成，另外，第二反相器交叉耦接于第一反相器。前述第一沟道栅晶体管组由至少两个沟道栅晶体管所组成并耦接于第一反相器以及第二反相器，以形成第一沟道port-A。前述第二沟道栅晶体管组由至少两个沟道栅晶体管所组成并耦接于第一反相器以及第二反相器，以形成第二沟道port-B。此外，每一前述下拉晶体管以及前述沟道栅晶体管包含N型金氧半场效应晶体管，且每一前述些上拉晶体管包含P型金氧半场效应晶体管。
根据本发明的再一实施方式，提供一种双沟道静态随机存取内存单元。前述双沟道静态随机存取内存单元包含第一主动区、第二主动区、第三主动区、第四主动区、第一下拉晶体管、第二下拉晶体管、第三下拉晶体管、第四下拉晶体管、第一沟道栅晶体管、第二沟道栅晶体管、第三沟道栅晶体管、第四沟道栅晶体管、第一上拉晶体管、第二上拉晶体管、第一下拉晶体管、第二下拉晶体管、第三下拉晶体管以及第四下拉晶体管。
如上所述，前述第一主动区、第二主动区、第三主动区以及第四主动区形成于基板内。前述第一下拉晶体管以及第一沟道栅晶体管形成于第一主动区内。前述第二下拉晶体管以及第二沟道栅晶体管形成于第二主动区内。前述第三下拉晶体管以及第三沟道栅晶体管形成于第三主动区内。前述第四下拉晶体管以及第四沟道栅晶体管形成于第四主动区内。前述第一上拉晶体管、第一下拉晶体管以及第二下拉晶体管配置以形成第一反相器。前述第二上拉晶体管、第三下拉晶体管以及第四下拉晶体管配置以形成第二反相器。此外，前述第二反相器交叉耦接于前述第一反相器，前述第一沟道栅晶体管与第三沟道栅晶体管耦接于前述第一反相器与第二反相器以形成第一沟道port-A，且前述第二沟道栅晶体管与第四沟道栅晶体管耦接于前述第一反相器与第二反相器以形成第二沟道port-B。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (9)
1.一种静态随机存取内存单元，其特征在于包含：
四组串联的金氧半场效应晶体管，该些组串联的金氧半场效应晶体管包含：
一第一组串联N型金氧半场效应晶体管，具有一第一沟道栅装置以及一第一下拉装置皆配置于一第一连续主动区内；
一第二组串联N型金氧半场效应晶体管，具有一第二沟道栅装置以及一第二下拉装置皆配置于一第二连续主动区内；
一第三组串联N型金氧半场效应晶体管，具有一第三沟道栅装置以及一第三下拉装置皆配置于一第三连续主动区内；以及
一第四组串联N型金氧半场效应晶体管，具有一第四沟道栅装置以及一第四下拉装置皆配置于一第四连续主动区内；以及
一第一上拉装置以及一第二上拉装置，配置以使该四个下拉装置形成两个交叉耦接反相器；
其中该四个沟道栅装置的其中两者配置以形成一第一沟道，而该四个沟道栅装置的另外两者则配置以形成一第二沟道。
2.如权利要求1所述的静态随机存取内存单元，其特征在于该第一上拉装置以及该第二上拉装置配置于一连续N型井内，其中该连续N型井与该第一、第二、第三以及第四连续主动区隔离。
3.如权利要求1所述的静态随机存取内存单元，其特征在于该些组串联金氧半场效应晶体管包含：
该第一沟道栅装置的一漏极节点，电性连接于一第一位线；
该第一沟道栅装置的一源极节点，电性连接于该第一下拉装置的一漏极节点；
该第一沟道栅装置的一栅极节点，电性连接于一第一字线；
该第一下拉装置的一源极节点，电性连接于一第一低位准电源线；
该第二沟道栅装置的一漏极节点，电性连接于一第二位线；
该第二沟道栅装置的一源极节点，电性连接于该第二下拉装置的一漏极节点；
该第二沟道栅装置的一栅极节点，电性连接于一第二字线；
该第二下拉装置的一源极节点，电性连接于该第一低位准电源线；
该第三沟道栅装置的一漏极节点，电性连接于一第一反位线；
该第三沟道栅装置的一源极节点，电性连接于该第三下拉装置的一漏极节点；
该第三沟道栅装置的一栅极节点，电性连接于该第一字线；
该第三下拉装置的一源极节点，电性连接于一第二低位准电源线；
该第四沟道栅装置的一漏极节点，电性连接于一第二反位线；
该第四沟道栅装置的一源极节点，电性连接于该第四下拉装置的一漏极节点；
该第四沟道栅装置的一栅极节点，电性连接于该第二字线；以及
该第四下拉装置的一源极节点，电性连接于该第二低位准电源线。
4.如权利要求3所述的静态随机存取内存单元，其特征在于该些组串联金氧半场效应晶体管包含：
该第一上拉装置的一漏极节点，与该第一下拉装置的该漏极节点和该第二下拉装置该漏极节点电性相连，以形成一数据节点；
该第一下拉装置的一栅极节点、该第二下拉装置的一栅极节点以及该第一上拉装置的一栅极节点，彼此电性相连并耦接于一反数据节点；
该第二上拉装置的一漏极节点，与该第三下拉装置的该漏极节点和该第四下拉装置的该漏极节点电性相连至该反数据节点；
该第三下拉装置的一栅极节点、第四下拉装置的一栅极节点以及该第二上拉装置的一栅极节点，彼此电性相连并耦接于该数据节点；以及
该第一上拉装置的一源极节点以及该第二上拉装置的一源极节点，电性连接于一高位准电源线。
5.如权利要求3所述的静态随机存取内存单元，其特征在于更包含一硅化物层，配置以使该第一沟道栅的该源极节点连接于该第一下拉装置的该漏极节点；以使该第二沟道栅的该源极节点连接于该第二下拉装置的该漏极节点；以使该第三沟道栅的该源极节点连接于该第三下拉装置的该漏极节点；并使该第四沟道栅的该源极节点连接于该第四下拉装置的该漏极节点。
6.如权利要求5所述的静态随机存取内存单元，其特征在于：
该第一沟道包含：
一第一字线，电性连接于该第一沟道栅装置的该栅极节点与该第三沟道栅装置的该栅极节点；
一第一位线，电性连接于该第一沟道栅装置的该漏极节点；以及
一第一反位元传导线，电性连接于该第三沟道栅装置的该漏极节点；以及
该第二沟道包含：
一第二字线，电性连接于该第二沟道栅装置的该栅极节点以及该第四沟道栅装置的该栅极节点；
一第二位线，电性连接于该第二沟道栅装置的该漏极节点；以及
一第二反位元传导线，电性连接于该第四沟道栅装置的该漏极节点。
7.如权利要求1所述的静态随机存取内存单元，其特征在于更包含：
一第五连续主动区，该第一上拉装置配置于该第五连续主动区上；以及
一第六连续主动区，该第二上拉装置配置于该第六连续主动区上；
其中该第一连续主动区至该第六连续主动区借由一隔离结构以使彼此实体隔离；
其中该第一连续主动区至该第六连续主动区依照一第一方向排列，并沿着该第一方向延伸到至少另外三个静态随机存取内存单元。
8.如权利要求1所述的静态随机存取内存单元，其特征在于更包含：
一电源线，耦接于该些上拉装置；
一第一互补电源线，耦接于该些下拉装置；以及
一第二互补电源线，耦接于该些下拉装置；
其中该电源线、该第一互补电源线以及该第二互补电源线配置于同一金属层内。
9.如权利要求1所述的静态随机存取内存单元，其特征在于更包含：
一第一金属层，提供一漏极节点连结于该些下拉装置和该些上拉装置；
一第二金属层，配置于该第一金属层上，该第二金属层包含一第一字线接着垫、一第一字线、一第二字线接着垫、一第一低位准电源线、一第二位线、一高位准电源线、一第二反位线、一第二低位准电源线、一第三字线接着垫、一第一反位线以及一第四字线接着垫；以及
一第三金属层，配置于该第二金属层上，该第三金属层包含一第一字线与一第二字线。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/721,476 | 2010-03-10 | ||
| US12/721,476 US8315084B2 (en) | 2010-03-10 | 2010-03-10 | Fully balanced dual-port memory cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102194514A CN102194514A (zh) | 2011-09-21 |
| CN102194514B true CN102194514B (zh) | 2013-03-27 |
Family
ID=44559841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010274893.0A Active CN102194514B (zh) | 2010-03-10 | 2010-09-06 | 完全平衡双沟道内存单元 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8315084B2 (zh) |
| CN (1) | CN102194514B (zh) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9099172B2 (en) | 2013-01-02 | 2015-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual-port SRAM connection structure |
| US8964455B2 (en) | 2010-03-10 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a SRAM circuit |
| US8212295B2 (en) | 2010-06-30 | 2012-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | ROM cell circuit for FinFET devices |
| US8399931B2 (en) | 2010-06-30 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout for multiple-fin SRAM cell |
| US8675397B2 (en) | 2010-06-25 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell structure for dual-port SRAM |
| US20110235407A1 (en) * | 2010-03-24 | 2011-09-29 | Sun-Me Lim | Semiconductor memory device and a method of manufacturing the same |
| JP5705053B2 (ja) * | 2011-07-26 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8582352B2 (en) * | 2011-12-06 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for FinFET SRAM cells |
| US8693235B2 (en) | 2011-12-06 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for finFET SRAM arrays in integrated circuits |
| US8625334B2 (en) * | 2011-12-16 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell |
| US9064077B2 (en) | 2012-11-28 | 2015-06-23 | Qualcomm Incorporated | 3D floorplanning using 2D and 3D blocks |
| US8984463B2 (en) | 2012-11-28 | 2015-03-17 | Qualcomm Incorporated | Data transfer across power domains |
| US8830732B2 (en) * | 2012-11-30 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM cell comprising FinFETs |
| US8779528B2 (en) * | 2012-11-30 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM cell comprising FinFETs |
| US8964457B2 (en) | 2012-11-30 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for operating SRAM cells |
| US8889561B2 (en) | 2012-12-10 | 2014-11-18 | Globalfoundries Inc. | Double sidewall image transfer process |
| US9196548B2 (en) | 2012-12-28 | 2015-11-24 | Globalfoundries Inc. | Methods of using a trench salicide routing layer |
| CN103971731B (zh) * | 2013-01-25 | 2017-11-21 | 台湾积体电路制造股份有限公司 | Sram以及用于操作sram单元的方法 |
| US9536840B2 (en) | 2013-02-12 | 2017-01-03 | Qualcomm Incorporated | Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods |
| US9041448B2 (en) | 2013-03-05 | 2015-05-26 | Qualcomm Incorporated | Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods |
| US9177890B2 (en) | 2013-03-07 | 2015-11-03 | Qualcomm Incorporated | Monolithic three dimensional integration of semiconductor integrated circuits |
| US9171608B2 (en) | 2013-03-15 | 2015-10-27 | Qualcomm Incorporated | Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods |
| US9208853B2 (en) * | 2013-03-15 | 2015-12-08 | Intel Corporation | Dual-port static random access memory (SRAM) |
| US9076552B2 (en) * | 2013-07-08 | 2015-07-07 | Globalfoundries Inc. | Device including a dual port static random access memory cell and method for the formation thereof |
| JP6034764B2 (ja) * | 2013-08-05 | 2016-11-30 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US9171849B2 (en) * | 2013-09-20 | 2015-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three dimensional dual-port bit cell and method of using same |
| US9418728B2 (en) * | 2014-07-24 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual-port static random-access memory cell |
| US10242148B2 (en) * | 2014-08-25 | 2019-03-26 | Mediatek Inc. | Integrated circuit and routing design of the same |
| KR102352154B1 (ko) | 2015-03-03 | 2022-01-17 | 삼성전자주식회사 | 집적회로 소자 |
| US9911727B2 (en) | 2015-03-16 | 2018-03-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strapping structure of memory circuit |
| KR102352153B1 (ko) | 2015-03-25 | 2022-01-17 | 삼성전자주식회사 | 집적회로 장치 및 이의 제조 방법 |
| US9646973B2 (en) | 2015-03-27 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual-port SRAM cell structure with vertical devices |
| US9362292B1 (en) | 2015-04-17 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-port SRAM cell structure for vertical devices |
| US9646974B1 (en) * | 2016-03-25 | 2017-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-port static random access memory |
| JP2016146504A (ja) * | 2016-04-06 | 2016-08-12 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体チップ |
| CN107492572B (zh) | 2016-06-13 | 2022-05-17 | 联华电子股份有限公司 | 半导体晶体管元件及其制作方法 |
| US10269784B2 (en) | 2016-07-01 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit layout and method of configuring the same |
| TWI675454B (zh) | 2016-07-04 | 2019-10-21 | 聯華電子股份有限公司 | 靜態隨機存取記憶體的佈局圖案 |
| KR102514097B1 (ko) | 2016-08-03 | 2023-03-23 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| JP6836137B2 (ja) * | 2016-11-17 | 2021-02-24 | セイコーエプソン株式会社 | 半導体装置及びそのレイアウト設計方法 |
| US9935112B1 (en) * | 2017-05-19 | 2018-04-03 | Globalfoundries Inc. | SRAM cell having dual pass gate transistors and method of making the same |
| CN109545252B (zh) | 2017-09-22 | 2021-10-08 | 联华电子股份有限公司 | 静态随机存取存储器的布局图案 |
| US10559573B2 (en) | 2017-09-22 | 2020-02-11 | United Microelectronics Corp. | Static random access memory structure |
| US10522528B2 (en) | 2017-09-28 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device layout |
| US10211206B1 (en) * | 2017-11-01 | 2019-02-19 | Globalfoundries Inc. | Two-port vertical SRAM circuit structure and method for producing the same |
| CN110010169B (zh) * | 2018-01-04 | 2022-03-29 | 联华电子股份有限公司 | 双端口静态随机存取存储器单元 |
| TWI766082B (zh) | 2018-08-15 | 2022-06-01 | 聯華電子股份有限公司 | 靜態隨機存取記憶體的佈局圖案 |
| US11094695B2 (en) * | 2019-05-17 | 2021-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit device and method of forming the same |
| US11145660B2 (en) | 2019-07-31 | 2021-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-port SRAM cell structure |
| US10930590B1 (en) | 2019-08-23 | 2021-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect device and method |
| US11158368B2 (en) * | 2019-09-06 | 2021-10-26 | Coventor, Inc. | Static random-access memory cell design |
| TW202141703A (zh) | 2020-02-25 | 2021-11-01 | 台灣積體電路製造股份有限公司 | 靜態隨機存取記憶體單元 |
| US11444072B2 (en) * | 2020-02-25 | 2022-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-port SRAM structure |
| CN114725109A (zh) * | 2021-01-06 | 2022-07-08 | 联华电子股份有限公司 | 静态随机存取存储器的布局图案及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535453B2 (en) * | 2000-05-16 | 2003-03-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| CN101236969A (zh) * | 2007-01-29 | 2008-08-06 | 台湾积体电路制造股份有限公司 | 静态随机存取存储器元件 |
| CN101246888A (zh) * | 2007-02-15 | 2008-08-20 | 台湾积体电路制造股份有限公司 | 集成电路、双端口静态随机存取存储器单元及半导体架构 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289432A (en) * | 1991-04-24 | 1994-02-22 | International Business Machines Corporation | Dual-port static random access memory cell |
| US5828597A (en) * | 1997-04-02 | 1998-10-27 | Texas Instruments Incorporated | Low voltage, low power static random access memory cell |
| US6084820A (en) * | 1999-01-06 | 2000-07-04 | Virage Logic Corporation | Dual port memory device with vertical shielding |
| JP3226886B2 (ja) * | 1999-01-29 | 2001-11-05 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置とその制御方法 |
| US7002258B2 (en) * | 2003-12-03 | 2006-02-21 | Arm Physical Ip, Inc. | Dual port memory core cell architecture with matched bit line capacitances |
| US20050247981A1 (en) * | 2004-05-10 | 2005-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device having shielded access lines |
| US20050253287A1 (en) * | 2004-05-11 | 2005-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-port SRAM cell structure |
| US7405994B2 (en) * | 2005-07-29 | 2008-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual port cell structure |
| US7605447B2 (en) * | 2005-09-22 | 2009-10-20 | International Business Machines Corporation | Highly manufacturable SRAM cells in substrates with hybrid crystal orientation |
| US7485934B2 (en) * | 2005-10-25 | 2009-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated semiconductor structure for SRAM cells |
| US7577040B2 (en) * | 2006-07-18 | 2009-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual port memory device with reduced coupling effect |
| JP2008165866A (ja) * | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 半導体記憶装置 |
-
2010
- 2010-03-10 US US12/721,476 patent/US8315084B2/en active Active
- 2010-09-06 CN CN201010274893.0A patent/CN102194514B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535453B2 (en) * | 2000-05-16 | 2003-03-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| CN101236969A (zh) * | 2007-01-29 | 2008-08-06 | 台湾积体电路制造股份有限公司 | 静态随机存取存储器元件 |
| CN101246888A (zh) * | 2007-02-15 | 2008-08-20 | 台湾积体电路制造股份有限公司 | 集成电路、双端口静态随机存取存储器单元及半导体架构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110222332A1 (en) | 2011-09-15 |
| US8315084B2 (en) | 2012-11-20 |
| CN102194514A (zh) | 2011-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102194514B (zh) | 完全平衡双沟道内存单元 | |
| USRE47207E1 (en) | Cell structure for dual-port SRAM | |
| KR101547445B1 (ko) | Ｓｒａｍ 셀과 어레이 | |
| US8830732B2 (en) | SRAM cell comprising FinFETs | |
| KR101161506B1 (ko) | 듀얼 포트 ｓｒａｍ을 위한 셀 구조 | |
| CN103915112B (zh) | 双端口sram连接结构 | |
| CN103383964B (zh) | 用于FinFET的结构 | |
| US8183639B2 (en) | Dual port static random access memory cell layout | |
| CN101299348A (zh) | 半导体装置、静态存储单元、半导体存储电路 | |
| US20220108992A1 (en) | Semiconductor storage device | |
| CN105408960A (zh) | 半导体集成电路器件 | |
| US20220093613A1 (en) | Semiconductor storage device | |
| US20220115389A1 (en) | Semiconductor storage device | |
| CN105336358A (zh) | 一种sram存储单元、sram存储器及其控制方法 | |
| US20240153549A1 (en) | 2-port sram comprising a cfet | |
| US20220130478A1 (en) | Semiconductor storage device | |
| JP5131788B2 (ja) | Ｓｒａｍセル及びｓｒａｍ装置 | |
| US9831250B2 (en) | Static random access memory | |
| US20240087642A1 (en) | Dual-port static random access memory | |
| CN117766002A (zh) | 静态随机存储器、处理电路芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |