CN102184948B - 一种改进的平面绝缘栅双极型晶体管 - Google Patents
一种改进的平面绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN102184948B CN102184948B CN201110118623A CN201110118623A CN102184948B CN 102184948 B CN102184948 B CN 102184948B CN 201110118623 A CN201110118623 A CN 201110118623A CN 201110118623 A CN201110118623 A CN 201110118623A CN 102184948 B CN102184948 B CN 102184948B
- Authority
- CN
- China
- Prior art keywords
- body electrode
- silicon dioxide
- oxide layer
- electrode
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种改进的平面绝缘栅双极型晶体管，属于半导体功率器件技术领域。本发明在传统平面非穿通型绝缘栅双极型晶体管中引入体电极结构，所述体电极结构位于两个P型基区(5)之间的N-漂移区中，由体电极二氧化硅氧化层所包围的和凹槽型多晶硅体电极组成。通过优化体电极上的电压，可以改善传统沟槽栅型绝缘栅双极型晶体管电场在沟槽栅下集中的缺点，有效的降低了沟槽栅底部的峰值电场，提高了器件的击穿电压；并且，在器件正向导通时，体电极上的电压可以在体电极厚氧化层外侧形成多子积累层，降低导通电阻，从而降低正向导通时的通态损耗。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)。
背景技术
绝缘栅双极晶体管(Insulate Gate Bipolar Transistor，IGBT)是一种由MOSFET和双极功率晶体管结合而成的达林顿结构。被认为是一种可用于高压、大电流和高速应用领域的理想功率器件。因为它既具有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高的优点，又具有双极功率晶体管的电流密度大、饱和压降低、电流处理能力强的优点。现广泛应用于电磁炉、UPS不间断电源、汽车电子点火器、变频器、风力发电等。
自20世纪80年代初期，IGBT研制成功以来，经过几代的发展，其工艺技术和参数得到不断改进，功能得到不断提高。
绝缘栅双极型晶体管最初被提出时是平面栅穿通型的，它提出了在功率MOS场效应管结构中引入一个漏极侧PN结，以提供正向注入少数载流子实现电导调制来降低通态压降的基本方案。通常是在P衬底22上外延N型缓冲层33。这样，在IGBT的通态电流中出现了两个分量即MOS场效应分量和PNPN晶闸管分量，其结构如图1所示。这时的IGBT电压还比较低(600V左右)，基区太薄(几十微米)，只能采用厚外延衬底片，当IGBT电压很高时需要很厚的外延片，这时成本就会很高。
非穿通型绝缘栅双极型晶体管采用了高电阻率的FZ(区熔)单晶替换昂贵的外延片，晶体完整性和均匀性得到充分满足，在硅片背面用注入和退火的方法形成发射效率较低且较薄的P区，这一般称之为“透明集电区”，采用此技术，可以使得绝缘栅双极型晶体管在关断时，N-基区3的大量过剩电子可以以扩散的方式穿透极薄的P区2，而达到快速关断的效果。如图2所示，为了保证耐压必须采用相对较宽的N-基区3，导致导通电阻的增大，也就增加了静态损耗。特别是在承受高电压时，在靠近发射极的N-基区和JFET区电导调制效应将会明显减弱，导通损耗增加将更为显著。此外，它还可以增加对承受高阻断电压的N-漂移区的厚度，以至在高电压下不会产生耗尽层穿通现象。NPT结构的采用使得IGBT几乎在全电流范围的工作区内都呈现正电阻温度系数的单极型器件的特点，而且这使NPT的制造成本大幅度降低，约为PT的3/4。
沟槽栅型绝缘栅双极型晶体管则用槽栅结构代替平面栅，改善了器件的导通特性，降低导通电阻，增加了电流密度。如图3所示，在沟槽栅结构中，平面栅结构中的JFET被干法刻蚀的工艺很好地挖去了，连同包围这个区域、延伸到原来栅极下形成沟道的部分P型基区也都挖掉。于是N+源区6和留下的P型基区5就暴露在该沟槽的侧壁，通过侧壁氧化等一系列特殊加工，侧壁氧化层外侧的P型基区5内形成了垂直于硅片表面的沟道。工作时电流从N-基区3直接流进垂直沟道而进入源区，使得原胞密度增加，电流密度增加，闩锁效应减小，IGBT的通态压降剔除了JFET这块串联电阻的贡献。
但是，由于在沟槽栅型绝缘栅双极型晶体管中电场容易在槽栅底部集中，致使沟槽栅型绝缘栅双极型晶体管的击穿电压降低；并且电流密度增大会使其短路安全工作区下降。为了综合平面栅和沟槽栅的优点，人们又发明了凹槽栅(recessed gate)型绝缘栅双极型晶体管，如图4所示。此种结构优化了通态压降和阻断电压之间的关系，并扩大了短路安全工作区。但是电场仍会在凹槽底部集中，在一定程度上击穿电压仍有所降低。
经过几代IGBT发展，已经使得击穿电压在不断提高。但是为了提高器件功率，减小器件使用时的损耗，增大器件安全工作区，仍需要想办法改善器件的性能。虽然利用电导调制效应已经使得IGBT具有比MOS器件低的多的导通电阻，但是导通电阻Ron是影响IGBT器件最大输出功率的重要参数，必须不断地降低导通电阻Ron，它主要由元胞结构的布局、几何形状及尺寸、元胞密度，芯片面积等因素决定。对高压IGBT而言，器件内部的电阻如图5所示。主要影响VCE(on)的电阻是RJ和RD，即JFET区域的电阻和N-漂移区内的电阻。因此，如何尽量降低RJ和RD是大功率IGBT设计中应重点考虑的。通态压降的大小与耐压的高低成正比，如何在维持IGBT器件耐压的基础上降低通态压降一直是IGBT设计的一个重要的考量。
发明内容
本发明提供一种改进的平面绝缘栅双极型晶体管，它具有体电极区结构，与传统的平面绝缘栅双极型晶体管相比，可以在同等的衬底厚度和掺杂浓度下获得更低的导通压降，更高的击穿电压。
本发明的核心思想是：在传统的平面绝缘栅双极型晶体管中引入体电极结构。在关断状态下通过控制施加在体电极上的电压，使器件中电场分布得到优化，减小电场集中效应，使击穿电压提高。同时在正向导通时，在体电极上施加正向偏压，会在N-基区靠近二氧化硅体电极氧化层的界面形成垂直的电子积累层，降低原N-基区的电阻。并且，此结构消除了JFET电阻，从而降低了发射极--集电极导通压降VCE(on)。
本发明技术方案如下：
一种改进的平面绝缘栅双极型晶体管，如图6所示，包括金属化集电极1、P型集电区2、N-漂移区3、P+体区4、P型基区5、N+源区6、平面多晶硅栅电极7、二氧化硅栅氧化层8、金属化发射极9和体电极结构13；金属化集电极1位于P型集电区2的背面，N-漂移区3位于P型集电区2的正面；N+源区6和P+体区4并排位于金属化发射极9下方、且与金属化发射极9相连，其中P+体区4下方直接与N-漂移区3相连，而N+源区6与N-漂移区3之间间隔着P型基区5；二氧化硅栅氧化层8位于N-漂移区3、P型基区5和部分N+源区6三者的表面，平面多晶硅栅电极7位于二氧化硅栅氧化层8表面。整个器件还包括一个体电极结构13，所述体电极结构13由体电极侧壁二氧化硅氧化层11、体电极底部二氧化硅氧化层10和体电极12组成；所述体电极结构13位于N-漂移区3顶部远离P+体区4的区域，其中体电极12被体电极侧壁二氧化硅氧化层11和体电极底部二氧化硅氧化层10所包围，体电极侧壁二氧化硅氧化层11和体电极底部二氧化硅氧化层10外侧与N-漂移区3接触。
所述体电极12采用凹槽型结构，其电极材料可以是多晶硅、金属或其他导体材料。
所述体电极侧壁二氧化硅氧化层11和体电极底部二氧化硅氧化层10为厚氧化层结构，其厚度需大于0.5微米。
本发明的工作原理：
本发明提供的改进的平面绝缘栅双极型晶体管，可以提高绝缘栅双极型晶体管击穿电压，降低器件导通压降，现以图6为例，说明本发明的工作原理。
本发明所提供的平面绝缘栅双极型晶体管在传统的平面非穿通绝缘栅双极型晶体管的基础之上，通过挖槽工艺引入一个体电极区。传统平面型绝缘栅双极型晶体管在正向导通时，P型基区5与N-基区(即漂移区)3组形成的PN结处于反向偏置状态，N-基区3的掺杂浓度远小于P型基区5的掺杂浓度，所形成的耗尽区向N-基区3一侧扩展，当左右两侧的耗尽区继续向中间扩展，甚至会连在一起，就形成了所谓的JFET区域，由于JFET区域载流子非常少，所以此区域电阻非常大。本发明所引入的体电极区，在其上施加正向偏压时，会在体电极侧壁二氧化硅氧化层11、体电极底部二氧化硅氧化层10与N-基区3的界面形成电子积累层，为电流在N-基区3的流通提供了新的途径，也因此降低了导通电阻，并且由于挖的凹槽直接去掉了JFET电阻，使得发射极-集电极导通压降VCE(on)得到进一步降低。在反向阻断状态下，传统的平面非穿通型绝缘栅双极型晶体管内电场峰值一般出现在P+体区4下方，当引入体电极结构13在体电极12上施加电压，会在N-基区3中引入一个逆向电场，削弱原在P+体区4下方的电场尖峰，施加体电极控制电压越大，P+体区4下方的电场尖峰下降越明显，可以达到提高期间击穿电压的目的，而且所引入的逆向电场可以减小凹槽底部的电场集中。通过优化在体电极12上所施加的正电压，使体电极结构13尖角处的电压峰值与P+体区4下方的电场尖峰相同，器件耐压达到最大。同时还应注意到，体电极侧壁及底部二氧化硅氧化层的厚度与体电极结构13槽的深度也都是影响器件耐压的重要参数，这些参数需要根据对绝缘栅双极型晶体管所要达到的击穿特性、导通特性和开关特性得要求而设定的。
综上所述，本发明在传统的平明绝缘栅双极型晶体管的结构中引入一个体电极结构，所引入的体电极位于N-漂移区3顶部远离P+体区4的区域(或者说位于两个元胞的两个P型基区5之间的N-漂移区3中)，通过优化体电极的槽深和氧化层的厚度，并在体电极上加一定的电压，可以产生一个与原峰值电场相反的电场，从而有效的减小了原槽栅底部的峰值电场，提高了击穿电压；同时，在器件正向导通时，通过控制沟槽型体电极上的电压，可以在体电极厚氧化层外侧形成多子积累层，从而有利于降低器件正向导通时的通态损耗。
附图说明
图1是传统的穿通型平面绝缘栅双极型晶体管结构示意图。
其中，1是金属化集电极，22是P+衬底，33是N型缓冲层，3是N-基区(漂移区)，4是P+体区，5是P型基区，6是N+源区，7是平面多晶硅栅电极，8是二氧化硅栅氧化层，9是金属化发射极。
图2是传统的非穿通型平面绝缘栅双极型晶体管结构示意图。
其中，1是金属化集电极，2是P型集电区，3是N-基区，4是P+体区，5是P型基区，6是N+源区，7是平面型多晶硅栅电极，8是二氧化硅栅氧化层，9是金属化发射极。
图3是沟槽栅型绝缘栅双极型晶体管结构示意图。
其中，1是金属化集电极，2是P型集电区，3是N-基区，4是P+体区，5是P型基区，6是N+源区，44是槽型多晶硅栅电极，8是二氧化硅栅氧化层，9是金属化发射极。
图4是凹槽栅型绝缘栅双极型晶体管结构示意图。
其中，1是金属化集电极，2是P型集电区，3是N-基区，4是P+体区，5是P型基区，6是N+源区，55是凹槽型多晶硅栅电极，8是二氧化硅栅氧化层，9是金属化发射极。
图5是IGBT各部分电阻示意图。
其中，RSUB是衬底电阻，RD是N-基区电阻，RJ是JFET区电阻，RA是积聚电阻，RCH是沟道电阻，RN+是N+源区电阻，RCS源区与栅极接触电阻。
图6是本发明提供的改进的平面绝缘栅双极型晶体管结构示意图。
其中，1是金属化集电极，2是P型集电区，3是N-基区，4是P+体区，5是P型基区，6是N+源区，7是多晶硅栅，8是二氧化硅栅氧化层，9是金属化发射极，10是体电极底部二氧化硅氧化层，11是体电极侧壁二氧化硅氧化层，12是体电极，13是体电极结构。
具体实施方式
采用本发明的一种改进的平面绝缘栅双极型晶体管，可以实现高击穿电压、低导通电阻的更优折衷。随着半导体技术的发展，采用本发明还可以制作更多的高压低功耗器件。
一种改进的平面绝缘栅双极型晶体管，如图6所示，包括金属化集电极1、P型集电区2、N-漂移区3、P+体区4、P型基区5、N+源区6、平面多晶硅栅电极7、二氧化硅栅氧化层8、金属化发射极9和体电极结构13；金属化集电极1位于P型集电区2的背面，N-漂移区3位于P型集电区2的正面；N+源区6和P+体区4并排位于金属化发射极9下方、且与金属化发射极9相连，其中P+体区4下方直接与N-漂移区3相连，而N+源区6与N-漂移区3之间间隔着P型基区5；二氧化硅栅氧化层8位于N-漂移区3、P型基区5和部分N+源区6三者的表面，平面多晶硅栅电极7位于二氧化硅栅氧化层8表面。整个器件还包括一个体电极结构13，所述体电极结构13由体电极侧壁二氧化硅氧化层11、体电极底部二氧化硅氧化层10和体电极12组成；所述体电极结构13位于N-漂移区3顶部远离P+体区4的区域，其中体电极12被体电极侧壁二氧化硅氧化层11和体电极底部二氧化硅氧化层10所包围，体电极侧壁二氧化硅氧化层11和体电极底部二氧化硅氧化层10外侧与N-漂移区3接触。
所述体电极12采用凹槽型结构，其电极材料可以是多晶硅、金属或其他导体材料。
所述体电极侧壁二氧化硅氧化层11和体电极底部二氧化硅氧化层10为厚氧化层结构，其厚度需大于0.5微米。
本发明具体实现方法包括：选取N型<100>晶向区熔单晶衬垫，场氧化，刻蚀体电极区槽，体电极区底部和侧壁厚氧，刻蚀表面氧化层，长栅氧，淀积多晶硅，光刻多晶硅，P基区注入及推阱，P+体区注入及推阱，N+源区注入，BPSG，刻引线孔，沉积金属，金属曝光刻蚀，背面P区注入及退火，背面金属化，钝化等等。
制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。
Claims (3)
1.一种改进的平面绝缘栅双极型晶体管，包括金属化集电极(1)、P型集电区(2)、N漂移区(3)、P+体区(4)、P型基区(5)、N+源区(6)、平面多晶硅栅电极(7)、二氧化硅栅氧化层(8)、金属化发射极(9)和体电极结构(13)；金属化集电极(1)位于P型集电区(2)的背面，N-漂移区(3)位于P型集电区(2)的正面；N+源区(6)和P+体区(4)并排位于金属化发射极(9)下方、且与金属化发射极(9)相连，其中P+体区(4)下方直接与N-漂移区(3)相连，而N+源区(6)与N-漂移区(3)之间间隔着P型基区(5)，N+源区(6)被P+体区(4)和P型基区(5)所包围；二氧化硅栅氧化层(8)位于N-漂移区(3)、P型基区(5)和部分N+源区(6)三者的表面，平面多晶硅栅电极(7)位于二氧化硅栅氧化层(8)表面；
其特征在于，整个器件还包括一个体电极结构(13)，所述体电极结构(13)由体电极侧壁二氧化硅氧化层(11)、体电极底部二氧化硅氧化层(10)和体电极(12)组成；所述体电极结构(13)位于N-漂移区(3)顶部远离P+体区(4)的区域，其中体电极(12)被体电极侧壁二氧化硅氧化层(11)和体电极底部二氧化硅氧化层(10)所包围，体电极侧壁二氧化硅氧化层(11)和体电极底部二氧化硅氧化层(10)外侧与N-漂移区(3)接触。
2.根据权利要求1所述的改进的平面绝缘栅双极型晶体管，其特征是，所述体电极(12)采用凹槽型结构，其电极材料是多晶硅或金属；
所述体电极侧壁二氧化硅氧化层(11)和体电极底部二氧化硅氧化层(10)为厚氧化层结构，其厚度需大于0.5微米。
3.根据权利要求1所述的改进的平面绝缘栅双极型晶体管，其特征是，所述体电极侧壁二氧化硅氧化层(11)和体电极底部二氧化硅氧化层(10)为厚氧化层结构，其厚度大于0.5微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110118623A CN102184948B (zh) | 2011-05-09 | 2011-05-09 | 一种改进的平面绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110118623A CN102184948B (zh) | 2011-05-09 | 2011-05-09 | 一种改进的平面绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102184948A CN102184948A (zh) | 2011-09-14 |
| CN102184948B true CN102184948B (zh) | 2012-08-29 |
Family
ID=44571089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110118623A Expired - Fee Related CN102184948B (zh) | 2011-05-09 | 2011-05-09 | 一种改进的平面绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102184948B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102332403A (zh) * | 2011-09-20 | 2012-01-25 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103489903A (zh) * | 2012-06-11 | 2014-01-01 | 北大方正集团有限公司 | 一种沟道型绝缘栅双极型晶体管及其制造方法 |
-
2011
- 2011-05-09 CN CN201110118623A patent/CN102184948B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102184948A (zh) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101694850B (zh) | 一种具有p型浮空层的载流子存储槽栅igbt | |
| CN107785415B (zh) | 一种soi-rc-ligbt器件及其制备方法 | |
| CN102169892B (zh) | 一种增强型平面绝缘栅双极型晶体管 | |
| CN103413824A (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN101393927A (zh) | 积累层控制的绝缘栅双极型晶体管 | |
| CN101478001B (zh) | 一种具有空穴注入结构的集电极短路igbt | |
| CN102184949B (zh) | 一种深槽侧氧调制的平面型绝缘栅双极型晶体管 | |
| CN103258847A (zh) | 一种双面场截止带埋层的rb-igbt器件 | |
| CN102779847A (zh) | 一种载流子存储的沟槽双极型晶体管 | |
| CN101694851A (zh) | 一种具有p型浮空层的槽栅igbt | |
| CN103489910A (zh) | 一种功率半导体器件及其制造方法 | |
| CN102306657A (zh) | 一种具有浮空埋层的绝缘栅双极型晶体管 | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN101452952A (zh) | 一种沟槽绝缘栅双极型晶体管 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| CN110137250B (zh) | 一种具有超低导通压降的高速igbt器件 | |
| CN102194864B (zh) | 一种具有体电极的沟槽栅型绝缘栅双极型晶体管 | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN102184948B (zh) | 一种改进的平面绝缘栅双极型晶体管 | |
| CN116454127A (zh) | 一种低关断损耗的soi ligbt | |
| CN106941115B (zh) | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 | |
| CN116110961A (zh) | 一种沟槽栅双极型晶体管及其制作工艺 | |
| CN104992968B (zh) | 一种绝缘栅双极型晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INSTITUTE OF ELECTRONIC AND INFORMATION ENGINEERIN Effective date: 20130326 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130326 Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Patentee after: University of Electronic Science and Technology of China Patentee after: Institute of Electronic and Information Engineering In Dongguan, UESTC Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Patentee before: University of Electronic Science and Technology of China |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120829 Termination date: 20160509 |