CN102183548A - 一种基于菊花链回路设计的定位失效凸点的方法 - Google Patents
一种基于菊花链回路设计的定位失效凸点的方法 Download PDFInfo
- Publication number
- CN102183548A CN102183548A CN2011100633689A CN201110063368A CN102183548A CN 102183548 A CN102183548 A CN 102183548A CN 2011100633689 A CN2011100633689 A CN 2011100633689A CN 201110063368 A CN201110063368 A CN 201110063368A CN 102183548 A CN102183548 A CN 102183548A
- Authority
- CN
- China
- Prior art keywords
- daisy chain
- salient point
- test
- salient
- intact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明属于半导体封装和通信技术领域,具体基于菊花链菊花链回路设计的定位失效凸点的方法。本发明主要针对圆片级封装等小间距凸点的封装类型,提出一种菊花链的设计及测试策略,包括如下步骤:在N×N凸点阵列中引入α、β、γ三种菊花链回路单元,并分别引出测试点;动态监控各个菊花链单元内部的电阻值的变化,以菊花链的不同回路形成的阻值判据来定位失效凸点;定位算法基于α、β、γ三种单元的判定算法;在器件可靠性测试过程中实时输出失效凸点的位置和失效时刻。本发明提高了凸点可靠性测试的智能化和精确定位能力,提升了测试分析效率;可获得丰富的测试信息,有效地降低了成本。
Description
技术领域
本发明属于半导体封装和通信技术领域,具体涉及一种定位失效凸点的方法,可用于WLP(Wafer Level package,圆片级封装)等凸点间距小的器件类型或其他具有焊点阵列结构的器件。
背景技术
在电子封装器件焊点可靠性测试中,现有的技术是通过PCB(印刷电路板)电路设计使测试器件焊点形成单一菊花链回路。在可靠性试验中(如热冲击等),测试系统接通菊花链两端,监控菊花链回路的电阻变化,以此来判断器件焊点是否发生失效。这种测试方法不能准确获得器件发生失效的凸点位置,一个测试样本只能得到一个数据。如果要得到更多的失效信息,则需要进一步的失效分析手段,因此该方法试验成本高、周期长。
现有的另一种技术是将试验器件和试验板分成几个对称的测试区域,在各个测试区域分别构成菊花链回路,引出测试点。将测试系统与引出的测试点相连并完成测试,从而得到测试数据。这种技术相比之前的技术提高了测试效率,可以将失效焊点定位到区域,但仍存在许多不足,具体包括:
1.对于关键凸点,即最外圈凸点的定位能力有限,无法精确定位到单个失效凸点,也不能实时测量封装器件特定失效凸点的动态变化过程,获取关键凸点的失效信息有限。
2.上述技术的部分测试点需从内层凸点阵列引出,这对BGA(球栅阵列)等凸点间距大的封装类型适用。但对于芯片尺寸在2~5mm的WLP或其他凸点间距较小的封装类型,测试点难以从内层凸点阵列引出,上述技术的应用受到限制。
3.缺乏能应用于不同凸点数量的、统一的菊花链设计准则,方法不够灵活。
发明内容
本发明的目的在于提出一种实时测量与定位失效凸点的方法,以克服现有技术中失效凸点定位精确度差、测试效率低、测试成本高、难于实时监控封装器件特定凸点的动态失效变化过程等问题。
本发明提出的实时测量与定位失效凸点的方法,具体步骤如下:
步骤2:通过编程控制数据采集器动态监控各个菊花链单元内部的电阻值的变化,用接通特定菊花链的不同回路形成的阻值判据来定位失效凸点。定位算法采用基于α、β、γ三种菊花链回路单元的判定算法。
步骤3:在封装器件可靠性测试的过程中实时输出各特定回路单元测试信息,获得失效凸点的位置和失效时刻。
下面对各个步骤作进一步具体说明:
在步骤1中,关于α、β、γ三种菊花链回路单元的介绍如下:
(1)α类型菊花链回路单元,包括A、B、C 三个凸点,三个凸点之间的电连接通过凸点与测试芯片之间的焊盘的连接实现,A、B、C 三个凸点分别引出测试端X1、X2、X3,这三个测试引出端分别从凸点与PCB之间的焊盘引出。a1,b1,c1分别是A、B、C 三个凸点位于测试芯片上的链接点,a1、b1、c1依次相连。a 2,b2,c2分别是A、B、C 三个凸点在PCB上的链接点。连接侧视图如图1所示,其中,单线箭头表示连线,双线箭头表示引出端。
(2)β类型菊花链回路单元,包括A、B、C、D 四个凸点,四个凸点之间的电连接通过凸点与测试芯片之间的焊盘的连接实现,A、B、C、D 四个凸点分别引出测试端X1、X2、X3、X4, 这四个测试引出端分别从凸点与PCB之间的焊盘引出。a1,b1,c1,d1分别是A、B、C、D 四个凸点位于测试芯片上的链接点,a1、b1、c1、d1依次相连, a2、b2、c2、d2分别是A、B、C、D 四个凸点在PCB上的链接点。连接侧视图如图2所示,其中,单线箭头表示连线,双线箭头表示引出端。
(3)γ类型菊花链回路单元,包括A、B、C、D、E五个凸点,五个凸点之间的电连接通过凸点与测试芯片之间的焊盘的连接实现,A、B、C、D、E 五个凸点分别引出测试端X1、X2、X3、X4、X5, 这五个测试引出端从凸点与PCB之间的焊盘引出。a1,b1,c1,d1,e1分别是A、B、C、D 、E五个凸点位于测试芯片上的链接点,a1、b1、c1、d1、e1依次相连,a2,b2,c2,d2,e2分别是A、B、C、D、E五个凸点在PCB上的链接点。连接侧视图如图3所示,其中,单线箭头表示连线,双线箭头表示引出端。
图1~3中的a1~e1表示芯片上的链接点,a2~e2表示PCB上的链接点。从a2~e2接出引出端X1~X5。a1~b1、b1~c1、c1~d1、d1~e1之间进行菊花链的链接。
在热可靠性测试中,由于外圈凸点热应力大,器件凸点的失效位置通常先出现在外圈,因此外圈凸点的定位比较关键。针对不同数量的凸点阵列,为了定位特定的外圈失效凸点,菊花链的设计仅包括α、β、γ三种类型。该设计的最大的优点是:可以利用前述三种简单通用算法的组合适应于不同数量的凸点阵列,一方面减小了判定实现的难度,另一方面增强了菊花链的设计的灵活性。若要对内部凸点的可靠性进行测试,为引出测试连接点,可将外圈的菊花链的设计加以修改,如β退化为α,γ退化为β,即可引出内部凸点的测试点。以44变化到1212之间的8种凸点阵列为例,其凸点布置形式如表1所示。
对于NN的凸点阵列(N>6),如果仅测试外部凸点,共有4(N-1)个测试点,如果要增加内部凸点的测试,共有4N-6个测试点。对于前者,4(N-1)是4的倍数,可以由N-1个β单元组成;对于后者,当N>6时,4N-6=4(N-3)+6,可以由N-3个β单元和2个α单元组成。从测试的凸点数来看,α、β、γ三种类型分别测试3、4、5个凸点,所以2β=α+γ,即2个β单元可转换为一个α单元和一个γ单元的集合。综上所述,对于NN的凸点阵列(N>6),无论是否增加内部凸点的测试,外圈凸点的菊花链的设计都可以由α、β、γ三种单元组合而成,连接形式为:Xα+Yβ+Zγ(X、Y、Z为0或正整数)。
在步骤2中,关于α、β、γ三种菊花链单元的判定算法如下:
在器件进行可靠性试验前,分别测量各个测试模块的电流值 …… ,以凸点电阻值增加T%为失效判据,对应的,……为各模块的电流阈值。T一般取20,根据具体测试器件类型而定。对于模块内部凸点间的电流阈值的确定方法与上述相同。菊花链回路电流高于阈值标记为1,表示没有失效,低于阈值标记为0,表示失效发生。
XnXm表示接通Xn和Xm回路,其中Xn,Xm分别表示第n,m个连线引出点。通过其电流阈值判定法形成标记值。例如,XnXm=0表示回路有凸点发生失效;XnXm=1表示回路凸点不发生失效。
(1) α类型菊花链单元
回路内部按数据采集的频率进行α类型回路算法(算法结构如图4所示)的扫描。具体过程如下:
扫描X1X2,若X1X2=1,表明A和B完好;若X1X2=0,则A和B中至少有一个失效。
对于X1X2=1的情况,进一步扫描X2X3,若X2X3=1,表明C完好;若X2X3=0,则可判定C失效。
对于X1X2=0的情况,再扫描X1X3和X2X3,若X1X3、X2X3中任意一组为1,则该组的两个焊点均完好;若X1X3、X2X3 都为0,可判定最多仅有一个焊点不失效。
(2)β类型菊花链单元
回路内部按数据采集的频率进行β类型回路算法(算法结构如图5所示)的扫描。具体过程如下:
扫描X1X2,若X1X2=1,表明A和B均完好;若X1X2=0,可判定A和B中至少有一个失效。
对于X1X2=1的情况,进一步扫描X2X3和X2X4:若X2X3=1,表明C完好;若X2X3=0,则判定C失效。若X2X4=1,表明D完好;若X2X4=0,可判定D失效。
对于X1X2=0的情况,进一步扫描X3X4:①若X3X4=1,表明C和D完好;据此再进一步扫描X1X3和X2X3,若X1X3=1,可判定A完好,B失效; 若X1X3=0,则判定A失效。若X2X3=1,表明B完好,A失效;若X2X3=0,可判定B失效。②若X3X4=0,可推断C和D中至少有一个失效。分别测量X1X4,X1X3,X2X3,X2X4,如果有任何一组结果为1,说明该组的两个焊点均完好,其余两个焊点失效;如果所有结果都为0,可推断最多仅有一个焊点不失效。
(3)γ类型菊花链单元
回路内部按数据采集的频率进行γ类型回路算法(如图6所示)的扫描。具体过程如下:
首先使用β类型的算法判定焊点的失效情况,如果能定位完好的焊点,则测量完好焊点与E焊点形成的回路。若回路值为1,可判定E不失效;若回路值为0,则断定E失效。如果采用β类型的算法不能定位完好焊点,则分别测量X1X5,X2X5,X3X5,X4X5。如果有任意一组值为1,可断定E完好,该组对应的另一个焊点不失效;若X1X5、X2X5、X3X5、X4X5中有任意一组测试值为0,可推断最多只有一个焊点未失效。
从上述算法可知:α类型单元能精确定位单个失效焊点;β类型单元能精确定位单个或两个失效焊点;γ类型单元能够精确定位1~3个失效焊点。定位焊点的能力:γ>β>α,但算法复杂度:γ>β>α。
在步骤3中,如果发现菊花链的内部存在失效凸点,则立即输出失效凸点的位置和失效时刻,这可以通过编程实现。由于凸点可靠性的试验的时间有些很长,如热循环试验的周期一般为一个月以上,通过程序实时采集数据并输出失效凸点的位置和失效时刻,无疑提高了测试效率。
附图说明
图1为α类型菊花链单元结构图示。
图2为β类型菊花链单元结构图示。
图3为γ类型菊花链单元结构图示。
图4为α类型回路算法图示。
图5为β类型回路算法图示。
图6为γ类型回路算法(m为已知的未失效焊点) 图示。
具体实施方式
本发明以1010 WLCSP器件(Wafer Level Chip Size Package)为例说明:
步骤1:如果只测试外圈凸点的可靠性,外圈凸点的菊花链的设计组合为4γ+4β,如图7所示。在芯片上进行封装器件的全部菊花链连接。由于γ单元定位失效凸点的能力比β单元更强,所以在封装器件的四个边角位置(热可靠性测试中凸点最可能失效的位置)使用γ单元菊花链连接。
如果要增加内部凸点可靠性的测试,外圈凸点的菊花链的设计为4γ+2β+2α。内部凸点形成一个大的菊花链回路,并通过外圈2个凸点的PCB链接端引出测试点。由此,1010 WLP器件可由9个菊花链单元组成,包括2个α菊花链单元、2个β菊花链单元、4个γ菊花链单元、1个内部凸点菊花链单元(包括66个凸点)。100个凸点可通过位置分别标记为A11,A12,A13……A10,10。外圈凸点与PCB的连接处引出输出端口。如图8所示。
芯片上的菊花链的连接不仅包括外圈α、β、γ三种单元,还包括内部菊花链的连接,具体形式为:间隔选取内部菊花链的连接,比如内部菊花链的连接为:A14—A24—A23—A22—A32—A42—A52,则芯片上的连接形式为A14—A24,A23—A22,A32—A42。PCB上的菊花链的连接包括A24—A23,A22—A32 ,A42—A52 的连接。 外圈凸点的菊花链连接包括2个α菊花链单元、2个β菊花链单元、4个γ菊花链单元。芯片上和PCB上的菊花链的连接设计分别如图9和图10所示。
步骤2:通过编程控制数据采集器动态监控各个菊花链单元内部的电阻值。数据采集的频率可以根据用户需要自由控制。以热冲击测试为例,可在每个周期的升温结束时刻、高温保温的结束时刻、降温结束时刻、低温保温的结束时刻各采集一次数据。
步骤3:假设在T1时刻,α、β、γ菊花链单元按照上述算法未发生失效,内部凸点形成的菊花链的引出回路为1,说明所有回路内的凸点未发生失效。假设在T2时刻,单元扫描结果为“X8X9=1与Y2Y3=1与X9X10=0”,输出A1,10凸点失效。假设在T3时刻,单元扫描结果为“X8X10=1与Y2Y3=1与X8X9=0”,输出A19凸点失效。在测试结束时,可以得到汇总的失效信息:T2时刻A1,10凸点失效,T3时刻A19凸点失效。
表1.不同凸点阵列对应的菊花链的设计组合(供参考)
。
Claims (5)
1.一种基于菊花链回路设计的定位失效凸点的方法,其特征在于具体步骤如下:
步骤1:对于N N的凸点阵列,根据是否测试内部凸点的可靠性,引入α、β、γ三种菊花链回路单元,并在各个回路中引出测试点;
步骤2:通过编程控制数据采集器动态监控各个菊花链单元内部的电阻值的变化,用接通特定菊花链的不同回路形成的阻值判据来定位失效凸点,定位算法采用基于α、β、γ三种菊花链回路单元的判定算法;
步骤3:在封装器件可靠性测试的过程中实时输出各特定回路单元测试信息,获得失效凸点的位置和失效时刻。
2.根据权利要求1所述的基于菊花链回路设计的定位失效凸点的方法,其特征在于在步骤1中,所述α、β、γ三种菊花链回路单元具体如下:
(1)α类型菊花链回路单元,包括 A、B、C三个凸点,三个凸点之间的电连接通过凸点与测试芯片之间的焊盘的连接实现;三个凸点分别引出测试端X1、X2、X3,这三个测试引出端分别从凸点与PCB之间的焊盘引出;设a1,b1,c1分别是 三个凸点位于测试芯片上的链接点,a1、b1、c1依次相连;a 2,b2,c2分别是三个凸点在PCB上的链接点;
(2)β类型菊花链回路单元,包括A、B、C、D四个凸点,四个凸点之间的电连接通过凸点与测试芯片之间的焊盘的连接实现;四个凸点分别引出测试端X1、X2、X3、X4, 这四个测试引出端分别从凸点与PCB之间的焊盘引出;设a1,b1,c1,d1分别是A、B、C、D 四个凸点位于测试芯片上的链接点,a1、b1、c1、d1依次相连,a2、b2、c2、d2分别是四个凸点在PCB上的链接点;
(3)γ类型菊花链回路单元,包括A、B、C、D、E五个凸点,五个凸点之间的电连接通过凸点与测试芯片之间的焊盘的连接实现; 五个凸点分别引出测试端X1、X2、X3、X4、X5, 这五个测试引出端从凸点与PCB之间的焊盘引出;a1,b1,c1,d1,e1分别是五个凸点位于测试芯片上的链接点,a1、b1、c1、d1、e1依次相连,a2,b2,c2,d2,e2分别是五个凸点在PCB上的链接点;
3.根据权利要求2所述的基于菊花链回路设计的定位失效凸点的方法,其特征在于在步骤2中,所述α、β、γ三种菊花链单元的判定算法如下:
在器件进行可靠性试验前,分别测量各个测试模块的电流值……,以凸点电阻值增加T%为失效判据,对应的,……为各模块的电流阈值,对于模块内部凸点间的电流阈值的确定方法与上述相同;菊花链回路电流高于阈值标记为1,表示没有失效,低于阈值标记为0,表示失效发生;
XnXm表示接通Xn和Xm回路,其中Xn,Xm分别表示第n,m个连线引出点;通过其电流阈值判定法形成标记值:XnXm=0表示回路有凸点发生失效,XnXm=1表示回路凸点不发生失效;
(1) α类型菊花链回路单元
回路内部按数据采集的频率进行α类型回路算法的扫描,具体过程如下:
扫描X1X2,若X1X2=1,表明A和B完好;若X1X2=0,则A和B中至少有一个失效;
对于X1X2=1的情况,进一步扫描X2X3,若X2X3=1,表明C完好;若X2X3=0,则可判定C失效;
对于X1X2=0的情况,再扫描X1X3和X2X3,若X1X3、X2X3中任意一组为1,则该组的两个焊点均完好;若X1X3、X2X3 都为0,可判定最多仅有一个焊点不失效;
(2)β类型菊花链回路单元
回路内部按数据采集的频率进行β类型回路算法的扫描,具体过程如下:
扫描X1X2,若X1X2=1,表明A和B均完好;若X1X2=0,可判定A和B中至少有一个失效;
对于X1X2=1的情况,进一步扫描X2X3和X2X4:若X2X3=1,表明C完好;若X2X3=0,则判定C失效;若X2X4=1,表明D完好;若X2X4=0,可判定D失效;
对于X1X2=0的情况,进一步扫描X3X4:①若X3X4=1,表明C和D完好;据此再进一步扫描X1X3和X2X3,若X1X3=1,可判定A完好,B失效; 若X1X3=0,则判定A失效;若X2X3=1,表明B完好,A失效;若X2X3=0,可判定B失效;②若X3X4=0,可推断C和D中至少有一个失效;分别测量X1X4,X1X3,X2X3,X2X4,如果有任何一组结果为1,说明该组的两个焊点均完好,其余两个焊点失效;如果所有结果都为0,可推断最多仅有一个焊点不失效;
(3)γ类型菊花链回路单元
回路内部按数据采集的频率进行γ类型回路算法的扫描,具体过程如下:
首先使用β类型的算法判定焊点的失效情况,如果能定位完好的焊点,则测量完好焊点与E焊点形成的回路;若回路值为1,可判定E不失效;若回路值为0,则断定E失效;如果采用β类型的算法不能定位完好焊点,则分别测量X1X5,X2X5,X3X5,X4X5;如果有任意一组值为1,可断定E完好,该组对应的另一个焊点不失效;若X1X5、X2X5、X3X5、X4X5中有任意一组测试值为0,可推断最多只有一个焊点未失效。
4.根据权利要求3所述的基于菊花链回路设计的定位失效凸点的方法,其特征在于在步骤3中,如果发现菊花链的内部存在失效凸点,则立即输出失效凸点的位置和失效时刻。
5.根据权利要求2所述的基于菊花链回路设计的定位失效凸点的方法,其特征在于不同凸点阵列对应的菊花链的设计组合如下:
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110063368 CN102183548B (zh) | 2011-03-16 | 2011-03-16 | 一种基于菊花链回路设计的定位失效凸点的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110063368 CN102183548B (zh) | 2011-03-16 | 2011-03-16 | 一种基于菊花链回路设计的定位失效凸点的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102183548A true CN102183548A (zh) | 2011-09-14 |
CN102183548B CN102183548B (zh) | 2013-02-27 |
Family
ID=44569767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110063368 Expired - Fee Related CN102183548B (zh) | 2011-03-16 | 2011-03-16 | 一种基于菊花链回路设计的定位失效凸点的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102183548B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109116140A (zh) * | 2018-07-16 | 2019-01-01 | 中国航空综合技术研究所 | 一种用于pbga封装器件的测试方法 |
CN111983435A (zh) * | 2020-08-26 | 2020-11-24 | 西安微电子技术研究所 | 一种用于混合集成电路寿命预计试验的测试芯片及应用 |
WO2022116891A1 (zh) * | 2020-12-04 | 2022-06-09 | 中兴通讯股份有限公司 | 一种焊点电迁移的测量方法及装置 |
CN114780474A (zh) * | 2022-05-23 | 2022-07-22 | 中科亿海微电子科技(苏州)有限公司 | 一种检测菊花链包含芯片数量和型号的方法、系统及设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5041009A (en) * | 1987-08-31 | 1991-08-20 | Amp Incorporated | Daisy chain connector and method |
CN1391673A (zh) * | 1999-11-22 | 2003-01-15 | 西加特技术有限责任公司 | 对等互连的诊断 |
US6816933B1 (en) * | 2000-05-17 | 2004-11-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
CN1624467A (zh) * | 2003-12-03 | 2005-06-08 | 华为技术有限公司 | 一种测试试验器件的方法 |
CN101410814A (zh) * | 2006-03-28 | 2009-04-15 | 莫塞德技术公司 | 非易失性存储器的菊花链布置 |
-
2011
- 2011-03-16 CN CN 201110063368 patent/CN102183548B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5041009A (en) * | 1987-08-31 | 1991-08-20 | Amp Incorporated | Daisy chain connector and method |
CN1391673A (zh) * | 1999-11-22 | 2003-01-15 | 西加特技术有限责任公司 | 对等互连的诊断 |
US6816933B1 (en) * | 2000-05-17 | 2004-11-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
CN1624467A (zh) * | 2003-12-03 | 2005-06-08 | 华为技术有限公司 | 一种测试试验器件的方法 |
CN101410814A (zh) * | 2006-03-28 | 2009-04-15 | 莫塞德技术公司 | 非易失性存储器的菊花链布置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109116140A (zh) * | 2018-07-16 | 2019-01-01 | 中国航空综合技术研究所 | 一种用于pbga封装器件的测试方法 |
CN111983435A (zh) * | 2020-08-26 | 2020-11-24 | 西安微电子技术研究所 | 一种用于混合集成电路寿命预计试验的测试芯片及应用 |
CN111983435B (zh) * | 2020-08-26 | 2023-01-10 | 西安微电子技术研究所 | 一种用于混合集成电路寿命预计试验的测试芯片及应用 |
WO2022116891A1 (zh) * | 2020-12-04 | 2022-06-09 | 中兴通讯股份有限公司 | 一种焊点电迁移的测量方法及装置 |
CN114780474A (zh) * | 2022-05-23 | 2022-07-22 | 中科亿海微电子科技(苏州)有限公司 | 一种检测菊花链包含芯片数量和型号的方法、系统及设备 |
CN114780474B (zh) * | 2022-05-23 | 2024-02-09 | 中科亿海微电子科技(苏州)有限公司 | 一种检测菊花链包含芯片数量和型号的方法、系统及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN102183548B (zh) | 2013-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102183548B (zh) | 一种基于菊花链回路设计的定位失效凸点的方法 | |
TWI283467B (en) | Multi-chip package structure | |
CN107431061A (zh) | 用于多裸片封装中通信的方法和电路 | |
CN207263883U (zh) | 芯片开短路测试装置及系统 | |
CN104133732B (zh) | 针对3D NoC中TSV故障分级的容错方法 | |
CN102064159A (zh) | 一种多模块封装组件 | |
CN109116140A (zh) | 一种用于pbga封装器件的测试方法 | |
CN107064772A (zh) | 基于ip核资源复用的多核soc测试封装结构及测试方法 | |
CN102565682A (zh) | 一种基于二分法的故障测试向量的定位方法 | |
CN101276768A (zh) | 用于倒装芯片封装的组合倒置 | |
CN106783653B (zh) | 基于多芯片堆叠工艺的芯片内部温度监控设备 | |
EP2190272A3 (en) | Circuit structure of package carrier and multi-chip package | |
CN100433282C (zh) | 功率型发光二极管器件及其制造方法 | |
CN101394708A (zh) | 一种电路板及其设计方法 | |
CN1409123A (zh) | 阵列式电子接点可靠性的测试方法及其测试结构 | |
CN103700598A (zh) | 支持多种芯片封装形式的方法 | |
CN109765481A (zh) | 一种基于fpga/mcu的cpld芯片的测试板 | |
CN202101773U (zh) | 用于温度传感器的双层防水封装结构 | |
CN102576685B (zh) | 接合和探针焊盘分布以及封装结构 | |
CN102842551A (zh) | 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 | |
CN206179859U (zh) | 串联二极管的封装结构 | |
CN102842563A (zh) | 一种wlcsp单芯片封装件及其塑封方法 | |
CN201290199Y (zh) | 一种电路板 | |
CN218099447U (zh) | 一种新型双芯dfn5x6封装htrb试验pcb测试板 | |
CN101281903B (zh) | 多重封装的封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130227 Termination date: 20160316 |
|
CF01 | Termination of patent right due to non-payment of annual fee |