CN206179859U - 串联二极管的封装结构 - Google Patents
串联二极管的封装结构 Download PDFInfo
- Publication number
- CN206179859U CN206179859U CN201621078199.0U CN201621078199U CN206179859U CN 206179859 U CN206179859 U CN 206179859U CN 201621078199 U CN201621078199 U CN 201621078199U CN 206179859 U CN206179859 U CN 206179859U
- Authority
- CN
- China
- Prior art keywords
- pin
- diode chip
- backlight unit
- diode
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型涉及一种串联二极管的封装结构，包括第一二极管芯片、第二二极管芯片和金属框架，所述金属框架包括三个彼此独立的引脚，分别为第一引脚、第二引脚和辅助引脚，第一二极管芯片的一极贴附在所述辅助引脚上，第二二极管芯片极性相反的一极与所述辅助引脚电连接，第二二极管芯片极性相同的一极贴附在第一引脚和第二引脚中的一个引脚上，第一二极管芯片的另一极与其另一个引脚电连接；将两个二极管芯片的同一极贴附在金属框架的独立引脚上，并将这两个二极管芯片的另一极和各独立引脚电连接，实现两个二极管芯片的串联；两个二极管芯片以同样的方式贴附在该金属框架上实现串联封装，结构简单，加工方便，可以自动化批量生产，节约了成本。
Description
技术领域
本实用新型涉及二极管封装领域，特别是涉及一种串联二极管的封装结构。
背景技术
二极管的串联可以达到额定耐压相加的目的，实用性强，在电路设计中经常会用到，若将其封装使用将会给实际的电路设计带来很大的便利，无需使用两颗单独的二极管来实现串联结构。
目前，二极管的并联封装结构比较普遍，其采用对称型框架结构，较为简单方便，若在该传统惯用的对称型框架结构上实现二极管的串联封装，必须将两个二极管芯片的电极一正一反焊接于导电框架上，非常难加工，尤其在批量生产的过程中，效率低，可靠性差，使得二极管的串联封装结构无法大量投入使用。
实用新型内容
基于此，有必要提供一种串联二极管的封装结构，结构简单，加工方便，可以自动化批量生产，节约了成本。
一种串联二极管的封装结构，包括：第一二极管芯片、第二二极管芯片和金属框架，所述金属框架包括三个彼此独立的引脚，分别为第一引脚、第二引脚和辅助引脚，所述第一二极管芯片的一极贴附在所述辅助引脚上，所述第二二极管芯片极性相反的一极与所述辅助引脚电连接，所述第二二极管芯片极性相同的一极贴附在所述所述第一引脚和第二引脚的其中一个引脚上，所述第一二极管芯片的另一极与所述第一引脚和第二引脚中的另一个引脚电连接。
在其中一个实施例中，所述第一二极管芯片贴附在所述辅助引脚上的一极为阴极。
在其中一个实施例中，所述第二二极管芯片极性相反的一极与所述辅助引脚通过电线连接，所述第一二极管芯片的另一极与所述第一引脚和第二引脚中的另一个引脚通过电线连接。
在其中一个实施例中，所述第一引脚、第二引脚和所述辅助引脚并排设置，所述第一引脚和第二引脚设置在所述辅助引脚的两侧。
在其中一个实施例中，所述金属框架顶部设置有用于机械连接的通孔。
在其中一个实施例中，所述金属框架从顶端到底端依次包括机械连接区、芯片区和引脚区，所述第一二极管芯片、第二二极管芯片和所述电线设置在所述芯片区，所述通孔设置在所述机械连接区。
在其中一个实施例中，所述芯片区封装在绝缘的环氧树脂本体内，露出所述机械连接区和引脚区。
在其中一个实施例中，所述机械连接区和芯片区均封装在绝缘的环氧树脂本体内，露出所述引脚区和通孔。
在其中一个实施例中，所述第一二极管芯片贴附的引脚的表面积和所述第二二极管芯片贴附的引脚的表面积之差在预设范围内。
在其中一个实施例中，所述电线为铝线或铜线。
上述串联二极管的封装结构，包括第一二极管芯片、第二二极管芯片和金属框架，所述金属框架包括三个彼此独立的引脚，分别为第一引脚、第二引脚和辅助引脚，所述第一二极管芯片的一极贴附在所述辅助引脚上，所述第二二极管芯片极性相反的一极与所述辅助引脚电连接，所述第二二极管芯片极性相同的一极贴附在所述所述第一引脚和第二引脚的其中一个引脚上，所述第一二极管芯片的另一极与所述第一引脚和第二引脚中的另一个引脚电连接；将两个二极管芯片的同一极贴附在金属框架的独立引脚上，并将这两个二极管芯片的另一极和各独立引脚电连接，实现两个二极管芯片的串联；两个二极管芯片以同样的方式贴附在该金属框架上实现串联封装，结构简单，加工方便，可以自动化批量生产，节约了成本。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1是第一实施例中串联二极管的封装结构的结构图；
图2是第一实施例中串联二极管的封装结构对应的等效电路图；
图3是第二实施例中串联二极管的封装结构的结构图；
图4是第二实施例中串联二极管的封装结构对应的等效电路图；
图5是第三实施例中串联二极管的封装结构的结构图；
图6是第四实施例中串联二极管的封装结构的结构图；
图7是第五实施例中串联二极管的封装结构的结构图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本实施例中，该串联二极管的封装结构包括第一二极管芯片10、第二二极管芯片20和金属框架30，所述金属框架30包括三个彼此独立的引脚，分别为第一引脚31、第二引脚33和辅助引脚32，所述第一二极管芯片10的一极贴附在所述辅助引脚32上，所述第二二极管芯片20极性相反的一极与所述辅助引脚32电连接，所述第二二极管芯片20极性相同的一极贴附在所述所述第一引脚31和第二引脚33的其中一个引脚上，所述第一二极管芯片10的另一极与所述第一引脚31和第二引脚33中的另一个引脚电连接。
将第一二极管芯片10和第二二极管芯片20的同一极贴附在金属框架30上的不同引脚上，将第二二极管芯片20的另一极与第一二极管芯片10贴附的引脚电连接，即实现了第一二极管芯片10的一极与第二二极管芯片20相反极性的电极连接。再将第一二极管芯片10和第二二极管芯片20之间没有进行电连接的另一极引出作为该封装结构的电极，即实现了两个二极管的串联。两个二极管芯片在该金属框架30上的贴片方式一致，简化了封装方式，尤其适用于批量生产，在贴片的过程中，只需要将各个二极管芯片按照同样的方式贴附在在金属框架30上，可以采用自动化操作来实现，简单可靠，节约了成本。
在其中一个实施例中，参见图1，所述第一二极管芯片10贴附在所述辅助引脚32上的一极为阴极。第一二极管芯片10的阴极通过焊接的方式贴附在金属材质的辅助引脚32上，第二二极管芯片20极性相反的一极，即阳极与该辅助引脚32电连接，即实现了第一二极管芯片10的阴极与第二二极管芯片20的阳极电连接。第二二极管芯片20极性相同的一极，即阴极贴附在第二引脚33上，第一二极管芯片10的阳极与第一引脚31电连接。将第一二极管芯片10的阳极通过第一引脚引出作为封装结构的正极，将第二二极管芯片20的阴极通过第二引脚引出作为该封装结构的负极。参见图2，即实现了两个二极管的串联封装，两个二极管芯片在该金属框架30上的贴片方式一致，均为负极贴附，操作简单。
同样的，还可以将两个二极管芯片的正极贴附在不同的引脚上，实现串联封装。
二极管串联使用虽可以增加逆向耐压能力，但实际运用中，串联的两个二极管受压可能会不均等，将两个二极管连接的端子引出作为辅助引脚32，可以用于测试两个二极管的端电压，以及实际承受的反向耐压，进而可以根据实际运行状况和具体应用需求外接电阻和电容等缓冲电路，调整两个二极管芯片的分压情况，可以调整至分压均匀也可以调整至分压不均，根据实际需求确定。
参见图3，图3是第二实施例中串联二极管的封装结构的结构图。
在本实施例中，第二二极管芯片20的阴极贴附在第一引脚31上，第二二极管芯片20的阳极与金属的辅助引脚32电连接，可以通过电线40连接，该电线40可以为铝线或铜线，第一二极管芯片10的阴极通过焊接的方式贴附在该辅助引脚32上，即实现了第二二极管芯片20的阳极与第一二极管芯片10的阴极电连接，将第一二极管芯片10的阳极通过第二引脚33引出作为该封装结构的正极，将第二二极管芯片20的负极通过第一引脚31引出作为该封装结构的负极。参见图4，即实现了另外一种封装结构，以适应不同的应用场景和需求，实用性强。
在其中一个实施例中，所述金属框架30顶部设置有用于机械连接的通孔35。可以通过该通孔35将该封装结构锁在散热片上对该封装结构进行散热，或者作用于其他应用场景中。
在其中一个实施例中，所述第一引脚31、第二引脚33和所述辅助引脚32并排设置，所述第一引脚31和第二引脚33设置在所述辅助引脚32的两侧。所述金属框架30可以为平面结构，平面的金属框架30方便生产，贴片，加工，便于批量化生产。三个引脚彼此独立，相互绝缘，作为二极管芯片的载体，通过布线的方式实现二极管的串联。
在其中一个实施例中，参见图1，所述金属框架30从顶端到底端依次包括机械连接区100、芯片区200和引脚区300，所述第一二极管芯片10、第二二极管芯片20和所述电线40设置在所述芯片区200，所述通孔35设置在所述机械连接区100，所述芯片区200封装在绝缘的环氧树脂本体内。
将封装结构电连接的部分封装在绝缘的环氧树脂本体34内，使得该封装结构成为一个彼此连接的整体，并保护该电连接的部分不受到外界的影响，增强该封装结构的稳定性和可靠性，且将通孔35所在的金属框架30的顶部裸露在外，可以增强该封装结构的散热性能。
在其中一个实施例中，参见图5，将所述机械连接区100和芯片区200均封装在所述绝缘的环氧树脂本体34内，露出所述通孔35。由于若该封装结构的顶部裸露，当带电体接触上述通孔35或者顶部的其他部位时，会影响到该封装结构所在电路的运行情况。将金属框架30的顶部和该通孔35的内侧均封装在环氧树脂本体34内，可以更好的保护上述电连接的部分不受到外界的影响，增强该封装结构的稳定性和可靠性。
在其中一个实施例中，第一二极管芯片10贴附的引脚的表面积和所述第二二极管芯片20贴附的引脚的表面积之差在预设范围内。将第一二极管芯片10贴附的引脚的表面积和所述第二二极管芯片20贴附的引脚的表面积设置为相等或近似相等，使得两个二极管芯片的散热尽量均匀，二者的分压尽量平均，提高其在具体应用中的性能和可靠性。在二者分压均匀的基础上，对其进行电路设计，可以根据实际需求进一步调整其分压情况。
参见图6，第一二极管芯片10贴附在金属框架30的辅助引脚32上，第二二极管芯片20贴附在金属框架30的第二引脚33上，辅助引脚32和第二引脚33的表面积近似相等；参见图7，第一二极管芯片10贴附在金属框架30的辅助引脚32上，第二二极管芯片20贴附在金属框架30的第一引脚31上，辅助引脚32和第一引脚31的表面积近似相等，为另外一种封装结构。两个二极管芯片所在的引脚面积近似相等，使得两个二极管芯片散热均匀，分压均等，增强了其在实际应用中的可靠性。
上述串联二极管的封装结构，将两个二极管芯片的同一极贴附在金属框架30的独立引脚上，并将这两个二极管芯片的另一极和各独立引脚电连接，实现两个二极管芯片的串联，这两个二极管芯片的同一极可以为阴极，对应有两种串联二极管的封装结构。此外，根据实际应用的需求，若需要增强该封装结构的抗干扰能力，可以将金属框架30的顶部封装在环氧树脂内，只露出各引脚前端的连接端子；若需要增强该封装结构的散热能力，可以将该属框架的顶部裸露在外面，同样的，对应有两种封装结构。为了使得两个二极管芯片散热均匀，可以将其各自贴附的金属引脚的表面积设计为相等或近似相等，增强该封装结构在实际使用中的可靠性。该串联二极管的封装结构简单，加工方便，可以自动化批量生产，节约了成本。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种串联二极管的封装结构，其特征在于，包括：第一二极管芯片、第二二极管芯片和金属框架，所述金属框架包括三个彼此独立的引脚，分别为第一引脚、第二引脚和辅助引脚，所述第一二极管芯片的一极贴附在所述辅助引脚上，所述第二二极管芯片极性相反的一极与所述辅助引脚电连接，所述第二二极管芯片极性相同的一极贴附在所述第一引脚和第二引脚的其中一个引脚上，所述第一二极管芯片的另一极与所述第一引脚和第二引脚中的另一个引脚电连接。
2.根据权利要求1所述的封装结构，其特征在于，所述第一二极管芯片贴附在所述辅助引脚上的一极为阴极。
3.根据权利要求1所述的封装结构，其特征在于，所述第二二极管芯片极性相反的一极与所述辅助引脚通过电线连接，所述第一二极管芯片的另一极与所述第一引脚和第二引脚中的另一个引脚通过电线连接。
4.根据权利要求3所述的封装结构，其特征在于，所述第一引脚、第二引脚和所述辅助引脚并排设置，所述第一引脚和第二引脚设置在所述辅助引脚的两侧。
5.根据权利要求4所述的封装结构，其特征在于，所述金属框架顶部设置有用于机械连接的通孔。
6.根据权利要求5所述的封装结构，其特征在于，所述金属框架从顶端到底端依次包括机械连接区、芯片区和引脚区，所述第一二极管芯片、第二二极管芯片和所述电线设置在所述芯片区，所述通孔设置在所述机械连接区。
7.根据权利要求6所述的封装结构，其特征在于，所述芯片区封装在绝缘的环氧树脂本体内，露出所述机械连接区和引脚区。
8.根据权利要求6所述的封装结构，其特征在于，所述机械连接区和芯片区均封装在绝缘的环氧树脂本体内，露出所述引脚区和通孔。
9.根据权利要求1所述的封装结构，其特征在于，所述第一二极管芯片贴附的引脚的表面积和所述第二二极管芯片贴附的引脚的表面积之差在预设范围内。
10.根据权利要求3所述的封装结构，其特征在于，所述电线为铝线或铜线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621078199.0U CN206179859U (zh) | 2016-09-23 | 2016-09-23 | 串联二极管的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621078199.0U CN206179859U (zh) | 2016-09-23 | 2016-09-23 | 串联二极管的封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206179859U true CN206179859U (zh) | 2017-05-17 |
Family
ID=58676537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621078199.0U Active CN206179859U (zh) | 2016-09-23 | 2016-09-23 | 串联二极管的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206179859U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298725A (zh) * | 2016-09-23 | 2017-01-04 | 陈文彬 | 串联二极管的封装结构 |
-
2016
- 2016-09-23 CN CN201621078199.0U patent/CN206179859U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298725A (zh) * | 2016-09-23 | 2017-01-04 | 陈文彬 | 串联二极管的封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000603B (zh) | 晶体管结构及其封装方法 | |
| CN105393354B (zh) | 半导体装置 | |
| CN106298725A (zh) | 串联二极管的封装结构 | |
| CN204046434U (zh) | 三相整流桥功率模块 | |
| CN102739069B (zh) | 一种功率半导体模块以及应用其的电力电子设备 | |
| CN105870115A (zh) | 一种多芯片3d封装结构 | |
| CN109817612B (zh) | 一种改善焊接型碳化硅功率模块电热性能的封装结构 | |
| CN206179859U (zh) | 串联二极管的封装结构 | |
| CN204706557U (zh) | 一种智能功率模块 | |
| CN203746840U (zh) | 一种大功率半桥模块 | |
| CN103779343A (zh) | 功率半导体模块 | |
| CN216411361U (zh) | 一种用于并行测试igbt芯片和frd芯片的测试夹具 | |
| CN104052244B (zh) | 功率模块 | |
| CN202120903U (zh) | 一种半桥功率模块 | |
| CN203746841U (zh) | 功率半导体模块 | |
| CN208173593U (zh) | 金属封装串联结构二极管 | |
| CN107482108A (zh) | 一种新型smd灯珠 | |
| CN108321151A (zh) | 芯片封装组件及其制造方法 | |
| CN207800600U (zh) | 导电框架及功率半导体串联结构 | |
| CN203536411U (zh) | 一种半导体封装结构 | |
| CN208000917U (zh) | 串联二极管的封装结构及电子设备 | |
| CN207250502U (zh) | 串联封装的碳化硅衬底及氮化镓衬底半导体装置 | |
| CN206040634U (zh) | 串联二极管集成装置 | |
| CN105355617A (zh) | 一种裸芯片技术中增强焊线牢靠度的结构及其方法 | |
| CN207542240U (zh) | 稳定型贴片二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170824 Address after: 518000, A, building 611, south-east square International Plaza, Shek ha ha North Street, Futian District, Guangdong, Shenzhen Patentee after: Shenzhen silicon Lake Semiconductor Co., Ltd. Address before: 518000 Guangdong, Shenzhen, Futian District, No. 3013 Yitian Road, South Plaza, building A room, Room 302 Co-patentee before: Luo Xiaochun Patentee before: Chen Wenbin |