CN207250502U - 串联封装的碳化硅衬底及氮化镓衬底半导体装置 - Google Patents

串联封装的碳化硅衬底及氮化镓衬底半导体装置 Download PDF

Info

Publication number
CN207250502U
CN207250502U CN201721261001.7U CN201721261001U CN207250502U CN 207250502 U CN207250502 U CN 207250502U CN 201721261001 U CN201721261001 U CN 201721261001U CN 207250502 U CN207250502 U CN 207250502U
Authority
CN
China
Prior art keywords
chip
island
pin
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721261001.7U
Other languages
English (en)
Inventor
陈文彬
罗小春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Silicon Lake Semiconductor Co Ltd
Original Assignee
Shenzhen Silicon Lake Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Silicon Lake Semiconductor Co Ltd filed Critical Shenzhen Silicon Lake Semiconductor Co Ltd
Priority to CN201721261001.7U priority Critical patent/CN207250502U/zh
Application granted granted Critical
Publication of CN207250502U publication Critical patent/CN207250502U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型涉及一种串联封装的碳化硅衬底及氮化镓衬底半导体装置，所述引线框架包括用于设置芯片的芯片岛，所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一岛和第二岛各用于设置一碳化硅/氮化镓衬底的芯片，所述第二岛包括引线连接区，用于通过引线连接至所述第一岛上设置的芯片，以与所述第二岛设置的芯片形成串联连接，所述引线框架还包括第二引脚和与所述第一岛电性连接的第一引脚；所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。本实用新型结构更简单、成本更低、可实施性高。

Description

串联封装的碳化硅衬底及氮化镓衬底半导体装置
技术领域
本实用新型涉及半导体器件，特别是涉及一种串联封装的碳化硅衬底半导体装置，还涉及一种串联封装的氮化镓衬底半导体装置。
背景技术
以碳化硅(SiC)或氮化镓(GaN)等为衬底的第三代半导体，相比传统硅(Si)衬底有着宽禁带的优点，如SiC的肖特基反向耐压特性会比Si高约10倍，且导热性佳、功率密度高、高温的漏电损失极低，因此广泛的运用于电网谐波的功率因素校正、电网电力传输、高铁设施、通讯、电动车充电桩及逆变器等高频及高压的运用领域。但目前因为碳化硅及氮化镓衬底的元器件都有无法达到一定高电压的技术限制(如碳化硅目前最高电压为1700V，氮化镓为数百伏特)，使得其应用范围受到限制。
实用新型内容
基于此，有必要提供一种串联封装的碳化硅衬底半导体装置及一种串联封装的氮化镓衬底半导体装置。
一种串联封装的碳化硅衬底半导体装置，包括引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片均为碳化硅衬底的芯片并设于所述芯片岛上，两个芯片的正面均与背面的极性相反；所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述碳化硅衬底半导体装置还包括电性连接至所述第二岛的电压检测点，所述电压检测点不被所述绝缘保护外层包覆，所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。
在其中一个实施例中，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。
在其中一个实施例中，所述第一芯片和第二芯片是肖特基二极管芯片。
在其中一个实施例中，所述第一芯片和第二芯片是取自在一块晶圆上位置相邻的两个芯片。
在其中一个实施例中，所述第二岛远离所述第二引脚一端向外延伸出所述绝缘保护外层外形成外露部，所述电压检测点设于所述外露部上。
一种串联封装的氮化镓衬底半导体装置，包括引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片均为氮化镓衬底的芯片并设于所述芯片岛上，两个芯片的正面均与背面的极性相反；所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述氮化镓衬底半导体装置还包括电性连接至所述第二岛的电压检测点，所述电压检测点不被所述绝缘保护外层包覆，所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。
在其中一个实施例中，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。
在其中一个实施例中，所述第一芯片和第二芯片是肖特基二极管芯片。
在其中一个实施例中，所述第一芯片和第二芯片是取自在一块晶圆上位置相邻的两个芯片。
在其中一个实施例中，所述第二岛远离所述第二引脚一端向外延伸出所述绝缘保护外层外形成外露部，所述电压检测点设于所述外露部上。
上述串联封装的串联封装的碳化硅衬底及氮化镓衬底半导体装置，无需设置陶瓷基板，结构更简单、成本更低、可实施性高。由于第一芯片和第二芯片的朝向相同，因此可以使用本领域常用的自动化固晶设备，拾取一块晶圆(Wafer)上两相邻的芯片(Die)分别置于第一岛和第二岛上进行封装，无需专用或额外的固晶机台，或进行额外的人工操作，设备投资成本低、节省成本，且生产效率及良品率高。相对于直接将两个封装好的芯片串联，可以节省1/2的实际运用封装个体，节省终端装置电路板空间及成本，提高功率密度。
附图说明
图1是一实施例中串联封装的碳化硅衬底半导体装置的结构示意图；
图2a、2b、2c各是一种传统的将两个芯片集成在一个串联装置上的方案的结构示意图；
图3是一实施例中图1的等效电路图；
图4是一实施例中串联封装的碳化硅衬底半导体装置的引线框架和芯片的连接关系示意图。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的首选实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本实用新型将SiC/GaN衬底的芯片运用于串联高压功率封装，使得SiC/GaN轻易突破当下的芯片生产电压极限技术的限制。例如传统的碳化硅肖特基二极管反向最大耐压规格为1700V，一实施例中串联1700V两颗碳化硅肖特基二极管芯片形成碳化硅衬底半导体装置后，就能得到反向耐压为3400V的高耐压装置。
传统的将两个芯片集成在一个串联装置上可以通过如下方式：
1.参见图2a，在原有的铜引线框架上覆盖一个印刷电路的陶瓷基板印刷出串联的电路结构，并在其上焊接需要串联的芯片。缺点为制造成本高、焊接于陶瓷基板上的芯片因散热性较差而导致温度高并导致两个芯片动态特性不一致，降低可靠性，且总体封装成本较高、生产效率低，需要额外增加贴附陶瓷基板的生产设备。
2.参见图2b，于生产晶圆时生产两种不同电性方向的芯片(N-Type及P-Type)，一种是阳极朝上、一种是阴极朝上，使之可以用一般自动固晶(Die-bond)及固线(Wire-bond)的方式生产。其缺点是两颗串联的芯片取自不同的晶圆(一颗取自N-Type的wafer、一颗取自P-Type的wafer)，电气特性一致性无法保障。且封装制程中，必须取用两个不同圆片上的芯片，固晶机台的设备造价高；如果用传统的固晶机台，则需加工两次，效率低下、成本高。
3.参见图2c，用半机械式或手工反转其中一颗芯片，以一正一反方式用焊接方式封装，形成串联结构。缺点是人工或半机械式可靠性差、生产效率低下以及成本高。
图1是一实施例中串联封装的碳化硅衬底半导体装置的结构示意图。串联封装的碳化硅衬底半导体装置包括导体材质(例如铜)的引线框架，还包括设于引线框架上的第一芯片102、第二芯片104，以及覆盖第一芯片102和第二芯片104的绝缘保护外层40。引线框架包括用于设置芯片的芯片岛，第一芯片102和第二芯片104均为碳化硅衬底的芯片、并设于芯片岛上，两个芯片的正面均与背面的极性相反。在一个实施例中，芯片的正面是P型半导体、作为元件的阳极，背面是N型半导体，作为元件的阴极。在其他实施例中也可以是芯片的正面为阴极、背面为阳极。
一并参见图4，芯片岛包括第一岛10和与第一岛10隔离的第二岛20。第一芯片102设于第一岛10上，第二芯片104设于第二岛20上。引线框架包括第二引脚34和与第一岛10电性连接的第一引脚32。第一芯片102和第二芯片104通过相同的面(在本实施例中是芯片背面)与芯片岛接触。第二芯片104背离第二岛20的一面(在本实施例中是芯片正面)通过引线电性连接至第二引脚34。第二岛20包括引线连接区，第一芯片102背离第一岛10的一面(在本实施例中是芯片正面)通过引线电性连接至引线连接区。第一引脚32和第二引脚34中的一个作为两芯片串联后半导体装置的输入端、另一个作为串联后的输出端。在图1所示实施例中，引线连接区设于第二芯片104远离第二引脚34的一侧；在其他实施例中，引线连接区也可以设于第二芯片与第二引脚34之间。
需要说明的是，图4是为了示意出第一芯片102和第二芯片104的正面、背面与引线框架的位置关系和连接关系的示意图，因此第一引脚32和第二引脚34的实际延伸方向与图3中不同，应该如图1一样是与第一芯片102、第二芯片104平行的。
在图1所示实施例中，串联封装的碳化硅衬底半导体装置还包括电性连接至第二岛20的电压检测点22，电压检测点22不被绝缘保护外层包覆。设置串联分压的电压检测点22，可以轻易检测装置工作时的两个芯片电压分布状况，确保实际运用的可靠性、避免失效。
上述串联封装的碳化硅衬底半导体装置，无需设置陶瓷基板，相对于图2a所示方案结构更简单、成本更低、可实施性高。由于第一芯片102和第二芯片104的朝向相同，因此可以使用本领域常用的自动化固晶设备，拾取一块晶圆(Wafer)上两相邻的芯片(Die)分别置于第一岛10和第二岛20上进行封装，无需专用或额外的固晶机台，或进行额外的人工操作，设备投资成本低、节省成本，且生产效率及良品率高。相对于直接将两个封装好的芯片串联，可以节省1/2的实际运用封装个体，节省终端装置电路板空间及成本，提高功率密度。
在一个实施例中，第一芯片102和第二芯片104是肖特基二极管芯片，对应的等效电路图如图3所示。电压检测点22便于检测第一芯片102和第二芯片104串联后的电压分布状况，确保串联使用的可靠性、避免失效。
在一个实施例中，第一芯片102和第二芯片104为取自同一晶圆上的位置相邻的两个芯片，因此元件的一致性好、可靠性高。
在一个实施例中，绝缘保护外层40的材质为环氧树脂绝缘塑料。
在图1所示的实施例中，第二岛20远离第二引脚34一端向外延伸出绝缘保护外层40外形成外露部，电压检测点22设于外露部上。外露部还开设有锁紧孔41，用于供紧固件(例如螺丝)穿过锁紧孔41后将半导体装置固定于其他物体上。在图1所示的实施例中，第一岛10也延伸出绝缘保护外层40形成外露部，设置外露部有利于对芯片的散热。
本实用新型还提供一种串联封装的氮化镓衬底半导体装置。可以理解的，串联封装的氮化镓衬底半导体装置可以由上述任一实施例的串联封装的碳化硅衬底半导体装置将第一芯片102和第二芯片104替换为氮化镓衬底的芯片后得到。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种串联封装的碳化硅衬底半导体装置，包括引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片均为碳化硅衬底的芯片并设于所述芯片岛上，两个芯片的正面均与背面的极性相反；其特征在于，
所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述碳化硅衬底半导体装置还包括电性连接至所述第二岛的电压检测点，所述电压检测点不被所述绝缘保护外层包覆，所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。
2.根据权利要求1所述的串联封装的碳化硅衬底半导体装置，其特征在于，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。
3.根据权利要求1所述的串联封装的碳化硅衬底半导体装置，其特征在于，所述第一芯片和第二芯片是肖特基二极管芯片。
4.根据权利要求1所述的串联封装的碳化硅衬底半导体装置，其特征在于，所述第一芯片和第二芯片是取自在一块晶圆上位置相邻的两个芯片。
5.根据权利要求1所述的串联封装的碳化硅衬底半导体装置，其特征在于，所述第二岛远离所述第二引脚一端向外延伸出所述绝缘保护外层外形成外露部，所述电压检测点设于所述外露部上。
6.一种串联封装的氮化镓衬底半导体装置，包括引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片均为氮化镓衬底的芯片并设于所述芯片岛上，两个芯片的正面均与背面的极性相反；其特征在于，
所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述氮化镓衬底半导体装置还包括电性连接至所述第二岛的电压检测点，所述电压检测点不被所述绝缘保护外层包覆，所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。
7.根据权利要求6所述的串联封装的氮化镓衬底半导体装置，其特征在于，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。
8.根据权利要求6所述的串联封装的氮化镓衬底半导体装置，其特征在于，所述第一芯片和第二芯片是肖特基二极管芯片。
9.根据权利要求6所述的串联封装的氮化镓衬底半导体装置，其特征在于，所述第一芯片和第二芯片是取自在一块晶圆上位置相邻的两个芯片。
10.根据权利要求6所述的串联封装的氮化镓衬底半导体装置，其特征在于，所述第二岛远离所述第二引脚一端向外延伸出所述绝缘保护外层外形成外露部，所述电压检测点设于所述外露部上。
CN201721261001.7U 2017-09-28 2017-09-28 串联封装的碳化硅衬底及氮化镓衬底半导体装置 Active CN207250502U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721261001.7U CN207250502U (zh) 2017-09-28 2017-09-28 串联封装的碳化硅衬底及氮化镓衬底半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721261001.7U CN207250502U (zh) 2017-09-28 2017-09-28 串联封装的碳化硅衬底及氮化镓衬底半导体装置

Publications (1)

Publication Number Publication Date
CN207250502U true CN207250502U (zh) 2018-04-17

Family

ID=61889494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721261001.7U Active CN207250502U (zh) 2017-09-28 2017-09-28 串联封装的碳化硅衬底及氮化镓衬底半导体装置

Country Status (1)

Country Link
CN (1) CN207250502U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546209A (zh) * 2017-09-28 2018-01-05 深圳市矽莱克半导体有限公司 串联封装的碳化硅衬底及氮化镓衬底半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546209A (zh) * 2017-09-28 2018-01-05 深圳市矽莱克半导体有限公司 串联封装的碳化硅衬底及氮化镓衬底半导体装置

Similar Documents

Publication Publication Date Title
JP4988784B2 (ja) パワー半導体装置
TWI546917B (zh) 功率模組、電源變換器以及功率模組的製造方法
CN106158839B (zh) 半导体器件
CN102354699B (zh) 高压氮化物led器件及其制造方法
CN107546209A (zh) 串联封装的碳化硅衬底及氮化镓衬底半导体装置
CN207250502U (zh) 串联封装的碳化硅衬底及氮化镓衬底半导体装置
TW201131712A (en) Flip chip package structure with heat dissipation enhancement and its application
CN208422914U (zh) 过温保护电路
WO2018137280A1 (zh) 芯片封装器件及封装方法
Lu et al. Packaging of (650 V, 150 A) GaN HEMT with low parasitics and high thermal performance
CN208298838U (zh) 氮化镓高迁移率晶体管
US10079553B1 (en) Bridge rectifier circuit component
CN216354202U (zh) 功率器件
CN207542240U (zh) 稳定型贴片二极管
CN207398136U (zh) 单相桥式整流电路和三相桥式整流电路
CN107452704A (zh) 串联封装的半导体装置及其引线框架
Suzuki et al. A built-in high temperature half-bridge power module with low stray inductance and low thermal resistance for in-wheel motor application
TWI664701B (zh) 功率元件封裝結構
CN207719202U (zh) 垂直结构芯片串联结构
CN207165555U (zh) 串联封装的半导体装置及其引线框架
KR20130029269A (ko) 전력 모듈 패키지
CN207753000U (zh) 一种氮化镓器件
CN107464799A (zh) 单相桥式整流电路和三相桥式整流电路
Wan et al. A symmetric low-inductance high-power density SiC power module for EV applications
CN105845633A (zh) 一种多芯片3d封装工艺

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant