CN207165555U - 串联封装的半导体装置及其引线框架 - Google Patents
串联封装的半导体装置及其引线框架 Download PDFInfo
- Publication number
- CN207165555U CN207165555U CN201721145871.8U CN201721145871U CN207165555U CN 207165555 U CN207165555 U CN 207165555U CN 201721145871 U CN201721145871 U CN 201721145871U CN 207165555 U CN207165555 U CN 207165555U
- Authority
- CN
- China
- Prior art keywords
- island
- chip
- pin
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及一种串联封装的半导体装置及其引线框架，所述引线框架为导体材质，所述引线框架包括用于设置芯片的芯片岛，所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一岛和第二岛各用于设置一芯片，所述第二岛包括引线连接区，用于通过引线连接至所述第一岛上设置的芯片，以与所述第二岛设置的芯片形成串联连接，所述引线框架还包括第二引脚和与所述第一岛电性连接的第一引脚；所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。本实用新型以简单的结构、低廉的成本实现了两芯片的串联封装，可实施性好。
Description
技术领域
本实用新型涉及半导体装置，特别是涉及一种串联封装的半导体装置，还涉及一种串联封装的半导体装置的引线框架。
背景技术
传统的将两粒半导体芯片封装在一个封装结构中，一般是形成并联封装。例如将两粒二极管芯片封装在TO-220封装结构中，或者将两粒二极管芯片封装在TO-247封装结构中。
实用新型内容
基于此，有必要提供一种串联封装的半导体装置及其引线框架。
一种串联封装的半导体装置，包括引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片设于所述芯片岛上，两个芯片的正面均与背面的极性相反；所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。
在其中一个实施例中，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。
在其中一个实施例中，所述第一芯片和第二芯片是二极管芯片。
在其中一个实施例中，所述绝缘保护外层开设有锁紧孔，用于供紧固件穿过所述锁紧孔后将所述半导体装置固定于其他物体上，所述锁紧孔位于所述第一岛和第二岛之间，所述第一岛和第二岛之间于所述锁紧孔的位置处形成有空隙，所述锁紧孔的正投影位于所述空隙的正投影内以保证插入所述锁紧孔的紧固件不与所述芯片岛接触。
在其中一个实施例中，所述引线框架还包括电性连接所述第二岛的第三引脚，所述第三引脚设于所述第一引脚和第二引脚之间。
在其中一个实施例中，所述第一引脚、第二引脚及第三引脚平行设置，所述第三引脚沿所述半导体装置的一条中心线延伸，所述第一岛位于所述半导体装置的左边，所述第二岛位于所述半导体装置的右边，所述引线连接区从所述第二岛上部朝左斜向延伸至所述第三引脚，所述第一岛包括过渡部，所述过渡部从自身的上部逐渐向下部延伸收窄、最终连接至所述第一引脚。
在其中一个实施例中，所述第一岛和第二岛的正投影面积接近一致，以使得所述第一岛对第一芯片的散热性能与第二岛对第二芯片的散热性能趋向一致。
在其中一个实施例中，所述半导体装置为采用TO-220封装结构的装置，或所述半导体装置为采用TO-247封装结构的装置。
一种串联封装的半导体装置的引线框架，包括用于设置芯片的芯片岛，所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一岛和第二岛各用于设置一芯片，所述第二岛包括引线连接区，用于通过引线连接至所述第一岛上设置的芯片，以与所述第二岛设置的芯片形成串联连接，所述引线框架还包括第二引脚和与所述第一岛电性连接的第一引脚；所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。
在其中一个实施例中，所述第一岛和第二岛的正投影面积接近一致，以使得所述第一岛对第一芯片的散热性能与第二岛对第二芯片的散热性能趋于一致。
上述串联封装的半导体装置及其引线框架，以简单的结构、低廉的成本实现了两芯片的串联封装，可实施性好。
附图说明
图1是一实施例中引线框架的结构示意图；
图2是一实施例中串联封装的半导体装置的结构示意图；
图3是一实施例中图2的等效电路图。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的首选实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
串联封装的半导体装置包括导体材质(例如铜)的引线框架。图2是一实施例中串联封装的半导体装置的结构示意图，图1是引线框架的结构示意图。本领域技术人员可以理解的，引线框架在制作出来时是多个连接在一起形成一个架子的，因此图2所示结构中还包括虚线表示的、将多个引线框架连成一排的连接筋31。
以下结合图2对半导体装置的结构进行介绍，可以理解的，图1中的引线框架的结构与图2是一致的，因此不再对图1单独介绍一遍。半导体装置还包括设于引线框架上的第一芯片102、第二芯片104，以及覆盖第一芯片102和第二芯片104的绝缘保护外层40。引线框架包括用于设置芯片的芯片岛，第一芯片102和第二芯片104设于芯片岛上，两个芯片的正面均与背面的极性相反。在一个实施例中，芯片的正面是P型半导体、作为元件的阳极，背面是N型半导体，作为元件的阴极。在其他实施例中也可以是芯片的正面为阴极、背面为阳极。
芯片岛包括第一岛10和与第一岛10隔离的第二岛20。第一芯片102设于第一岛10上，第二芯片104设于第二岛20上。引线框架包括第二引脚34和与第一岛10电性连接的第一引脚32。第一芯片102和第二芯片104通过相同的面(在本实施例中是芯片背面)与芯片岛接触。第二芯片104背离第二岛20的一面(在本实施例中是芯片正面)通过引线电性连接至第二引脚34。第二岛20包括引线连接区22，第一芯片102背离第一岛10的一面(在本实施例中是芯片正面)通过引线电性连接至引线连接区22。第一引脚32和第二引脚34中的一个作为两芯片串联后半导体装置的输入端、另一个作为串联后的输出端。
上述串联封装的半导体装置，以简单的结构、低廉的成本实现了两芯片的串联封装，可实施性好。第一芯片102和第二芯片104的朝向相同，因此可以使用本领域常用的自动化固晶设备，拾取一块晶圆(Wafer)上两相邻的芯片(Die)分别置于第一岛10和第二岛20上进行封装，无需专用或额外的固晶机台，或进行额外的人工操作，设备投资成本低、节省成本。由于第一芯片102和第二芯片104为取自同一晶圆上两相邻的芯片，因此元件的一致性好、可靠性高。
参见图1和图2，在一个实施例中，引线框架还包括电性连接第二岛20的第三引脚36，第三引脚36设于第一引脚32和第二引脚34之间。
在一个实施例中，第一芯片102和第二芯片104是二极管芯片，对应的等效电路图如图3所示。第三引脚36可以作为串联分压的电压检测点，便于检测第一芯片102和第二芯片104串联后的电压分布状况，确保串联使用的可靠性、避免失效。第一芯片102和第二芯片104尤其可以是功率二极管芯片。
在一个实施例中，绝缘保护外层40的材质为环氧树脂绝缘塑料。
参见图2，在一个实施例中，绝缘保护外层40开设有锁紧孔41，用于供紧固件(例如螺丝)穿过锁紧孔41后将半导体装置固定于其他物体上。锁紧孔41位于第一岛10和第二岛20之间，且第一岛10和第二岛20之间于锁紧孔41的位置处形成有空隙43。锁紧孔41的正投影位于空隙43的正投影内，以保证插入锁紧孔41的紧固件不与芯片岛接触。这种设计可以避免插入锁紧孔41的紧固件直接施加扭力于引线框架上，避免打螺丝时的物理应力损伤引线框架。
参见图1和图2，在一个实施例中，第一引脚32、第二引脚34及第三引脚36平行设置。在该实施例中，第三引脚36沿半导体装置的一条中心线延伸，第一岛10位于半导体装置的左边，第二岛20位于半导体装置的右边，引线连接区22从第二岛20上部朝左斜向延伸至第三引脚36。第一岛10包括过渡部12，过渡部12从自身的上部逐渐向下部延伸收窄、最终连接至第一引脚32。
在一个实施例中，第一岛10和第二岛20的正投影面积接近一致，以使得第一岛10对第一芯片102的散热性能与第二岛20对第二芯片104的散热性能趋向一致，从而避免第一芯片102和第二芯片104在半导体装置工作时温度不一致，导致元件的特性因温度不同而产生差异。
在一个实施例中，半导体装置采用TO-220封装结构。采用本领域常用的封装结构，可以使得生产中直接沿用该封装结构的生产设备，节省设备成本。在另一个实施例中，半导体装置采用TO-247封装结构。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种串联封装的半导体装置，包括引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片设于所述芯片岛上，两个芯片的正面均与背面的极性相反；其特征在于，
所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。
2.根据权利要求1所述的串联封装的半导体装置，其特征在于，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。
3.根据权利要求1所述的串联封装的半导体装置，其特征在于，所述第一芯片和第二芯片是二极管芯片。
4.根据权利要求1所述的串联封装的半导体装置，其特征在于，所述绝缘保护外层开设有锁紧孔，用于供紧固件穿过所述锁紧孔后将所述半导体装置固定于其他物体上，所述锁紧孔位于所述第一岛和第二岛之间，所述第一岛和第二岛之间于所述锁紧孔的位置处形成有空隙，所述锁紧孔的正投影位于所述空隙的正投影内以保证插入所述锁紧孔的紧固件不与所述芯片岛接触。
5.根据权利要求4所述的串联封装的半导体装置，其特征在于，所述引线框架还包括电性连接所述第二岛的第三引脚，所述第三引脚设于所述第一引脚和第二引脚之间。
6.根据权利要求5所述的串联封装的半导体装置，其特征在于，所述第一引脚、第二引脚及第三引脚平行设置，所述第三引脚沿所述半导体装置的一条中心线延伸，所述第一岛位于所述半导体装置的左边，所述第二岛位于所述半导体装置的右边，所述引线连接区从所述第二岛上部朝左斜向延伸至所述第三引脚，所述第一岛包括过渡部，所述过渡部从自身的上部逐渐向下部延伸收窄、最终连接至所述第一引脚。
7.根据权利要求1所述的串联封装的半导体装置，其特征在于，所述第一岛和第二岛的正投影面积接近一致，以使得所述第一岛对第一芯片的散热性能与第二岛对第二芯片的散热性能趋向一致。
8.根据权利要求1所述的串联封装的半导体装置，其特征在于，所述半导体装置为采用TO-220封装结构的装置，或所述半导体装置为采用TO-247封装结构的装置。
9.一种串联封装的半导体装置的引线框架，包括用于设置芯片的芯片岛，其特征在于，
所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一岛和第二岛各用于设置一芯片，所述第二岛包括引线连接区，用于通过引线连接至所述第一岛上设置的芯片，以与所述第二岛设置的芯片形成串联连接，所述引线框架还包括第二引脚和与所述第一岛电性连接的第一引脚；所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。
10.根据权利要求9所述的串联封装的半导体装置的引线框架，其特征在于，所述第一岛和第二岛的正投影面积接近一致，以使得所述第一岛对第一芯片的散热性能与第二岛对第二芯片的散热性能趋于一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721145871.8U CN207165555U (zh) | 2017-09-06 | 2017-09-06 | 串联封装的半导体装置及其引线框架 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721145871.8U CN207165555U (zh) | 2017-09-06 | 2017-09-06 | 串联封装的半导体装置及其引线框架 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207165555U true CN207165555U (zh) | 2018-03-30 |
Family
ID=61720646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721145871.8U Active CN207165555U (zh) | 2017-09-06 | 2017-09-06 | 串联封装的半导体装置及其引线框架 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207165555U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452704A (zh) * | 2017-09-06 | 2017-12-08 | 深圳市矽莱克半导体有限公司 | 串联封装的半导体装置及其引线框架 |
-
2017
- 2017-09-06 CN CN201721145871.8U patent/CN207165555U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452704A (zh) * | 2017-09-06 | 2017-12-08 | 深圳市矽莱克半导体有限公司 | 串联封装的半导体装置及其引线框架 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103050467B (zh) | 封装结构及其制造方法 | |
| CN107452704A (zh) | 串联封装的半导体装置及其引线框架 | |
| CN207165555U (zh) | 串联封装的半导体装置及其引线框架 | |
| CN107785345A (zh) | 引线框架、引线框架阵列及封装体 | |
| CN110323199A (zh) | 一种多基岛引线框架及电源转换模块的qfn封装结构 | |
| CN204538019U (zh) | 八路整流二极管阵列 | |
| CN203456493U (zh) | 一种led晶片结构 | |
| CN107482108A (zh) | 一种新型smd灯珠 | |
| CN201829490U (zh) | 芯片区打孔集成电路引线框架 | |
| CN207250502U (zh) | 串联封装的碳化硅衬底及氮化镓衬底半导体装置 | |
| CN107464799A (zh) | 单相桥式整流电路和三相桥式整流电路 | |
| CN108231721A (zh) | 多基岛引线框架、引线框架阵列及封装体 | |
| CN207398136U (zh) | 单相桥式整流电路和三相桥式整流电路 | |
| CN207303075U (zh) | 超薄贴片二极管 | |
| CN103762214A (zh) | 应用于开关型调节器的集成电路组件 | |
| CN207165614U (zh) | 一种新型smd灯珠 | |
| CN208028058U (zh) | 多基岛引线框架、引线框架阵列及封装体 | |
| CN206685381U (zh) | 一种用于开关稳压的引线框架 | |
| CN206432261U (zh) | 一种全包封形式的塑封引线框架 | |
| CN207250512U (zh) | 两个不同元器件串联封装的半导体装置 | |
| CN207250504U (zh) | 晶体管串联集成装置 | |
| CN105845633A (zh) | 一种多芯片3d封装工艺 | |
| CN206574708U (zh) | 一种电机控制模块集成电路的封装结构 | |
| CN205984972U (zh) | 一种引线框架结构 | |
| CN206532775U (zh) | 多芯片器件封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |