CN102176462B - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN102176462B
CN102176462B CN2011100509770A CN201110050977A CN102176462B CN 102176462 B CN102176462 B CN 102176462B CN 2011100509770 A CN2011100509770 A CN 2011100509770A CN 201110050977 A CN201110050977 A CN 201110050977A CN 102176462 B CN102176462 B CN 102176462B
Authority
CN
China
Prior art keywords
substrate
view field
layer
electrode
dot structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100509770A
Other languages
English (en)
Other versions
CN102176462A (zh
Inventor
张家铭
游伟盛
张名豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102176462A publication Critical patent/CN102176462A/zh
Application granted granted Critical
Publication of CN102176462B publication Critical patent/CN102176462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明有关于一种具有SMII电容结构的像素结构，该像素结构包括基板、扫描线、数据线、薄膜晶体管、半导体层、金属电容电极、保护层、像素电极以及透明电容电极。其中移除了对应于半导体层的透明电极层的局部区域，以消弭透明电极层与半导体层之间产生寄生电容，避免显示画面产生水波纹或是残影等缺陷，以提升显示质量。

Description

像素结构
技术领域
本发明是有关于一种像素结构，且特别是有关于一种具有半导体-金属-绝缘层-铟锡氧化物(Semicomductor-Metal-Insulator-ITO，SMII)结构的储存电容(storage capacitor，Cst)的像素结构。
背景技术
薄膜晶体管液晶显示器(TFT LCD)主要是由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列的薄膜晶体管，以及与每一个薄膜晶体管对应配置的像素电极(pixel electrode)所组成。此外，现有为了增进像素结构对于显示数据的记忆与保持的功能，通常会在像素结构中形成储存电容。例如，使像素电极覆盖于金属电容电极上，以形成MII储存电容。
现有技术多以源极金属层来制作MII结构的金属电容电极，在一些制程例如四道掩模制程里，其中源极金属层下方会垫有半导体层，以和源极上方的像素电极形成SMII的电容结构，且源极金属层会暴露半导体层局部的外围区域，其中，源极上方的像素电极与源极上方之外的像素电极连接在一起。然而，半导体材料在照光时会产生导电特性，因此外露的半导体层与上方的像素电极之间会随着不同频率以及不同电压的操作条件而产生寄生电容，使得SMII储存电容的电容值产生变化，并导致显示画面产生水波纹(water fall)或是残影(image sticking)等缺陷。
发明内容
本发明提供一种像素结构，其可以消弭SMII电容结构中半导体层与透明电极之间产生的寄生电容，避免显示画面产生水波纹或是残影等缺陷，以提升显示质量。
为具体描述本发明的内容，在此提出一种像素结构，包括一基板、一扫描线、一数据线、一薄膜晶体管、一半导体层、一金属电容电极、一保护层、一像素电极以及一透明电容电极。扫描线与数据线配置于基板上，且数据线的延伸方向与扫描线的延伸方向相交。薄膜晶体管配置于基板上，并且电性连接至扫描线与数据线。半导体层配置于基板上，而金属电容电极配置于半导体层上，且金属电容电极在基板上的投影区域的边缘较半导体层在基板上的投影区域的边缘内缩。保护层配置于基板上，且覆盖扫描线、数据线、薄膜晶体管、半导体层以及金属电容电极。像素电极配置于保护层上，并且电性连接至薄膜晶体管，像素电极在基板上的投影区域与半导体层在基板上的投影区域不会重叠。透明电容电极配置于保护层上，且透明电容电极在基板上的投影区域位于金属电容电极在基板上的投影区域内。
在本发明的一实施例中，透明电容电极在基板上的投影区域的边缘与金属电容电极在基板上的投影区域的边缘的最小间距大于或等于0微米，且小于或等于6微米。
在本发明的一实施例中，透明电容电极在基板上的投影区域的边缘与金属电容电极在基板上的投影区域的边缘的最小间距大于或等于1微米，且小于或等于4微米。
在本发明的一实施例中，像素电极在基板上的投影区域的边缘与半导体层在基板上的投影区域的边缘的最小间距大于或等于1.6微米，且小于或等于6微米。
在本发明的一实施例中，像素电极在基板上的投影区域的边缘与半导体层在基板上的投影区域的边缘的最小间距大于或等于2微米，且小于或等于4微米。
在本发明的一实施例中，所述像素结构还包括一栅极金属层，其位于基板上，且栅极金属层在基板上的投影区域至少覆盖像素电极在基板上的投影区域以外的其它区域。
在本发明的一实施例中，所述像素结构还包括一栅绝缘层，其配置于保护层与基板之间。栅绝缘层覆盖栅极金属层。
在本发明的一实施例中，像素电极具有多个微狭缝。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1绘示依照本发明的一实施例的一种像素结构；
图2为图1的像素结构的局部剖面图；
图3绘示了现有的像素结构与本发明的像素结构处于不同操作状态下的电性曲线；
图4为依照本发明的另一实施例的一种像素结构的局部剖面图。
其中，附图标记：
100：像素结构
110：基板
120：扫描线
130：资料线
140：薄膜晶体管
142：栅极
144：源极
146：漏极
148：通道层
150：半导体层
160：金属电容电极
170：保护层
172a、172b：保护层的开孔
180、182、184：像素电极
190：透明电容电极
Cst：储存电容
D1：像素电极在基板上的投影区域的边缘与半导体层在基板上的投影区域的边缘的最小间距
D2：透明电容电极在基板上的投影区域的边缘与金属电容电极在基板上的投影区域的边缘的最小间距
R1～R4：区域
W：遮蔽层在基板上的投影区域与像素电极在基板上的投影区域的重叠部分的宽度
200：像素结构
202：遮蔽层
204：栅绝缘层
210：基板
250：半导体层
270：保护层
280：像素电极
290：透明电容电极
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1绘示依照本发明的一实施例的一种像素结构。图2为图1的像素结构的局部剖面图。请同时参考图1与2，像素结构100包括基板110、扫描线120、数据线130、薄膜晶体管140、半导体层150、金属电容电极160、保护层170、像素电极180以及透明电容电极190。尤其，本实施例的SMII储存电容Cst是由半导体层150、金属电容电极160、保护层170以及透明电容电极190所构成。
此外，扫描线120与数据线130配置于基板110上，且数据线130的延伸方向与扫描线120的延伸方向相交，以定义出像素结构100的区域。薄膜晶体管140配置于基板110上，并且电性连接至扫描线120与数据线130。其中，薄膜晶体管140是由栅极、通道层、源极与漏极所构成，并且依照薄膜晶体管140的类型可包含底栅型薄膜晶体管或顶栅型薄膜晶体管，皆可使用于本发明下列所述的实施例。更详细而言，本实施例是直接将薄膜晶体管140制作于扫描线120上，即以扫描线120做为薄膜晶体管140的栅极142，而薄膜晶体管140的源极144连接数据线130。薄膜晶体管140用来作为像素结构100的开关元件，而通过与薄膜晶体管140耦接的扫描配线120与数据线130可选取特定的像素结构100，并对其施与适当的操作电压，以显示对应此像素结构100的显示数据。
半导体层150配置于基板110上，其中此半导体层150与薄膜晶体管140中的通道层148采用同一个半导体材料层来制作，并可在同一制程完成，但不限于此。较佳地，半导体层150与薄膜晶体管140中的通道层148分隔开来的，即上述二者相互不连接。于其它实施例中，半导体层150与薄膜晶体管140中的通道层148可选择性的相互连接而相互连动。其中，半导体层150与通道层148其中至少一者，可为单层或多层结构，且其材料包含非晶硅、多晶硅、单晶硅、微晶硅、金属氧化物半导体材料、有机半导体材料、或上述材料包含掺杂子、或其它合适的半导体材料、或上述的组合。此外，金属电容电极160配置于半导体层150上，且金属电容电极160在基板110上的投影区域的边缘会较半导体层150在基板110上的投影区域的边缘内缩。换言之，会有一部份的半导体层150被暴露于金属电容电极160之外。本实施例的金属电容电极160与薄膜晶体管140的源极144、漏极146例如是采用同一个金属材料层来制作，并可在同一制程完成。较佳地，金属电容电极160与薄膜晶体管140的源极144、漏极146分隔开来的，即上述元件相互不连接。
保护层170配置于基板110上，且覆盖扫描线120、数据线130、薄膜晶体管140、半导体层150以及金属电容电极160。像素电极180包括分别位于扫描线120的相对两侧的第一像素电极182以及第二像素电极184，其配置于保护层170上，并且分别经由保护层170的开孔172a与172b电性连接至薄膜晶体管140的漏极146。此外，第一像素电极182以及第二像素电极184分别具有多个微狭缝，以辅助液晶分子的配向。
本实施例的第一像素电极182以及第二像素电极184在基板110上的投影区域与半导体层150在基板110上的投影区域不会重叠。从图2的I-I’截面观之，第一像素电极182(或第二像素电极184)在基板110上的投影区域的边缘与半导体层150在基板110上的投影区域的边缘的最小间距D1会实质上大于或实质上等于零。举例而言，最小间距D1可实质上大于或实质上等于1.6微米，且实质上小于或实质上等于6微米。或者，最小间距D1可实质上大于或实质上等于2微米，且实质上小于或实质上等于4微米。然而，最小间距D1会影响像素的开口率。例如，若是像素电极180距离半导体层150较远，则像素的开口率也相对较小。因此，本领域中具有通常知识者当可依据实际的像素结构与设计需求来决定最小间距D1。
透明电容电极190配置于保护层170上，以与半导体层150、金属电容电极160以及保护层170共同构成SMII储存电容Cst。透明电容电极190在基板110上的投影区域位于金属电容电极160在基板110上的投影区域内。在本实施例中，透明电容电极190与像素电极180例如是采用同一个透明导电材料层来制作，且也可在同一制程完成，且本实施例还通过图案化制程移除了位于被金属电容电极160所暴露的该部份半导体层150上方的透明导电材料层，如R1区域及R2区域，避免被暴露的该部份半导体层150与透明导电材料层形成寄生电容。也就是说，透明电容电极190与像素电极180部份分隔开来。
从图2的I-I’截面观之，透明电容电极190在基板110上的投影区域的边缘与金属电容电极160在基板110上的投影区域的边缘的最小间距D2会大于或等于零。举例而言，最小间距D2实质上可大于或实质上等于0微米，且实质上小于或实质上等于6微米。或者最小间距D2可实质上大于或实质上等于1微米，且实质上小于或实质上等于4微米。然而，最小间距D2取决于实际的像素结构与设计需求。例如，透明电容电极190若较小，则储存电容Cst也会相对变小；而透明电容电极190若较大，则金属电容电极160也会变大，相对使得像素的开口率变小。
图3绘示了现有的像素结构处于高频操作(140KHz)、高频操作(140KHz)并且照光、以及低频操作(10KHz)并且照光的三种状态的储存电容值(法拉，F)与电压的关系曲线，以及本实施例的像素结构100在D1约为2微米，而D2约为1.5微米时，处于前述三种状态下的储存电容值(F)与电压的关系曲线。由图3可以明显发现本实施例的像素结构100不论在高频操作(约140KHz)、高频操作(约140KHz)并且照光、或是低频操作(约10KHz)并且照光的状态下，都有相近的电性表现。换言之，本实施例的像素结构100大幅消弭了SMII储存电容Cst中寄生电容的影响，使得像素结构100具有稳定的电性，以提供良好的显示质量。
图4为依照本发明的另一实施例的一种像素结构的局部剖面图。如图4所示，本实施例的像素结构200具有与前述实施例类似的像素结构100，除了：本实施例的像素结构200在半导体层250的下方还具有一遮蔽层202，以及覆盖遮光层202的栅绝缘层204。此遮蔽层202例如是采用与栅极金属层相同材料，也可以在相同制程来制作。更详细而言，本实施可以在制作像素结构200的薄膜晶体管时，将用来形成薄膜晶体管的栅极的栅极金属层延伸到半导体层250的下方，来形成遮蔽层202，而配置于保护层270与基板210之间的栅绝缘层204会覆盖形成遮蔽层202的栅极金属层，该栅极金属层位于该基板上，且该栅极金属层在该基板上的投影区域至少覆盖该像素电极在该基板上的投影区域以外的其它区域。由于本实施例的像素结构200移除了对应于半导体层250的透明电极层，也就是移除了位于被金属电容电极260所暴露的该部份半导体层250上方的透明导电材料层，如R3区域及R4区域，使成为透明电容电极290与像素电极280，因此对应于此镂空区域的液晶分子可能出现不规则的排列，而导致显示时的漏光，遮蔽层202便可用来遮蔽此漏光的区域。换言之，遮蔽层202(例如是栅极金属层)在基板210上的投影区域至少覆盖像素电极280在基板210上的投影区域以外的其它区域。例如，遮蔽层202在基板210上的投影区域与像素电极280在基板210上的投影区域的重叠部分，其宽度W实质上可大于或实质上等于2微米。
综上所述，本发明对像素结构中的SMII电容结构进行修改，其中移除对应于半导体层的透明电极层的局部区域，以消弭透明电极层与半导体层之间产生寄生电容，避免显示画面产生水波纹或是残影等缺陷，以提升显示质量。此外，本发明可在透明电极层被镂空的区域形成遮蔽层，以遮蔽可能产生的漏光。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明。举例而言，前述多个实施例所绘示的像素结构仅为举例之用，实际上，本发明提出的技术方案可适用于任何具有类似的SMII储存电容的像素结构。任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (8)

1.一种像素结构，其特征在于，包括：
一基板；
一扫描线，配置于该基板上；
一数据线，配置于该基板上，该数据线的延伸方向与该扫描线的延伸方向相交；
一薄膜晶体管，配置于该基板上，并且电性连接至该扫描线，该薄膜晶体管的源极电性连接至该数据线；
一半导体层，配置于该基板上；
一金属电容电极，配置于该半导体层上，且该金属电容电极在该基板上的投影区域的边缘较该半导体层在该基板上的投影区域的边缘内缩；
一保护层，配置于该基板上，且覆盖该扫描线、该数据线、该薄膜晶体管、该金属电容电极以及该半导体层；
一像素电极，配置于该保护层上，并且电性连接至该薄膜晶体管的漏极，该像素电极在该基板上的投影区域与该半导体层在该基板上的投影区域不会重叠；以及
一透明电容电极，配置于该保护层上，该透明电容电极在该基板上的投影区域位于该金属电容电极在该基板上的投影区域内。
2.根据权利要求1所述的像素结构，其特征在于，该透明电容电极在该基板上的投影区域的边缘与该金属电容电极在该基板上的投影区域的边缘的最小间距大于或等于0微米，且小于或等于6微米。
3.根据权利要求1所述的像素结构，其特征在于，该透明电容电极在该基板上的投影区域的边缘与该金属电容电极在该基板上的投影区域的边缘的最小间距大于或等于1微米，且小于或等于4微米。
4.根据权利要求1所述的像素结构，其特征在于，该像素电极在该基板上的投影区域的边缘与该半导体层在该基板上的投影区域的边缘的最小间距大于或等于1.6微米，且小于或等于6微米。
5.根据权利要求1所述的像素结构，其特征在于，该像素电极在该基板上的投影区域的边缘与该半导体层在该基板上的投影区域的边缘的最小间距大于或等于2微米，且小于或等于4微米。
6.根据权利要求1所述的像素结构，其特征在于，还包括一栅极金属层，位于该基板上，且该栅极金属层在该基板上的投影区域至少覆盖该像素电极在该基板上的投影区域以外的其它区域。
7.根据权利要求6所述的像素结构，其特征在于，还包括一栅绝缘层，配置于该保护层与该基板之间，该栅绝缘层覆盖该栅极金属层。
8.根据权利要求1所述的像素结构，其特征在于，该像素电极具有多个微狭缝。
CN2011100509770A 2010-12-24 2011-02-25 像素结构 Active CN102176462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099145915A TWI417627B (zh) 2010-12-24 2010-12-24 畫素結構
TW099145915 2010-12-24

Publications (2)

Publication Number Publication Date
CN102176462A CN102176462A (zh) 2011-09-07
CN102176462B true CN102176462B (zh) 2012-11-07

Family

ID=44519603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100509770A Active CN102176462B (zh) 2010-12-24 2011-02-25 像素结构

Country Status (3)

Country Link
US (1) US8421079B2 (zh)
CN (1) CN102176462B (zh)
TW (1) TWI417627B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436088B (zh) * 2011-12-14 2015-03-25 深圳市华星光电技术有限公司 液晶显示装置
CN102436087B (zh) * 2011-12-14 2014-02-26 深圳市华星光电技术有限公司 减小液晶显示装置的寄生电容的方法及液晶显示装置
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
CN107967874B (zh) 2016-10-19 2020-04-28 元太科技工业股份有限公司 像素结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1515943A (zh) * 2003-01-08 2004-07-28 广辉电子股份有限公司 像素结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2003207794A (ja) * 2002-01-11 2003-07-25 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7675582B2 (en) 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
KR101151799B1 (ko) * 2005-11-09 2012-06-01 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101165472B1 (ko) * 2005-12-30 2012-07-13 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP5128091B2 (ja) * 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法
EP2078979A1 (en) * 2007-12-25 2009-07-15 TPO Displays Corp. Pixel design having reduced parasitic capacitance for an active matrix display
KR101450803B1 (ko) 2007-12-28 2014-10-15 삼성디스플레이 주식회사 어레이 기판 및 어레이 기판의 제조방법
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
US8179490B2 (en) * 2009-06-12 2012-05-15 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1515943A (zh) * 2003-01-08 2004-07-28 广辉电子股份有限公司 像素结构

Also Published As

Publication number Publication date
TWI417627B (zh) 2013-12-01
TW201227121A (en) 2012-07-01
CN102176462A (zh) 2011-09-07
US20120161135A1 (en) 2012-06-28
US8421079B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
US9620531B2 (en) TFT array substrate, display panel and display device
KR101346921B1 (ko) 평판 표시 장치 및 그 제조방법
US6259200B1 (en) Active-matrix display apparatus
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
US6819385B2 (en) Transflective pixel structure
US20070091218A1 (en) Electrostatic discharge protection structure and thin film transistor substrate including the same
US8259244B2 (en) Display substrate and method of manufacturing the same
JP2007114729A (ja) 液晶表示装置
CN102176462B (zh) 像素结构
JP2006317867A (ja) 薄膜トランジスタ基板及び液晶表示パネル
JP2002116712A (ja) 表示装置および表示装置の製造方法
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
CN101196659A (zh) 液晶显示器及其制造方法
US8975638B2 (en) High-performance active matrix substrate with high signal quality
US20140306222A1 (en) Pixel structure
CN107065324B (zh) 像素结构
KR100605437B1 (ko) 어레이 기판 및 평면 표시 장치
US20060023136A1 (en) Liquid crystal display panel, thin film transistor array and capacitor structure
US6940480B2 (en) Pixel structure
JP2000267137A (ja) 液晶表示装置
KR20010100614A (ko) 액정 표시 장치용 기판
CN100520547C (zh) 液晶显示器的像素结构的制造方法
CN110783344B (zh) 薄膜晶体管基板和薄膜晶体管基板的制造方法
JPH05323376A (ja) 液晶表示装置
JP5034434B2 (ja) 電気光学装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant