CN102170283B - 控制引脚供电的模拟开关 - Google Patents

控制引脚供电的模拟开关 Download PDF

Info

Publication number
CN102170283B
CN102170283B CN201110047183.9A CN201110047183A CN102170283B CN 102170283 B CN102170283 B CN 102170283B CN 201110047183 A CN201110047183 A CN 201110047183A CN 102170283 B CN102170283 B CN 102170283B
Authority
CN
China
Prior art keywords
switching circuit
control connection
connection
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110047183.9A
Other languages
English (en)
Other versions
CN102170283A (zh
Inventor
埃瑞克·梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN102170283A publication Critical patent/CN102170283A/zh
Application granted granted Critical
Publication of CN102170283B publication Critical patent/CN102170283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种装置，包括：至少一个输入连接；至少一个输出连接；至少一个控制连接；和耦合到输入连接、输出连接和控制连接的至少一个开关电路。当开关电路被在控制连接处接收的控制信号激活时，该开关电路将在输入处接收的信号传送到输出。经由控制连接对开关电路供电。

Description

控制引脚供电的模拟开关
技术领域
本发明涉及模拟开关，具体涉及控制引脚供电的模拟开关。
背景技术
模拟开关常用于电子电路设计。模拟开关用于将模拟信号传输到电路路径或阻止模拟信号被传输到电路路径。随着电子器件的功能越来越多，减小模拟开关的尺寸具有很多好处。
发明内容
本发明总地涉及电子开关及其实现方法。装置可以包括：至少一个输入连接，至少一个输出连接，至少一个控制连接，以及耦合到输入连接、输出连接和控制连接的至少一个开关电路。当开关电路被在控制连接处接收的控制信号激活时，开关电路可以将在输入处接收的信号传送到输出。可以经由控制连接对开关电路供电。
本部分意在提供对本发明主题的概述。其并不意在提供对本发明的排他性或穷尽性说明。本文将通过详细的说明以提供有关本发明的进一步信息。
附图说明
附图不一定按照比例绘制，不同附图中类似的标记可以描述相似的组件。具有不同字母后缀的类似标记可以表示相似组件的不同实例。附图以示例而非限制的形式一般性地说明了本发明的多个实施例。
图1是具有6条引线(lead)的典型模拟开关封装的示意图。
图2是包括四个连接的模拟开关封装的示例的示意图。
图3是开关电路的示例的示意图。
图4是开关电路的另一示例的示意图。
图5是包括多个开关的电子电路的示例的示意图。
图6是包括多个开关的电子电路的另一示例的示意图。
图7是实现开关电路的方法的流程图。
具体实施方式
本发明总地涉及电子开关。图1是典型模拟开关封装100的示意图。所封装的模拟开关包括5个连接或连接器。这些连接例如可以是封装的引脚(pin)或引线(lead)。标记为A和B的连接指示模拟开关的输入和输出。标记为OE的连接指示模拟开关的输出使能或控制输入。模拟开关一般需要图1中标记为VCC连接的专用电源连接和图中标记为GND的电路接地连接。
这5个连接实现了用于典型模拟开关的6引线封装(例如NC标记指示没有连接)。模拟开关封装100被配置为2x3连接或3x2连接。封装为6引线MicroPak的电路的尺寸可以是1.0mm x 1.45mm。
图2是包括4个连接(A、B、OE和GND连接)的模拟开关封装200的示例的示意图。封装为4引线MicroPak的集成电路的尺寸可以是1.0mm x 1.0mm。这实现了封装的较小占地面积(footprint)并降低了成本。
为了提供与5引线电路相同的功能，从控制连接而非独立的电源连接对如图2所示封装的开关电路供电。当开关电路被在控制连接处接收的控制信号激活时，对开关电路供电，并且开关电路将在输入处接收的信号传送到输出。注意，没有针对该封装的独立专用电源连接。
图3是开关电路300的示例的示意图。开关电路300包括耦合到信号输入连接和信号输出连接的传输门(pass gate)305。在一些示例中，传输门305包括晶体管。晶体管的第一源/漏区耦合到输入连接A，晶体管的第二源/漏区耦合到输出连接B。晶体管的栅极耦合到控制连接OE。通过控制信号激活传输门305，经由控制连接对传输门305供电。在一些示例中，将开关电路配置为单刀单掷(SPST)开关。当在控制连接(OE)上出现激活信号时，对传输门305供电，在输出(B)处可获得输入(A)。当控制连接不活动时，不对传输门305供电，在输出处不能获得输入。
图4是开关电路400的另一示例的示意图。在该示例中，传输门405包括耦合在信号输入连接和信号输出连接之间的两个晶体管。在一些示例中，晶体管包括CMOS晶体管对。由控制连接和接地连接提供晶体管的体连接(bulk connection)。使用晶体管对可以提高开关电路400传送的模拟信号的动态范围。
返回图3，开关电路300包括连接在控制连接和传输门305之间的缓冲器电路310。经由控制连接对缓冲器电路310供电。在一些示例中，缓冲器电路为控制连接提供迟滞。例如，迟滞提供大于去激活过程电压电平的激活过程电压电平。在控制连接处具有迟滞可以防止控制连接处的噪声在输出连接处变得明显。
在一些示例中，将缓冲器电路(未示出)连接在输入连接和传输门之间。将缓冲器电路配置为相对于在控制连接处接收的控制信号来延迟在输入连接处接收的信号。可能希望在输入处的时间延迟允许开关在输入信号到来之前正确地加电。开关电路的固有时间延迟允许电子系统设计者不必关心输入和控制信号的到达定时。
图5是包括多个开关的电路500的示例的示意图。电路500包括多个输入连接和输出连接对。将开关电路(例如传输门505)连接在输入连接和输出连接对之间。电路500可以具有1到N个开关，其中N是正整数。电路500可以包括控制连接与开关之间的缓冲器电路，以便提供足够的驱动来克服N个开关的电容性负载。对于N个开关电路中的每个开关电路而言，当该开关电路被控制连接激活时，该开关电路将在其输入连接处接收的信号传送到其输出连接。通过一个控制连接而非独立专用电源连接对开关电路供电。
图6是包括多个开关的电路600的另一示例的示意图。与图5相反，该电路包括针对每个开关电路的控制连接。在一些示例中，开关电路包括传输门605。对于每个开关电路而言，当该开关电路被在该开关电路的控制连接处接收的控制信号激活时，该开关电路将在其输入连接处接收的信号传送到其输出连接。通过每个开关电路自己的控制连接而非独立专用电源连接对该开关电路供电。
图7是实现开关电路的方法700的流程图。在框705，唯一地经由控制连接对开关电路供电。当开关电路被控制连接激活时，将在开关电路的输入处接收的信号传送到开关电路的输出。对开关电路提供供电而不用独立专用电源连接。
在一些示例中，方法700在框710处包括将开关电路封装在4连接器封装中。在框715，方法700包括对到开关的控制连接进行缓冲，并经由控制连接对缓冲操作供电。在一些示例中，方法700在框720包括在控制连接处提供迟滞，以提供大于去激活过程电压电平的激活过程电压电平。在一些示例中，方法700在框725包括相对于在控制连接处接收的信号来延迟在输入连接处接收的信号。
在示例1中，一种集成电路包括至少一个输入连接、至少一个输出连接、至少一个控制连接和耦合到输入连接、输出连接和控制连接的至少一个开关电路。当开关电路被在控制连接处接收的控制信号激活时，开关电路将在输入连接处接收的信号传送到输出连接。经由控制连接对开关电路供电。
在示例2中，示例1的集成电路不包括独立专用电源连接。
在示例3中，示例1和2中任意一个的开关电路可选地包括传输门。通过控制信号激活传输门，其中经由控制连接对传输门供电。
在示例4中，示例1-3中任意一个的集成电路可选地包括连接在控制连接与传输门之间的缓冲器电路。经由控制连接对缓冲器电路供电。
在示例5中，示例4的缓冲器电路可选地提供大于去激活过程电压电平的激活过程电压电平。
在示例6中，示例1-5中任意一个的集成电路可选地包括连接在输入连接与传输门之间的缓冲器电路。将缓冲器电路配置为相对于在控制连接处接收的控制信号来延迟在输入连接处接收的信号。
在示例7中，示例1-6中任意一个的集成电路可选地包括4连接器电子封装。4个连接器由输入连接、输出连接、控制连接和电路接地连接构成。
在示例8中，示例1-7中任意一个的集成电路可选地包括：多个输入连接和输出连接对，以及连接在输入连接和输出连接对之间的开关电路。对于每个开关电路而言，当该开关电路被控制连接激活时，该开关电路将在其输入连接处接收的信号传送到其输出连接。通过控制连接对开关电路供电。
在示例9中，示例1-8中任意一个的开关电路可选地被配置为单刀单掷(SPST)开关。
在示例10中，示例1-9中任意一个的集成电路可选地包括：多个输入连接和输出连接对，连接在输入连接和输出连接对之间的开关电路，以及用于每个开关电路的控制连接。对于每个开关电路而言，当该开关电路被在该开关电路的控制连接处接收的控制信号激活时，该开关电路将在其输入连接处接收的信号传送到其输出连接。对于每个开关电路而言，通过该开关电路的控制连接对该开关电路供电。
在示例11中，一种方法包括唯一地经由控制连接对开关电路供电。将开关电路配置为当该开关电路被控制连接激活时，将在该开关电路的输入处接收的信号传送到该开关电路的输出。
在示例12中，示例11的方法包括对开关电路供电而不用独立专用电源连接。
在示例13中，示例11和12中任意一个的方法可选地包括将开关电路封装在4连接器封装中。
在示例14中，示例13的4连接器封装的连接器可选地由输入连接、输出连接、控制连接和电路接地连接构成。
在示例15中，示例11-14中任意一个的方法可选地包括对控制连接进行缓冲和经由控制连接对缓冲操作供电。
在示例16中，示例11-15中任意一项的方法可选地包括在控制连接处提供迟滞，以提供大于去激活过程电压电平的激活过程电压电平。
在示例17中，示例11-16中任意一个的方法可选地包括相对于在控制连接处接收的信号来延迟在输入连接处接收的信号。
在示例18中，示例11-17中任意一个的方法可选地包括对多个开关电路供电。每个开关电路包括控制连接，将每个开关电路配置为：当该开关电路被其控制连接激活时，该开关电路将在该开关电路的输入处接收的信号传送到该开关电路的输出。对于每个开关电路而言，唯一地经由该开关电路的控制连接对该开关电路供电。
在示例19中，示例11-18中任意一个的供电可选地包括对多个开关电路供电。控制连接是开关电路公用的。将每个开关电路配置为当该开关电路被公用控制连接激活时，该开关电路将在该开关电路的输入处接收的信号传送到该开关电路的输出。唯一地经由控制连接对开关电路供电。
在示例20中，该方法包括将开关电路封装在4连接器封装中。4个连接器由输入连接器、输出连接器、输出使能连接器和电路连接器构成。使用输出使能连接器而非独立专用电源连接器对开关电路供电。
在示例21中，一种系统可以包括示例1-20中一个或多个示例的任意部分或任意部分的组合，或者可以可选地与示例1-20中一个或多个示例的任意部分或任意部分的组合进行组合，从而包括可以包括用于执行示例1-20中的任意一个或多个功能的装置的主题，或者从而包括机器可读介质，该机器可读介质包括当被机器执行时使得机器执行示例1-20中的任意一个或多个功能的指令。
这些非限制性示例可以以任何排列或组合的形式进行组合。上文的详细说明书包括对附图的引用，这些引用构成详细说明书的一部分。通过示意的方式，附图示出了能够实现本发明的特定实施例。这些实施例在本文中也被称作“示例”。除了所示出并描述的那些元素以外，这些示例还可以包括其它元素。然而，本发明的发明人也预见到了仅提供所示出并描述的那些元素的示例。此外，对于本文示出或描述的特定示例(或其一个或多个方面)或对于其他示例(或其一个或多个方面)，本发明的发明人也考虑到了使用所示或所描述的那些元素的任意组合或排列的示例(或其一个或多个方面)。
将本文档中提到的所有出版物、专利和专利文献的全部内容在此引入作为参考，如同这些出版物、专利和专利文献单独被并入作为参考。在本文档与所引用的那些文档之间出现不一致用法的情况下，所引用的文献中的用法应当被看作是对本文档的补充；对于无法调和的不一致，以本文档中的用法为准。
在本文档中，使用专利文献中常见的“一”或“一个”，包括一个或多于一个的含义，独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文档中，术语“或”是指非排他的或，从而“A或B”包括“只有A没有B”、“只有B没有A”和“A和B”，除非另有说明。在本文档中，术语“包括”和“其中”用作术语“包括”和“其中”的浅近英文的同义词。此外，在所附权利要求中，术语“包括”和“包含”是开放的，即，在权利要求中，包括除了位于该术语之后的元素以外的其他元素的系统、设备、制品或过程仍将被看作落入该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”、“第三”等仅用作标记，并非意在对其对象施加数字性的要求。
上述说明是示意性的而非限制性的。例如，上述示例(或其一个或更多个方面)可以彼此结合使用。在阅读了上文描述后，本领域的普通技术人员可以使用其他实施例。提供摘要以满足37C.F.R.§1.72(b)，以允许读者快速确定技术内容的性质。可以理解，摘要不用于解释或限制权利要求的范围或含义。此外，在上文的具体描述中，多个特征可以组合在一起以使公开更加流畅。这不应被解释为未要求保护的已公开的特征对于任何权利要求来说是必要的。相反，本发明的主题可以存在于少于所公开的具体实施例的全部特征。因此，将权利要求并入具体描述中，每一个权利要求自身作为单独的实施例，应当考虑到这些实施例可以以各种组合或排列的形式彼此组合。应当参考所附权利要求以及该权利要求的所有等同物，来确定本发明的范围。
本文描述的方法示例可以至少部分地由机器或计算机实现。

Claims (16)

1.一种集成开关电路，包括：
至少一个输入连接；
至少一个输出连接；
至少一个控制连接；
耦合到输入连接、输出连接和控制连接的至少一个开关电路，其中当开关电路被在控制连接处接收的控制信号激活时，开关电路将在输入处接收的信号传送到输出，经由控制连接对开关电路供电，并且所述集成开关电路中不包括独立专用电源连接，开关电路包括传输门，通过控制信号激活传输门，以及经由控制连接对传输门供电；以及
连接在输入连接与传输门之间的缓冲器电路，其中缓冲器电路被配置为相对于在控制连接处接收的控制信号来延迟在输入连接处接收的信号。
2.根据权利要求1所述的集成开关电路，还包括连接在控制连接与传输门之间的缓冲器电路，其中经由控制连接对缓冲器电路供电。
3.根据权利要求2所述的集成开关电路，其中缓冲器电路提供大于去激活过程电压电平的激活过程电压电平。
4.根据权利要求1所述的集成开关电路，还包括4连接器电子封装，其中4连接器由输入连接、输出连接、控制连接和电路接地连接构成。
5.根据权利要求1所述的集成开关电路，还包括：
多个输入连接和输出连接对；以及
连接在输入连接和输出连接对之间的开关电路，
其中：
对于每个开关电路而言，当该开关电路被控制连接激活时，该开关电路将在该开关电路的输入连接处接收的信号传送到该开关电路的输出连接；以及
通过控制连接对开关电路供电。
6.根据权利要求1所述的集成开关电路，其中开关电路被配置为单刀单掷SPST开关。
7.根据权利要求1所述的集成开关电路，还包括：
多个输入连接和输出连接对；
连接在输入连接和输出连接对之间的开关电路；以及
用于每个开关电路的控制连接，
其中：
对于每个开关电路而言，当该开关电路被在该开关电路的控制连接处接收的控制信号激活时，该开关电路将在该开关电路的输入连接处接收的信号传送到该开关电路的输出连接；以及
对于每个开关电路而言，通过该开关电路的控制连接对该开关电路供电。
8.一种开关方法，包括：
唯一地经由控制连接对开关电路供电，其中将开关电路配置为当开关电路被控制连接激活时，将在开关电路的输入处接收的信号传送到开关电路的输出；以及
相对于在控制连接处接收的信号来延迟在输入连接处接收的信号。
9.根据权利要求8所述的开关方法，还包括将开关电路封装在4连接器封装中。
10.根据权利要求9所述的开关方法，其中4连接器封装的连接器由输入连接、输出连接、控制连接和电路接地连接构成。
11.根据权利要求10所述的开关方法，还包括对控制连接进行缓冲和经由控制连接对缓冲操作供电。
12.根据权利要求11所述的开关方法，还包括在控制连接处提供迟滞，以提供大于去激活过程电压电平的激活过程电压电平。
13.根据权利要求8所述的开关方法，其中：
供电包括对多个开关电路供电，
每个开关电路包括控制连接，将每个开关电路配置为当该开关电路被该开关电路的控制连接激活时，该开关电路将在该开关电路的输入处接收的信号传送到该开关电路的输出；以及
对于每个开关电路而言，唯一地经由该开关电路的控制连接对该开关电路供电。
14.根据权利要求8所述的开关方法，其中：
供电包括对多个开关电路供电；
控制连接是开关电路公用的；
将每个开关电路配置为当该开关电路被公用控制连接激活时，该开关电路将在该开关电路的输入处接收的信号传送到该开关电路的输出；以及
唯一地经由控制连接对开关电路供电。
15.根据权利要求8到14中任意一项所述的开关方法，还包括对开关电路供电而不使用独立专用电源连接。
16.一种封装方法，包括将开关电路封装在4连接器封装中，其中4个连接器由输入连接器、输出连接器、输出使能连接器和电路接地连接器构成，
其中开关电路被配置为当开关电路被在输出使能连接器处接收的控制信号激活时，将在输入连接器处接收的信号传送到输出连接器，
其中缓冲器电路被配置为相对于在输出使能连接器处接收的控制信号来延迟在输入连接器处接收的信号，以及
其中使用输出使能连接器而非独立专用电源连接器对开关电路供电。
CN201110047183.9A 2010-02-25 2011-02-24 控制引脚供电的模拟开关 Active CN102170283B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/713,032 US8269552B2 (en) 2010-02-25 2010-02-25 Control pin powered analog switch
US12/713,032 2010-02-25

Publications (2)

Publication Number Publication Date
CN102170283A CN102170283A (zh) 2011-08-31
CN102170283B true CN102170283B (zh) 2015-05-13

Family

ID=44476010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110047183.9A Active CN102170283B (zh) 2010-02-25 2011-02-24 控制引脚供电的模拟开关

Country Status (3)

Country Link
US (1) US8269552B2 (zh)
KR (1) KR101820833B1 (zh)
CN (1) CN102170283B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269552B2 (en) 2010-02-25 2012-09-18 Fairchild Semiconductor Corporation Control pin powered analog switch
US8310301B2 (en) * 2010-02-25 2012-11-13 Fairchild Semiconductor Corporation Fully featured control pin powered analog switch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734280A (en) * 1996-01-08 1998-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having power on reset circuit
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970692A (en) * 1987-09-01 1990-11-13 Waferscale Integration, Inc. Circuit for controlling a flash EEPROM having three distinct modes of operation by allowing multiple functionality of a single pin
JP2569777B2 (ja) * 1988-12-16 1997-01-08 日本電気株式会社 入力信号切り換え回路
US6005423A (en) * 1994-02-10 1999-12-21 Xilinx, Inc. Low current power-on reset circuit
JP2871551B2 (ja) * 1995-09-07 1999-03-17 日本電気株式会社 信号レベル変換回路
JP3566060B2 (ja) * 1998-01-29 2004-09-15 富士通株式会社 半導体装置
US6320446B1 (en) * 1999-02-17 2001-11-20 Elbrus International Limited System for improving low voltage CMOS performance
US6388469B1 (en) * 1999-08-13 2002-05-14 Cypress Semiconductor Corp. Multiple power supply output driver
US6404237B1 (en) * 2000-12-29 2002-06-11 Intel Corporation Boosted multiplexer transmission gate
US6894266B2 (en) * 2003-02-14 2005-05-17 Oplink Communications, Inc. Single chip ASIC and compact packaging solution for an avalanche photodiode (APD) and bias circuit
US7005911B1 (en) * 2003-04-04 2006-02-28 Xilinx, Inc. Power multiplexer and switch with adjustable well bias for gate breakdown and well protection
KR100495430B1 (ko) * 2003-05-21 2005-06-14 삼성전자주식회사 톨러런트 입력 회로
US7135898B2 (en) * 2003-06-27 2006-11-14 Macronix International Co., Ltd. Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction
JP4147174B2 (ja) 2003-11-28 2008-09-10 松下電器産業株式会社 パワーオンリセット回路
US7211973B1 (en) * 2005-01-07 2007-05-01 Marvell Asia Pte, Ltd. System and process for utilizing back electromotive force in disk drives
US7378896B2 (en) * 2005-05-13 2008-05-27 O2Micro International Ltd. Single pin for multiple functional control purposes
US7098633B1 (en) * 2005-07-15 2006-08-29 Analog Devices, Inc. Boost converter with series switch
TW200924358A (en) * 2007-11-16 2009-06-01 Sitronix Technology Corp Charge pump capable of enhancing power efficiency and output voltage
US7773424B2 (en) 2008-05-23 2010-08-10 Freescale Semiconductor, Inc. Circuit for and an electronic device including a nonvolatile memory cell and a process of forming the electronic device
US8310301B2 (en) * 2010-02-25 2012-11-13 Fairchild Semiconductor Corporation Fully featured control pin powered analog switch
US8269552B2 (en) 2010-02-25 2012-09-18 Fairchild Semiconductor Corporation Control pin powered analog switch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734280A (en) * 1996-01-08 1998-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having power on reset circuit
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路

Also Published As

Publication number Publication date
US20110204955A1 (en) 2011-08-25
KR101820833B1 (ko) 2018-01-22
KR20110097711A (ko) 2011-08-31
US8269552B2 (en) 2012-09-18
CN102170283A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
CN102160288B (zh) 电压电平转换器电路
US10033552B2 (en) Driving data of multiple protocols through a single set of pins
CN201364900Y (zh) 一种多电源域集成电路的静电放电保护装置
EP1940028B1 (en) Asynchronous interconnection system for 3D inter-chip communication
WO2010053821A3 (en) Technique for interconnecting integrated circuits
CN105701046B (zh) 集成电路
WO2007011480A1 (en) I/o circuitry for reducing ground bounce and vcc sag in integrated circuit devices
CN102045057A (zh) 电平移位器及其集成电路
CN102170283B (zh) 控制引脚供电的模拟开关
CN1954425B (zh) 对半导体管芯进行编程以获得引脚映射兼容性
US20070273404A1 (en) Mixed voltage input/output buffer having low-voltage design
EP0380960B1 (en) BiCMOS output driver
CN103247612A (zh) 一种增强型flash芯片和一种芯片封装方法
CN1310327C (zh) 具有芯片上端接器的半导体集成电路
CN102195627A (zh) 全特征控制引脚供电的模拟开关
CN203070022U (zh) 一种数字信号输入、输出电路模块及其电路系统
CN100550638C (zh) 消除nmos单管传输形成静态短路电流的电路
CN102945823B (zh) 一种减小堆叠芯片上互连输入输出管脚面积的方法
CN101281905A (zh) 半导体设备及切换半导体设备的驱动能力的方法
KR100674936B1 (ko) 강화된 파우워를 갖는 반도체 메모리장치 및 이의 파우워강화 방법
CN101958296A (zh) 半导体器件
JP5374285B2 (ja) 半導体装置及びその制御方法
CN212725296U (zh) 一种芯片扩展电路
CN201532948U (zh) 集成封装的tn框架结构
CN101853235A (zh) 串行端口切换装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Arizona, USA

Patentee after: Ficho Semiconductor Co.

Address before: Maine

Patentee before: Ficho Semiconductor Co.

CP02 Change in the address of a patent holder