KR101820833B1 - 제어 핀 전원 공급식 아날로그 스위치 - Google Patents

제어 핀 전원 공급식 아날로그 스위치 Download PDF

Info

Publication number
KR101820833B1
KR101820833B1 KR1020110016452A KR20110016452A KR101820833B1 KR 101820833 B1 KR101820833 B1 KR 101820833B1 KR 1020110016452 A KR1020110016452 A KR 1020110016452A KR 20110016452 A KR20110016452 A KR 20110016452A KR 101820833 B1 KR101820833 B1 KR 101820833B1
Authority
KR
South Korea
Prior art keywords
connector
switch circuit
control
input
output
Prior art date
Application number
KR1020110016452A
Other languages
English (en)
Other versions
KR20110097711A (ko
Inventor
에릭 마이어
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20110097711A publication Critical patent/KR20110097711A/ko
Application granted granted Critical
Publication of KR101820833B1 publication Critical patent/KR101820833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 장치는 하나 이상의 입력 커넥터, 하나 이상의 출력 커넥터, 하나 이상의 제어 커넥터, 및 하나 이상의 스위치 회로를 포함하고, 스위치 회로가 입력 커넥터, 출력 커넥터 및 제어 커넥터에 연결된다. 스위치 회로는 제어 커넥터에서 수신되는 제어 신호에 의해 활성화될 때에 입력에서 수신되는 신호를 출력으로 전달한다. 스위치 회로에는 제어 커넥터를 통해 전원이 공급된다.

Description

제어 핀 전원 공급식 아날로그 스위치{CONTROL PIN POWERED ANALOG SWITCH}
본 발명은 전자 스위치와 이러한 스위치의 구현 방법에 관한 것이다.
전자 회로 설계에서는 아날로그 스위치가 자주 사용된다. 아날로그 스위치는 아날로그 신호가 회로 경로로 전송되도록 하거나 아날로그 신호가 회로 경로로 전달되지 않도록 하는 데에 사용된다. 전자 장치에 대하여 더 많은 기능성이 예상됨에 따라, 아날로그 스위치의 크기를 감소시키는 것이 많은 장점을 가진다.
본 발명의 장치는 하나 이상의 입력 커넥터, 하나 이상의 출력 커넥터, 하나 이상의 제어 커넥터, 및 하나 이상의 스위치 회로를 포함할 수 있으며, 스위치 회로는 입력 커넥터, 출력 커넥터 및 제어 커넥터에 연결된다. 스위치 회로는 제어 커넥터에서 수신되는 제어 신호에 의해 활성화될 때에, 입력 커넥터에서 수신되는 신호를 출력 커넥터로 전달할 수 있다. 제어 커넥터에 의해 스위치 회로에 전원이 공급될 수 있다.
본 항목은 본 출원의 발명 범주의 개요를 제공하기 위한 것으로서, 본 발명의 배타적인 또는 배타적 설명을 하기 위한 것으로 해석되어서는 안 된다. 상세한 설명은 본 발명에 대한 추가의 정보를 제공하기 위한 것이다.
도면은 반드시 실측으로 되어 있지는 않으며, 여러 도면에서 유사한 부호는 유사한 요소를 나타내기도 한다. 도면 부호 중에서 첨자만 다른 것은 유사한 요소의 다른 예를 나타내기도 한다. 도면은 본 발명의 다양한 실시예를 나타내기 위한 예에 불과하며, 이를 제한하는 것으로 해석되어서는 안 된다.
도 1은 6개의 리드를 가진 전형적인 아날로그 스위치 패키지를 나타낸다.
도 2는 4개의 커넥터를 가진 아날로그 스위치 패키지의 예를 나타낸다.
도 3은 스위치 회로의 예를 개략적으로 나타낸다.
도 4는 스위치 회로의 다른 예를 개략적으로 나타낸다.
도 5는 다수의 스위치를 구비하는 전자 회로의 예를 개략적으로 나타낸다.
도 6은 다수의 스위치를 구비하는 전자 회로의 다른 예를 개략적으로 나타낸다.
도 7은 스위치 회로를 구현하는 방법의 흐름도이다.
본 발명은 전자 스위치에 관한 것이다. 도 1은 전형적인 아날로그 스위치 패키지(100)를 나타낸다. 패키지화된 아날로그 스위치는 5개의 접속 또는 커넥터를 포함한다. 이들 커넥터는, 예를 들어 패키지의 핀(pin)이나 리드(lead)가 될 수 있다. A와 B라는 이름이 붙은 커넥터는 아날로그 스위치의 입력 및 출력을 나타낸다. OE라는 이름이 붙은 커넥터는 아날로그 스위치의 출력 인에이블 또는 제어 입력을 나타낸다. 아날로그 스위치는, 통상적으로, 도 1에서 VCC라는 이름이 붙은 전용의 전원공급 커넥터와 GND라는 이름이 붙은 회로 접지 커넥터를 포함한다.
이들 5개의 커넥터는 통상적인 아날로그 스위치에 대한 6개(예를 들어, NC는 커넥터가 아니다)의 리드 패키지가 된다. 아날로그 스위치 패키지(100)는 2×3 커넥터 또는 3×2 커넥터로 구성된다. 6-리드 MicorPak로서 패키지화된 회로에 대한 치수는 1.0mm×1.45mm가 될 수 있다.
도 2는 A, B, OE, 및 GND 커넥터라는 4개의 커넥터를 포함하는 아날로그 스위치 패키지(200)의 예를 나타낸다. 4-리드 MicroPak로서 패키지화된 집적 회로에 대한 치수는 1.0mm×1.0mm가 될 수 있다. 따라서, 패키지의 사용 공간을 줄이고 비용을 절감할 수 있다.
도 2에 나타낸 것과 같이 패키지화된 스위치 회로는, 5-리드 회로와 동일한 기능을 제공하기 위해, 별도의 전원 커넥터 대신에 제어 커넥터로부터 전원을 공급받는다. 스위치 회로가 제어 커넥터에서 수신한 제어 신호에 의해 활성화(activate)되는 경우, 스위치 회로에 전원이 공급되고, 스위치 회로는 입력에서 수신한 신호를 출력으로 전달한다. 이러한 패키지에 별도의 전용 전원 커넥터가 없다는 것이 중요하다.
도 3은 스위치 회로(300)의 예를 개략적으로 나타낸다. 이 스위치 회로(300)는 신호 입력 커넥터와 신호 출력 커넥터에 연결된 패스 게이트(pass gate)(305)를 포함한다. 일례로, 패스 게이트(305)는 트랜지스터를 포함할 수 있다. 트랜지스터의 제1 소스/드레인 영역이 입력 커넥터(A)에 연결되고, 트랜지스터의 제2 소스/드레인 영역이 출력 커넥터(B)에 연결된다. 트랜지스터의 게이트는 제어 커넥터(OE)에 연결된다. 패스 게이트(305)는 제어 신호에 의해 활성화되며, 패스 게이트(305)에 대한 전원은 제어 커넥터를 통해 제공된다. 일례로, 스위치 회로는 단극단투(SPST: single pole single throw) 스위치로 구성된다. 제어 커넥터(OE)에 활성화 신호(activation signal)가 있으면, 패스 게이트(305)에 전원이 공급되고, 입력 커넥터(A)는 출력 커넥터(B)에서 이용가능하게 된다. 제어 커넥터가 비활성 상태이면, 패스 게이트(305)에는 전원이 공급되지 않고, 입력 커넥터는 출력 커넥터에서 이용할 수 없게 된다.
도 4는 스위치 회로(400)의 다른 예를 개략적으로 나타낸다. 본 예에서, 패스 게이트(405)는 신호 입력 커넥터와 신호 출력 커넥터 사이에 연결된 2개의 트랜지스터를 포함한다. 일례로, 트랜지스터는 CMOS 트랜지스터 쌍을 포함하여 이루어질 수 있다. 트랜지스터에 대한 벌크 연결(bulk connection)은 제어 커넥터와 접지 커넥터에 의해 제공된다. 트랜지스터 쌍을 사용함으로써, 스위치 회로(400)에 의해 전달된 아날로그 신호의 다이내믹 레인지(dynamic range)를 향상시킬 수 있다.
도 3을 다시 보면, 스위치 회로(300)는 제어 커넥터와 패스 게이트(305) 사이에 접속된 버퍼 회로(buffer circuit)(310)를 포함한다. 버퍼 회로(310)에는 제어 커넥터를 통해 전원이 제공된다. 일례로, 버퍼 회로는 제어 커넥터에 히스테리시스(hysteresis)를 제공한다. 예를 들어, 히스테리시스는 비활성 트립 전압(deactivating trip voltage) 레벨보다 큰 활성화 트립 전압(activating trip voltage) 레벨을 제공한다. 제어 커넥터에 히스테리시스가 존재하기 때문에, 제어 커넥터에서의 노이즈가 출력 커넥터에서 생기지 않도록 할 수 있다.
일례로, 버퍼 회로(도시 안 됨)는 입력 커넥터와 패스 게이트 사이에 연결된다. 버퍼 회로는 입력 커넥터에서 수신한 신호가 제어 커넥터에서 수신된 제어 신호에 비해 지연되도록 구성된다. 입력 커넥터에서의 시간 지연은 입력 신호가 도달하기 전에 스위치가 적절하게 파워 업(power up)을 할 수 있도록 지연되는 것이 바람직하다. 스위치 회로에 내장(built-in)되는 시간 지연에 의해, 전자 시스템 디자이너는 입력 신호 및 제어 신호의 도착 타이밍을 고려하지 않아도 된다.
도 5는 다수의 스위치를 구비하는 회로(500)의 예를 개략적으로 나타낸다. 이 회로(500)는 다수의 입력 커넥터 및 출력 커넥터 쌍을 포함한다. 스위치 회로[예를 들어, 패스 게이트(505)]는 입력 커넥터 및 출력 커넥터 쌍 사이에 연결된다. 회로(500)는 하나부터 N개(N은 양의 정수)의 스위치를 구비할 수 있다. 회로(500)는 제어 커넥터와 스위치 사이에 버퍼 회로를 포함함으로써, N개의 스위치의 용량성 부하(capacitive load)를 넘어서기에 충분한 드라이브를 제공할 수 있다. N개 스위치 회로의 각각의 스위치 회로는, 스위치 회로가 제어 커넥터에 의해 활성화되는 경우, 입력 커넥터에서 수신된 신호를 출력 커넥터에 전달한다. 스위치 회로에 공급되는 전원은 별도의 전용 전원 커넥터에 의해 제공되는 것이 아니라 하나의 제어 커넥터에 의해 제공된다.
도 6은 다수의 스위치를 구비하는 회로(600)의 다른 예를 개략적으로 나타낸다. 도 5와 달리, 도 6의 회로는 스위치 회로에 대한 제어 커넥터를 포함한다. 일례로, 스위치 회로는 패스 게이트(605)를 포함한다. 각각의 스위치 회로는 제어 커넥터에서 수신된 제어 신호에 의해 활성화될 때에, 입력 커넥터에서 수신된 신호를 출력 커넥터로 전달한다. 각각의 스위치 회로에 대한 전원은 별도의 전용 전원 커넥터에 의해 제공되는 것이 아니라 자신의 제어 커넥터에 의해 제공된다.
도 7은 스위치 회로를 구현하는 방법(700)의 흐름도를 나타낸다. 블록 705에서, 스위치 회로에 대한 전원은 제어 커넥터를 통해서만 공급된다. 스위치 회로의 입력에 수신되는 신호는, 스위치 회로가 제어 커넥터에 의해 활성화되는 경우, 스위치 회로의 출력으로 전달된다. 별도의 전용 전원 커넥터가 없어도, 스위치 회로에 전원이 공급된다.
일례로, 본 방법(700)은, 블록 710에서, 스위치 회로는 4-커넥터 패키지로 패키지화하는 단계를 포함한다. 블록 715에서, 본 방법(700)은 스위치에 대하여 제어 커넥터를 버퍼링하는 단계와 상기 버퍼링을 제어 커넥터를 통해 전원 공급하는 단계를 포함한다. 일례로, 본 방법(700)은, 단계 720에서, 비활성 트립 전압 레벨보다 큰 활성화 트립 전압 레벨을 제공하기 위해 제어 커넥터에 히스테리시스를 제공하는 단계를 포함한다. 일례로, 본 방법(700)은, 블록 725에서, 입력 커넥터에서 수신된 신호를 제어 커넥터에서 수신된 신호에 비해 지연시키는 단계를 포함한다.
추가 노트
실시예 1에서, 집적 회로는 하나 이상의 입력 커넥터(input connection); 하나 이상의 출력(output) 커넥터; 하나 이상의 제어(control) 커넥터; 및 하나 이상의 스위치 회로(switch circuit)를 포함하며, 이 스위치 회로는 입력 커넥터, 출력 커넥터, 및 제어 커넥터에 연결된다. 스위치 회로는 제어 커넥터에서 수신된 제어 신호에 의해 활성화(activate)될 때에, 입력 커넥터에서 수신된 신호를 출력 커넥터로 전달한다. 스위치 회로에의 전원(power)은 제어 커넥터를 통해 공급된다.
실시예 2에서, 실시예 1의 집적 회로는 별도의 전용 전원 커넥터를 포함하지 않는다.
실시예 3에서, 실시예 1 및 2 중의 하나의 스위치 회로는 패스 게이트(pass gate)를 선택적으로 포함한다. 패스 게이트는 제어 신호에 의해 활성화되며 제어 커넥터를 통해 전원이 공급된다.
실시예 4에서, 실시예 1-3 중의 임의의 집적 회로는 제어 커넥터와 패스 게이트 사이에 연결되며, 제어 커넥터에 의해 전원이 공급되는 버퍼 회로를 포함할 수 있다.
실시예 5에서, 실시예 4의 버퍼 회로는 비활성 트립 전압(deactivating trip voltage) 레벨보다 큰 활성화 트립 전압(activating trip voltage) 레벨을 선택적으로 제공할 수 있다.
실시예 6에서, 실시예 1-5 중의 임의의 집적 회로는, 입력 커넥터와 패스 게이트 사이에 연결되는 버퍼 회로를 선택적으로 포함한다. 버퍼 회로는 입력 커넥터에서 수신된 신호가 제어 커넥터에서 수신된 제어 신호에 비해 지연되도록 구성된다.
실시예 7에서, 실시예 1-6 중의 임의의 집적 회로는 4-커넥터 전자 패키지를 포함할 수 있다. 4-커넥터는 입력 커넥터, 출력 커넥터, 제어 커넥터 및 회로 접지 커넥터를 구비하여 이루어진다.
실시예 8에서, 실시예 1-7 중의 임의의 집적 회로는, 다수의 입력 커넥터 및 출력 커넥터 쌍; 및 입력 커넥터 및 출력 커넥터 쌍 사이에 연결된 스위치 회로를 포함할 수 있다. 스위치 회로는, 제어 커넥터에 의해 활성화될 때에, 입력 커넥터에서 수신된 신호를 출력 커넥터로 전달하고, 제어 커넥터에 의해 스위치 회로에 전원이 공급된다.
실시예 9에서, 실시예 1-8 중의 임의의 스위치 회로는 단극단투(SPST: single pole single throw) 스위치로서 구성될 수 있다.
실시예 10에서, 실시예 1-9 중의 임의의 집적 회로는, 다수의 입력 커넥터 및 출력 커넥터 쌍, 입력 커넥터 및 출력 커넥터 쌍 사이에 연결된 스위치 회로, 및 스위치 회로용의 제어 커넥터를 포함할 수 있다. 스위치 회로는 제어 커넥터에서 수신된 제어 신호에 의해 활성화될 때에 입력 커넥터에서 수신한 신호를 출력 커넥터로 전달한다. 제어 커넥터에 의해 스위치 회로에 전원이 공급된다.
실시예 11에서, 본 발명의 방법은 제어 커넥터에 의해서만 스위치 회로에 전원이 공급되는 단계를 포함한다. 스위치 회로는 제어 커넥터에 의해 활성화되는 경우, 스위치 회로의 입력에서 수신된 신호를 스위치 회로의 출력으로 전달하도록 구성된다.
실시예 12에서, 실시예 1의 방법은, 별도의 전용 전원 커넥터 없이, 스위치 회로에 전원을 공급하는 단계를 포함한다.
실시예 13에서, 실시예 11 및 12 중의 임의의 방법은 4-커넥터 패키지에 스위치 회로를 패키지화하는 단계를 포함할 수 있다.
실시예 14에서, 실시예 13의 4-커넥터 패키지의 커넥터는 입력 커넥터, 출력 커넥터, 제어 커넥터, 및 회로 접지 커넥터를 구비할 수 있다.
실시예 15에서, 실시예 11-14 중의 임의의 방법은, 제어 커넥터를 버퍼링하는 단계와, 제어 커넥터를 통해 버퍼링에 전원을 공급하는 단계를 포함할 수 있다.
실시예 16에서, 실시예 11-15 중의 임의의 방법은, 비활성 트립 전압 레벨보다 큰 활성화 트립 전압 레벨을 제공하기 위해 제어 커넥터에 히스테리시스(hysteresis)를 제공하는 단계를 포함할 수 있다.
실시예 17에서, 실시예 11-16 중의 임의의 방법은, 제어 커넥터에서 수신된 신호에 대해 입력 커넥터에서 수신된 신호를 지연시키는 단계를 포함할 수 있다.
실시예 18에서, 실시예 11-17 중의 임의의 방법은, 다수의 스위치 회로에 전원을 공급하는 단계를 포함할 수 있다. 스위치 회로는 제어 커넥터를 포함하고, 스위치 회로는 제어 커넥터에 의해 활성화되는 경우에, 스위치 회로의 입력에서 수신된 신호를 스위치 회로의 출력으로 전달하도록 구성된다. 제어 커넥터에 의해서만 스위치 회로에 전원이 공급된다.
실시예 19에서, 실시예 11-18 중의 임의의 방법은, 다수의 스위치 회로에 전원을 공급하는 단계를 포함할 수 있다. 제어 커넥터는 스위치 회로에 공통이다. 스위치 회로는 공통의 제어 커넥터에 의해 활성화될 때에 스위치 회로의 입력에서 수신된 신호를 스위치 회로의 출력으로 전달하도록 구성된다. 제어 커넥터에 의해서만 스위치 회로에 전원이 공급된다.
실시예 20에서, 방법은 4-커넥터 패키지에 스위치 회로를 패키지화하는 단계를 포함한다. 4-커넥터는 입력 커넥터, 출력 커넥터, 출력 인에이블 커넥터, 및 회로 접지 커넥터를 구비하여 이루어져 있다. 별도의 전용 전원 커넥터를 사용하지 않고 출력 인에이블 커넥터를 사용하여 상기 스위치 회로에 전원이 공급된다.
실시예 21에서, 시스템은 실시예 1-20 중의 임의의 하나 이상의 임의의 부분 또는 조합을 포함하거나 선택적으로 결합될 수 있으며, 실시예 1-20 중의 임의의 하나 이상의 기능을 수행하기 위한 수단을 포함할 수 있는 발명범주(subject matter)를 포함하거나, 머신에 의해 수행될 때에, 머신으로 하여금 실시예 1-20 중의 하나 이상의 임의의 기능을 수행하도록 하는 명령을 포함하는 기계로 판독가능한 매체를 포함할 수 있다.
이상 설명한 제한 없는 실시예들은 임의의 치환 또는 조합으로 구성될 수 있다. 이상의 상세한 설명은 상세한 설명의 일부를 구성하는 첨부 도면에 대한 참고를 포함한다. 도면들은, 실례로서, 본 발명의 실시할 수 있는 구체적인 실시예를 나타낸 것이다. 이들 실시예를 여기서는 "실시형태" 또는 "예"라고도 한다. 이러한 예들은 도시되거나 설명된 것 외의 요소를 포함할 수 있다. 그러나, 본 발명자들은 또한 도시되거나 설명된 요소만이 제공되는 예도 고려한다. 또한, 본 발명자들은 본 명세서에 도시되거나 설명된 특정한 예(또는 하나 이상의 그 측면들)에 대해 또는 다른 예들(또는 하나 이상의 그 측면들)에 대해, 도시되거나 설명된 다른 예(또는 하나 이상의 그 측면들)의 요소들의 임의의 조합 또는 순열을 사용하는 예들도 고려한다.
본 명세서에 언급된 모든 간행물, 특허, 및 특허문헌은 인용에 의해 각기 본 명세서에 포함되는 것처럼, 그 내용 전체는 인용에 의해 여기에 포함된다. 본 명세서와 인용에 의해 포함되는 상기한 문헌들 사이에 사용이 불일치하는 경우, 포함되는 문헌(들)의 용법은 본 명세서의 용법에 대한 보충으로 생각되어야 하며, 양립할 수 없는 불일치의 경우, 본 명세서에서의 사용이 지배한다.
본 명세서에서, "하나"이라는 용어는, 특허문헌에 공통인 것처럼, 다른 경우들이나 "적어도 하나" 또는 "하나 이상"의 사례 또는 사용과 관계없이 하나 또는 하나 이상을 포함하기 위해 사용된다. 본 명세서에서, "또는"이라는 용어는 비배타적인 것, 즉 달리 명시되지 않는 한, "A 또는 B"는 "B가 아니라 A", "A가 아니라 B", 그리고 "A 및 B"를 가리키기 위해 사용된다. 또한 아래의 특허청구범위에서, "포함하는"이라는 용어는 제한을 두지 않는 것이다, 즉, 특허청구범위에서 이 용어 앞에 열거된 것 이외의 요소들을 포함하는 시스템, 디바이스, 물품, 또는 프로세스가 여전히 특허청구범위 내에 포함되는 것으로 간주된다. 게다가, 아래의 특허청구범위에서 "제1", "제2", 및 "제3" 등의 용어는 단지 라벨로서 사용된 것이고, 그 대상에 수치적 요건을 부가하기 위한 것은 아니다.
이상의 기재는 예시를 위한 것으로서 한정하려는 것은 아니다. 예를 들면, 전술한 예들(또는 하나 이상의 그 측면들)은 서로 조합하여 사용될 수 있다. 예를 들면 해당 기술분야의 당업자는 이상의 기재를 검토함에 따라, 다른 예들을 사용할 수 있다. 요약서는 37 C.F.R, §1.72(b)에 따라 독자로 하여금 개시된 기술 내용을 신속하게 알 수 있도록 하기 위해 제공된다. 요약서는 청구항들의 범위 또는 의미를 해석하거나 한정하는 데 사용되지 않을 것이라는 이해를 바탕으로 제출된다. 또한, 이상의 상세한 설명에서, 여러 특징을 함께 그룹으로 묶어 개시내용을 간단하게 할 수 있다. 이것은, 청구되지 않은 개시된 특징이 모든 청구항에 필수적임을 의미하는 것으로 해석되어서는 안 된다. 오히려, 발명의 내용은 특정 개시된 예의 모든 특징 내에 있을 수 있다. 따라서, 다음의 특허청구범위는, 개별 실시예인 그 자체에 의거하는 각 청구항과 함께, 발명을 실시하기 위한 구체적인 내용에 포함된다. 본 발명의 범위는 청구항들에 권리가 있는 그 법적 등가물(legal equivalent)의 전 범위와 함께, 첨부된 특허청구범위를 참조하여 정해져야 한다.
이상의 상세한 설명은 상세한 설명의 일부를 구성하는 첨부 도면에 대한 참고를 포함한다. 도면들은, 실례로서, 본 발명의 실시할 수 있는 구체적인 실시예를 나타낸 것이다. 이들 실시예를 여기서는 "예"라고도 한다. 이러한 예들은 도시되거나 설명된 것 외의 요소를 포함할 수 있다. 그러나, 본 발명자들은 또한 도시되거나 설명된 요소만이 제공되는 예도 고려한다. 본 명세서에 언급된 모든 간행물, 특허, 및 특허문헌은 원용에 의해 각기 포함되는 것처럼, 그 전체가 원용에 의해 여기에 포함된다. 본 명세서와 원용에 의해 포함되는 상기한 문헌들 사이에 사용이 불일치하는 경우, 포함되는 문헌(들)의 용법은 본 명세서의 용법에 대한 보충으로 생각되어야 하며, 양립할 수 없는 불일치의 경우, 본 명세서에서의 사용이 지배한다.
본 명세서에서, "하나"라는 용어는, 특허문헌에 공통인 것처럼, 다른 경우들이나 "적어도 하나" 또는 "하나 이상"의 사례 또는 사용과 관계없이 하나 또는 하나 이상을 포함하기 위해 사용된다. 본 명세서에서, "또는"이라는 용어는 비배타적인 것, 즉 달리 명시되지 않는 한, "A 또는 B"는 "B가 아니라 A", "A가 아니라 B", 그리고 "A 및 B"를 가리키기 위해 사용된다. 또한 아래의 특허청구범위에서, "포함하는"이라는 용어는 제한을 두지 않는 것이다, 즉, 특허청구범위에서 이 용어 앞에 열거된 것 이외의 요소들을 포함하는 시스템, 디바이스, 물품, 또는 프로세스가 여전히 특허청구범위 내에 포함되는 것으로 간주된다. 게다가, 아래의 특허청구범위에서 "제1", "제2", 및 "제3" 등의 용어는 단지 라벨로서 사용된 것이고, 그 대상에 수치적 요건을 부가하기 위한 것은 아니다. 본 명세서에 개시한 방법의 예들은 적어도 부분적으로 머신 또는 컴퓨터로 구현할 수 있다.
이상의 기재는 설명하기 위한 것이고, 한정하려는 것은 아니다. 예를 들면, 전술한 예들(또는 하나 이상의 그 측면들)은 서로 조합하여 사용될 수 있다. 예를 들면 해당 기술분야의 당업자가 이상의 기재를 검토함에 따라, 다른 실시예를 사용할 수 있다. 요약서는 37 C.F.R, §1.72(b)에 따라 독자로 하여금 개시된 기술 내용을 신속하게 알 수 있도록 하기 위해 제공된다. 요약서는 청구항들의 범위 또는 의미를 해석하거나 한정하는 데 사용되지 않을 것이라는 이해를 바탕으로 제출된다. 또한, 이상의 상세한 설명에서, 여러 특징을 함께 그룹으로 묶어 개시내용을 간단하게 할 수 있다. 이것은 청구되지 않은 개시된 특징은 모든 청구항에 필수적임을 의미하는 것으로 해석되어서는 안 된다. 오히려, 발명의 내용은 특정 개시된 실시예의 모든 특징 이내 있을 수 있다. 따라서, 다음의 특허청구범위는, 개별 실시예인 그 자체에 의거하는 각 청구항과 함께, 발명을 실시하기 위한 구체적인 내용에 포함되며, 그러한 실시예들은 여러 조합 또는 순열로 서로 조합될 수 있다. 본 발명의 범위는 청구항들의 등가물의 전 범위와 함께, 첨부된 특허청구범위를 참조하여 정해져야 한다.

Claims (15)

  1. 하나 이상의 입력 커넥터(input connection);
    하나 이상의 출력(output) 커넥터;
    하나 이상의 제어(control) 커넥터;
    상기 입력 커넥터, 상기 출력 커넥터, 및 상기 제어 커넥터에 연결되는 하나 이상의 스위치 회로(switch circuit); 및
    버퍼 회로(buffer circuit)
    를 포함하며,
    상기 스위치 회로는 상기 제어 커넥터에서 수신되는 제어 신호에 의해 활성화(activate)될 때에, 상기 입력 커넥터에서 수신된 신호를 상기 출력 커넥터로 전달하도록 구성되고, 상기 스위치 회로에의 전원(power)은 상기 제어 커넥터를 통해 공급되고,
    상기 스위치 회로는 상기 제어 신호에 의해 활성화되며 상기 제어 커넥터를 통해 전원이 공급되는 패스 게이트(pass gate)를 포함하고,
    상기 버퍼 회로는, 상기 입력 커넥터와 상기 패스 게이트 사이에 연결되며, 상기 제어 커넥터에서 수신된 제어 신호에 비해 상기 입력 커넥터에서 수신된 신호를 지연시키도록 구성되는,
    집적 스위치 회로.
  2. 제1항에 있어서,
    상기 제어 커넥터를 통해 상기 버퍼 회로로의 전원이 공급되고, 상기 버퍼 회로는 비활성 트립 전압(deactivating trip voltage) 레벨보다 큰 활성화 트립 전압(activating trip voltage) 레벨을 제공하는, 집적 스위치 회로.
  3. 제1항에 있어서,
    상기 입력 커넥터, 상기 출력 커넥터, 상기 제어 커넥터, 및 회로 접지 커넥터(circuit ground connection)를 포함하는 4개의 커넥터로 이루어진 4-커넥터 전자 패키지를 포함하는 집적 스위치 회로.
  4. 제1항에 있어서,
    다수의 입력 커넥터 및 출력 커넥터 쌍; 및
    각각의 입력 커넥터 및 출력 커넥터 쌍 사이에 연결된 스위치 회로를 포함하며,
    상기 스위치 회로는, 상기 제어 커넥터에 의해 활성화될 때에, 상기 입력 커넥터에서 수신된 신호를 상기 출력 커넥터로 전달하고, 상기 제어 커넥터에 의해 상기 스위치 회로에 전원이 공급되는, 집적 스위치 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제어 커넥터와 별개인 전용 전원 커넥터를 포함하지 않는 집적 스위치 회로.
  6. 스위칭 방법에 있어서,
    제어 커넥터를 통해서만 스위치 회로에 전원을 공급하는 단계로서, 상기 스위치 회로는, 상기 제어 커넥터에 의해 활성화되는 경우, 상기 스위치 회로의 입력에서 수신된 신호를 상기 스위치 회로의 출력으로 전달하도록 구성되는, 전원을 공급하는 단계;
    상기 제어 커넥터에서 수신된 신호에 비해 입력 커넥터에서 수신된 신호를 지연시키는 단계;
    상기 제어 커넥터를 버퍼링하는 단계; 및
    상기 제어 커넥터를 통해 상기 버퍼링에 전원을 공급하는 단계
    를 포함하는,
    스위칭 방법.
  7. 제6항에 있어서,
    상기 스위치 회로는 입력 커넥터, 출력 커넥터, 제어 커넥터, 및 회로 접지 커넥터를 구비하는 4-커넥터 패키지를 포함하는, 스위칭 방법.
  8. 삭제
  9. 제6항에 있어서,
    비활성 트립 전압 레벨보다 큰 활성화 트립 전압 레벨을 제공하기 위해 상기 제어 커넥터에 히스테리시스(hysteresis)를 제공하는 단계를 더 포함하는 스위칭 방법.
  10. 제6항에 있어서,
    상기 전원을 공급하는 단계는 다수의 스위치 회로에 전원을 공급하는 단계를 포함하며,
    상기 스위치 회로는 제어 커넥터를 각각 포함하고, 상기 스위치 회로는 상기 제어 커넥터에 의해 활성화되는 경우, 상기 스위치 회로의 입력에서 수신된 신호를 상기 스위치 회로의 출력으로 전달하도록 구성되며, 상기 제어 커넥터에 의해서만 상기 스위치 회로에 전원이 공급되는, 스위칭 방법.
  11. 제6항, 제9항 또는 제10항 중 어느 한 항에 있어서,
    상기 제어 커넥터와 별개인 전용 전원 커넥터 없이, 상기 스위치 회로에 전원을 공급하는 단계를 더 포함하는 스위칭 방법.
  12. 패키징 방법에 있어서,
    입력 커넥터, 출력 커넥터, 출력 인에이블 커넥터, 및 회로 접지 커넥터를 구비하는 4개의 커넥터로 이루어진 4-커넥터 패키지에, 스위치 회로 및 버퍼 회로를 패키지화하는 단계
    를 포함하며,
    상기 스위치 회로는 상기 출력 인에이블 커넥터에서 수신되는 제어 신호에 의해 활성화될 때에, 상기 입력 커넥터에서 수신된 신호를 상기 출력 커넥터로 전달하도록 구성되고,
    상기 버퍼 회로는 상기 출력 인에이블 커넥터에서 수신된 제어 신호에 비해 상기 입력 커넥터에서 수신된 신호를 지연시키도록 구성되고,
    제어 커넥터와 별개인 전용 전원 커넥터를 사용하지 않고 상기 출력 인에이블 커넥터를 사용하여 상기 스위치 회로에 전원이 공급되는,
    패키징 방법.
  13. 제1항에 있어서,
    상기 하나 이상의 스위치 회로는 단극단투(SPST: single pole single throw) 스위치로 구성되는 것인, 집적 스위치 회로.
  14. 삭제
  15. 삭제
KR1020110016452A 2010-02-25 2011-02-24 제어 핀 전원 공급식 아날로그 스위치 KR101820833B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/713,032 2010-02-25
US12/713,032 US8269552B2 (en) 2010-02-25 2010-02-25 Control pin powered analog switch

Publications (2)

Publication Number Publication Date
KR20110097711A KR20110097711A (ko) 2011-08-31
KR101820833B1 true KR101820833B1 (ko) 2018-01-22

Family

ID=44476010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110016452A KR101820833B1 (ko) 2010-02-25 2011-02-24 제어 핀 전원 공급식 아날로그 스위치

Country Status (3)

Country Link
US (1) US8269552B2 (ko)
KR (1) KR101820833B1 (ko)
CN (1) CN102170283B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310301B2 (en) * 2010-02-25 2012-11-13 Fairchild Semiconductor Corporation Fully featured control pin powered analog switch
US8269552B2 (en) 2010-02-25 2012-09-18 Fairchild Semiconductor Corporation Control pin powered analog switch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970692A (en) 1987-09-01 1990-11-13 Waferscale Integration, Inc. Circuit for controlling a flash EEPROM having three distinct modes of operation by allowing multiple functionality of a single pin
KR100221757B1 (ko) * 1995-09-07 1999-09-15 가네꼬 히사시 신호 레벨 변환 회로
JP2005159996A (ja) 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd パワーオンリセット回路
US20110204960A1 (en) 2010-02-25 2011-08-25 Fairchild Semiconductor Corporation Fully Featured Control Pin Powered Analog Switch

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569777B2 (ja) * 1988-12-16 1997-01-08 日本電気株式会社 入力信号切り換え回路
US6005423A (en) * 1994-02-10 1999-12-21 Xilinx, Inc. Low current power-on reset circuit
JPH09186569A (ja) * 1996-01-08 1997-07-15 Mitsubishi Electric Corp 半導体集積回路装置
JP3566060B2 (ja) * 1998-01-29 2004-09-15 富士通株式会社 半導体装置
US6320446B1 (en) * 1999-02-17 2001-11-20 Elbrus International Limited System for improving low voltage CMOS performance
US6388469B1 (en) * 1999-08-13 2002-05-14 Cypress Semiconductor Corp. Multiple power supply output driver
US6404237B1 (en) * 2000-12-29 2002-06-11 Intel Corporation Boosted multiplexer transmission gate
US6894266B2 (en) * 2003-02-14 2005-05-17 Oplink Communications, Inc. Single chip ASIC and compact packaging solution for an avalanche photodiode (APD) and bias circuit
US7005911B1 (en) * 2003-04-04 2006-02-28 Xilinx, Inc. Power multiplexer and switch with adjustable well bias for gate breakdown and well protection
KR100495430B1 (ko) * 2003-05-21 2005-06-14 삼성전자주식회사 톨러런트 입력 회로
US7135898B2 (en) * 2003-06-27 2006-11-14 Macronix International Co., Ltd. Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction
US7211973B1 (en) * 2005-01-07 2007-05-01 Marvell Asia Pte, Ltd. System and process for utilizing back electromotive force in disk drives
US7378896B2 (en) * 2005-05-13 2008-05-27 O2Micro International Ltd. Single pin for multiple functional control purposes
US7098633B1 (en) * 2005-07-15 2006-08-29 Analog Devices, Inc. Boost converter with series switch
TW200924358A (en) * 2007-11-16 2009-06-01 Sitronix Technology Corp Charge pump capable of enhancing power efficiency and output voltage
US7773424B2 (en) 2008-05-23 2010-08-10 Freescale Semiconductor, Inc. Circuit for and an electronic device including a nonvolatile memory cell and a process of forming the electronic device
CN101394171B (zh) * 2008-10-24 2010-08-11 华中科技大学 一种静态零功耗上电复位电路
US8269552B2 (en) 2010-02-25 2012-09-18 Fairchild Semiconductor Corporation Control pin powered analog switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970692A (en) 1987-09-01 1990-11-13 Waferscale Integration, Inc. Circuit for controlling a flash EEPROM having three distinct modes of operation by allowing multiple functionality of a single pin
KR100221757B1 (ko) * 1995-09-07 1999-09-15 가네꼬 히사시 신호 레벨 변환 회로
JP2005159996A (ja) 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd パワーオンリセット回路
US20110204960A1 (en) 2010-02-25 2011-08-25 Fairchild Semiconductor Corporation Fully Featured Control Pin Powered Analog Switch

Also Published As

Publication number Publication date
KR20110097711A (ko) 2011-08-31
US8269552B2 (en) 2012-09-18
CN102170283A (zh) 2011-08-31
US20110204955A1 (en) 2011-08-25
CN102170283B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
US9935635B2 (en) Systems and methods involving pseudo complementary output buffer circuitry/schemes, power noise reduction and/or other features
TW201104991A (en) Input-output device protection
GB2452418A (en) Semiconductor device comprising soi transistors and bulk transistors and a method of forming the same
HK1099122A1 (en) Safety swtich for a fail-safe circuit
WO2006055497A3 (en) Command controlling different operations in different chips
TW200708959A (en) Semiconductor device and data processing system
WO2014057084A3 (en) High-speed gate driver for power switches with reduced voltage ringing
US20140266392A1 (en) Bootstrapped switching circuit with fast turn-on
TW200636970A (en) High input voltage tolerant input/output circuit being free from electrostatic discharge voltage
WO2013176809A3 (en) System and method for control of linear and rotary vibrators in an electronic device
TW200507454A (en) Semiconductor device
KR102063124B1 (ko) 보호 멀티플렉서
KR101820833B1 (ko) 제어 핀 전원 공급식 아날로그 스위치
TW200634984A (en) Semiconductor integrated circuit
KR101110818B1 (ko) 반도체 집적회로
US9006840B2 (en) Semiconductor device and semiconductor system including the same
US20120032706A1 (en) Multi-chip package
JP6473331B2 (ja) 標準マイクロコントローラに統合された周辺装置としてのアナログ信号適合可能ｃｍｏｓ
KR20110097712A (ko) 자체 기능을 갖춘 제어 핀 전원 공급식 아날로그 스위치
WO2008114342A1 (ja) 電源スイッチ回路及び半導体集積回路装置
KR101930891B1 (ko) 전하 커플링에 대한 정전기적 방전 보호를 위한 회로 및 방법
KR100674936B1 (ko) 강화된 파우워를 갖는 반도체 메모리장치 및 이의 파우워강화 방법
US8004312B2 (en) Fail safe I/O driver with pad feedback slew rate control
ATE475103T1 (de) Vorrichtung zum evaluieren einer verzögerung einer eingangs-/ausgangsschaltung
US20090002059A1 (en) Rail to rail full complementary CMOS isolation gate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant