CN102169828A

CN102169828A - 栅极结构的形成方法

Info

Publication number: CN102169828A
Application number: CN201110057597XA
Authority: CN
Inventors: 纪登峰; 程广春; 冯凯
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-03-10
Filing date: 2011-03-10
Publication date: 2011-08-31

Abstract

一种栅极结构的形成方法，包括：提供基底，所述基底表面依次形成有栅介电层、栅电极层以及位于栅电极层表面的刻蚀阻挡层；其特征在于，还包括：平坦化所述刻蚀阻挡层；在刻蚀阻挡层表面形成图形化的光刻胶，以图形化的光刻胶为掩膜依次刻蚀所述刻蚀阻挡层、栅电极层和栅介电层形成栅极结构。所述栅极结构的形成方法，在后续光刻过程中，对准精度高，且提高了半导体器件的良率。

Description

栅极结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种栅极结构的形成方法。

背景技术

随着半导体制造工艺的不断发展，集成电路中的半导体器件的特征尺寸(CD，Critical Dimension)越来越小，以及半导体器件存储速度越来越快，目前采用多晶硅或金属材料作为栅极的方法已越来越普遍。对于低工艺节点的半导体器件，通常需要在用于形成栅极结构的栅电极层表面沉积一层氮化硅作为后续自对准接触孔(SAC)的刻蚀阻挡层，然后利用图形化的光刻胶为掩膜，刻蚀形成栅极结构。

现有技术中一种形成栅极结构的工艺为先在基底表面沉积栅介电层，在栅介质层上形成栅电极，然后进行源漏注入，之后进行退火工艺以激活源漏中的离子，具体步骤为：

如图1所示，提供基底101，基底101表面形成有栅介电层103、位于栅介电层103表面的栅电极层105、以及位于栅电极层105表面的刻蚀阻挡层107；

如图2所示，在所述刻蚀阻挡层107表面形成图形化的光刻胶层109；

如图3所示，以所述图形化的光刻胶层109为掩膜刻蚀所述刻蚀阻挡层107、栅电极层105和栅介电层103形成栅极结构111。

由于所述刻蚀阻挡层107通常采用等离子体增强化学气相沉积(PE-CVD)的方法，即使通过调整工艺参数，还是会产生以下问题：一方面，形成的刻蚀阻挡层107表面会存在一种雾状缺陷(haze)，该雾状缺陷使得刻蚀阻挡层107的表面粗糙度较高，后续过程中形成图形化的光刻胶层109时，不易对准；另一方面，刻蚀阻挡层107表面附着过多的颗粒，在形成栅极过程中影响光刻和蚀刻工艺的稳定性，并最终影响半导体器件的良率。

公开号为“CN 101572274A”的专利申请文件中公开了一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法，保护了薄膜晶体管的各层结构不受等离子刻蚀工艺的影响，但是并未解决所述刻蚀阻挡层表面的缺陷，影响了光刻胶层的对准和半导体器件的良率。

发明内容

本发明解决的问题是提供一种栅极结构的形成方法，提高了光刻对准的精度和半导体器件的良率。

为解决上述问题，本发明提供了一种栅极结构的形成方法，包括：

提供基底，所述基底表面依次形成有栅介电层、栅电极层以及刻蚀阻挡层；

平坦化所述刻蚀阻挡层；

刻蚀所述刻蚀阻挡层、栅电极层和栅介电层形成栅极结构。

可选地，所述平坦化所述刻蚀阻挡层的方法为化学机械抛光。可选地，所述平坦化后的刻蚀阻挡层的厚度为1765～2035

可选地，所述刻蚀阻挡层的形成工艺为等离子体增强化学气相沉积。

可选地，所述刻蚀阻挡层的材料为氮化硅。

可选地，所述栅介电层的材料为氧化硅、氮氧化硅或高K介电材料中的一种或多种。

可选地，所述栅电极层的材料为多晶硅和/或金属。

可选地，所述栅极结构包括刻蚀后的栅介电层、位于所述栅介电层表面的栅电极层、位于所述栅电极层表面的刻蚀阻挡层。

与现有技术相比，本发明的实施例具有以下优点：

本发明的实施例在刻蚀阻挡层形成之后，形成图形化的光刻胶层之前，增加了对刻蚀阻挡层进行平坦化的步骤，一方面，降低了刻蚀阻挡层的粗糙度，有助于后续形成光刻胶时对准更加精确；另一方面，在平坦化的过程中去除了刻蚀阻挡层表面的一些颗粒，有助于在形成栅极过程中提高光刻和蚀刻工艺的稳定性，并最终提高半导体器件的良率。

附图说明

图1～图3是现有技术栅极结构的形成方法的剖面结构示意图；

图4是本发明具体实施例的栅极结构的形成方法的流程示意图；

图5～图9是本发明具体实施例的栅极结构的形成方法的剖面结构示意图。

具体实施方式

由背景技术可知，现有的栅极结构中刻蚀阻挡层表面粗糙度较高，导致后续光刻对准的精度较低，且附着在刻蚀阻挡层表面过多的颗粒，影响了半导体器件的良率。

本发明的发明人针对上述问题进行研究，发现在光刻对准时，表面粗糙度较低的表面光刻对准的精度更高，而且本发明的发明人还发现，在化学机械抛光过程中可以去除被抛光表面附着的一些灰尘、颗粒等。

本发明的发明人经过进一步研究，在本发明中提供一种栅极结构的形成方法。本发明的栅极结构的形成方法包括：

平坦化所述刻蚀阻挡层；

刻蚀所述刻蚀阻挡层、栅电极层和栅介电层形成栅极结构。

采用本发明所提供的栅极结构的形成方法可以提高光刻对准的精度，并且提高半导体器件的良率。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图4示出了本发明具体实施例的栅极结构的形成方法的流程示意图，包括：

步骤S201，提供基底，所述基底表面依次形成有栅介电层、栅电极层以及刻蚀阻挡层；

步骤S203，平坦化所述刻蚀阻挡层；

步骤S205，刻蚀所述刻蚀阻挡层、栅电极层和栅介电层形成栅极结构。

具体请参考图5～图9，图5～图9示出了本发明具体实施例的栅极结构的形成方法的剖面结构示意图。

请结合参考图4和图5，执行步骤S201，提供基底301，所述基底301表面依次形成有栅介电层303、栅电极层305以及刻蚀阻挡层307。

所述基底301的材料为硅，可以是单晶、多晶或非晶结构的硅、或硅锗(SiGe)，也可以是绝缘体上硅(SOI)在所述基底301内还包括有浅沟槽隔离结构(未图示)，用于隔离有源器件。虽然在此描述了可以形成基底301的材料的几个示例，但是可以作为基底301的任何材料均落入本发明的精神和范围。

所述栅介电层303采用的材料为氧化硅、氮氧化硅或高K介电材料中的一种或多种。所述栅介电层303用于形成栅极结构，主要用于隔离基底301内的有源器件和栅极结构中的栅电极层305。在本实施例中，所述栅介电层303的材料为氧化硅。

所述栅电极层305位于所述栅介电层303的表面，所述栅电极层305的材料为多晶硅和/或金属。其中，金属材料包括铝、铜、钨等。所述栅电极层305可以为一层或多层堆栈结构，用于形成栅极结构。在本实施例中，所述栅电极层305的材料为金属钨。

所述刻蚀阻挡层307位于所述栅电极层305的表面，所述刻蚀阻挡层307用于后续自对准接触(SAC)过程中阻止刻蚀继续的停止层，所述刻蚀阻挡层307的材料为氮化硅。通常所述刻蚀阻挡层的厚度为1800～2200所述刻蚀阻挡层307的形成工艺为沉积工艺，例如物理沉积、化学沉积或等离子体增强化学气相沉积(PE-CVD)。在本实施例中，采用等离子体增强化学气相沉积(PE-CVD)的方法形成刻蚀阻挡层307。

由于所述刻蚀阻挡层307通常采用等离子体增强化学气相沉积(PE-CVD)的方法，即使通过调整工艺参数，还是会产生以下问题：一方面，形成的刻蚀阻挡层307表面会存在一种雾状缺陷，该雾状缺陷使得刻蚀阻挡层307的表面粗糙度较高，后续过程中形成图形化的光刻胶时，不易对准；另一方面，刻蚀阻挡层307表面附着过多的颗粒，会影响半导体器件的良率。

需要说明的是，所述表面粗糙度的高低与雾状缺陷(haze)的大小有关，测量的刻蚀阻挡层307的雾状缺陷(haze)的参数越大，表明所述刻蚀阻挡层307的表面粗糙度越高；测量的刻蚀阻挡层307的雾状缺陷(haze)的值越小，表明所述刻蚀阻挡层307的表面粗糙度越低。测量刻蚀阻挡层307的雾状缺陷的值为本领域技术人员所公知，在此不再赘述。

请结合参考图4和图6，执行步骤S203，平坦化所述刻蚀阻挡层307。

由于所述刻蚀阻挡层307用于后续自对准接触(SAC)过程中阻止刻蚀继续的停止层，如果刻蚀阻挡层307的厚度太薄，则不能有效阻止刻蚀继续；如果刻蚀阻挡层307的厚度太厚，也不利于后续刻蚀阻挡层307的去除。因此，所述刻蚀阻挡层307的厚度不能太薄，在平坦化所述刻蚀阻挡层307后，所述刻蚀阻挡层307的厚度范围为1765～2035

本发明的发明人经研究发现，平坦化所述刻蚀阻挡层307可以降低其表面粗糙度，并且还可以去除附着在刻蚀阻挡层307表面的一些颗粒。因此，在形成栅极结构的过程中，对刻蚀阻挡层307表面进行了平坦化步骤。

在本实施例中，平坦化所述刻蚀阻挡层307的方法为化学机械抛光(Chemical Mechanical Polishing，CMP)。所述化学机械抛光(CMP)采用抛光浆料和颗粒，通过化学和机械的综合作用，将刻蚀阻挡层307表面的雾状缺陷不断的剥离，形成光滑的表面，刻蚀阻挡层307的表面粗糙度较低。所述抛光浆料采用比较容易腐蚀氮化硅的抛光浆料。所述化学机械抛光的抛光速率为150～250

在本实施例中，在化学机械抛光之前，所述刻蚀阻挡层307的厚度为1898

雾状缺陷(haze)的参数较多为2.442，表面粗糙度较高；表面颗粒(＞80nm)数目较多为215颗；经过化学机械抛光后，刻蚀阻挡层307的厚度为1860

所述刻蚀阻挡层307的雾状缺陷的参数(haze)减小为1.098，表面粗糙度较低；表面颗粒(＞80nm)数目减少为90颗。

请结合参考图4、图7和图8，执行步骤S205，刻蚀所述刻蚀阻挡层307、栅电极层305和栅介电层303形成栅极结构311。

所述栅极结构311的形成方法具体为：先在刻蚀阻挡层307的表面形成光刻胶(未图示)，然后图形化所述光刻胶，形成图形化的光刻胶层309，所述图形化的光刻胶309用于定义栅极结构的形状和位置。以所述图形化的光刻胶309为掩膜，依次刻蚀所述刻蚀阻挡层307、栅电极层305和栅介电层303形成栅极结构311。

在本实施例中，刻蚀所述刻蚀阻挡层307、栅电极层305和栅介电层303的方法可以采用本领域技术人员熟知的方法进行刻蚀，例如等离子干法刻蚀。

所述栅极结构311包括：刻蚀后的栅介电层303、位于所述栅介电层303表面的栅电极层305和位于所述栅电极层305表面的刻蚀阻挡层307。

请参考图9，形成栅极结构的步骤，还包括：去除图形化的光刻胶层309。

去除所述图形化的光刻胶层309采用的方法为刻蚀，包括干法刻蚀或湿法刻蚀。去除图形化的光刻胶层309的方法为本领域技术人员所熟知，在此不再一一赘述。

在上述步骤完成之后，本发明实施例的栅极结构制作完成。

综上，本发明的实施例具有以下优点：

本发明的实施例在刻蚀阻挡层形成之后形成图形化的光刻胶层之前，增加了对刻蚀阻挡层进行平坦化的步骤，一方面，降低了刻蚀阻挡层的粗糙度，有助于后续形成光刻胶层时对准更加精确；另一方面，在平坦化的过程中去除了刻蚀阻挡层表面的过多的颗粒，有助于在形成栅极过程中提高光刻和蚀刻工艺的稳定性，并最终提高半导体器件的良率。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种栅极结构的形成方法，包括：

其特征在于，还包括：

平坦化所述刻蚀阻挡层；

刻蚀所述刻蚀阻挡层、栅电极层和栅介电层形成栅极结构。

2.如权利要求1所述的栅极结构的形成方法，其特征在于，所述平坦化所述刻蚀阻挡层的方法为化学机械抛光。

3.如权利要求1所述的栅极结构的形成方法，其特征在于，所述平坦化后的刻蚀阻挡层的厚度为1765～2035

4.如权利要求1所述的栅极结构的形成方法，其特征在于，所述刻蚀阻挡层的形成工艺为等离子体增强化学气相沉积。

5.如权利要求1所述的栅极结构的形成方法，其特征在于，所述刻蚀阻挡层的材料为氮化硅。

6.如权利要求1所述的栅极结构的形成方法，其特征在于，所述栅介电层的材料为氧化硅、氮氧化硅或高K介电材料中的一种或多种。

7.如权利要求1所述的栅极结构的形成方法，其特征在于，所述栅电极层的材料为多晶硅和/或金属。

8.如权利要求1所述的栅极结构的形成方法，其特征在于，所述栅极结构包括刻蚀后的栅介电层、位于所述栅介电层表面的栅电极层、位于所述栅电极层表面的刻蚀阻挡层。