CN102165687A - 生成误差电压的系统及方法 - Google Patents

生成误差电压的系统及方法 Download PDF

Info

Publication number
CN102165687A
CN102165687A CN2009801375488A CN200980137548A CN102165687A CN 102165687 A CN102165687 A CN 102165687A CN 2009801375488 A CN2009801375488 A CN 2009801375488A CN 200980137548 A CN200980137548 A CN 200980137548A CN 102165687 A CN102165687 A CN 102165687A
Authority
CN
China
Prior art keywords
voltage
current
amplifier
switched capacitor
csw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801375488A
Other languages
English (en)
Other versions
CN102165687B (zh
Inventor
F·巴伦那格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moscad Design and Automation Sarl
Original Assignee
Moscad Design and Automation Sarl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moscad Design and Automation Sarl filed Critical Moscad Design and Automation Sarl
Publication of CN102165687A publication Critical patent/CN102165687A/zh
Application granted granted Critical
Publication of CN102165687B publication Critical patent/CN102165687B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明允许通过提供精确控制开关电容器的循环充电操作的电路来实现精密电流基准或全积分无晶体精密振荡器。使在开关电容器两端的电压斜坡上升或者在充电阶段结束时精确停止于所需的电压。通过使用基于跨导放大器的开关的适当网络，在所需电压和开关电路两端的电压之间的误差电压由跨导放大器放大以给出误差电流。误差电流被按时间积分以给出积分放大误差电压。通过使用适当的反馈，误差电压能够被最小化以给出其值取决于电容、电压及频率的精确的输出电流。在不同的反馈配置中，所描述的电路能够被用作频率锁定环路的一部分以提供其频率取决于电阻和电容的精确的无晶体振荡器。该电路不易受放大器偏置及带宽、开关电阻、占空比以及在放大器的输入处的非对称纹波的影响。该电路还包括用于补偿温度变化的装置以及用于补偿由于工艺变化而一般发生在集成电路内的电阻及电容的变化的装置。

Description

生成误差电压的系统及方法
技术领域
本发明涉及开关电容电路及技术的领域并且更特别地涉及此类电路在精密电流发生器及精密振荡器的实现中的使用。
背景技术
开关电容网络由于它们模拟电路中的电阻负载的能力被广泛地使用于电子电路的设计中。使用在频率fsw下开关的开关电容器Csw，等效电阻Req能够在Req＝1/(fsw×Csw)的情况下实现。已知在半导体集成电路的制造中，电阻值的绝对精度并不容易实现然而电容值的绝对精度却正好处于大多数半导体制造工艺的控制之下。由于这个原因，在需要精确的电阻值的情形中，开关电容电路在模拟半导体电路设计中的使用是特别重要的。
被称为“带隙基准电路”的精确电压基准电路现在是已知的并且是可普遍购得的。D.Susak在美国专利No.5,900,773中描述了该精密带隙基准电路的实例。但是生成精确且稳定的电流基准是件更困难的任务。精密电流基准发生器的可获得性是在需要传感器(例如霍尔元件偏置)、数据转换器(例如电流导引DAC)等的应用中实现精度所需的。
此类电流基准电路能够使用在混合信号闭环电路中的开关电容器、比较器、电压基准及基准时钟来实现，其中该混合信号闭环电路由Sakurai等人在2006年6月8日的美国专利申请公开2006/0119422A1——Semiconductor Device Including Current ControlCircuit of Reference Current Source(包括基准电流源的电流控制电路的半导体器件)中进行了描述。这种电路具有易受比较器中的延迟的影响的缺陷，从而由于制造工艺的变化、电源变化及温度变化导致了明显的精度不足。
虽然基于开关电容器的模拟缓冲电路由Cheol-Min等人在美国专利申请公开No.2005/0258997 A1中描述了，但是该电路提供了输入电压具有固定增益1的拷贝然而能够放大并积分微分误差信号的放大器将会为解决提供精密电流基准发生器的问题所需要。
在欧洲专利申请公开No.1,712,973A2中，Moro等人描述了传统的恒跨导(gm)偏置电流发生电路，其中电阻元件直接由其开关电容等效网络与缓冲器电容器一起所代替。这种电路的主要目标与其说是提供精确的绝对电流基准，倒不如说是为了显著恒定的性能(该恒定性能取决于gm/C)通过使偏置电流适合于工艺及温度变化来偏置模拟电路。这种电路因许多将在下面描述的误差而受损害，阻碍了这种电路被用作高精度电流基准发生器。
在模拟及混合信号电路设计中的另一种重要的构建模块是振荡器。通常，为了构建精确的振荡器，将会使用晶体或陶瓷谐振器。这导致了体积大且昂贵的解决方案，其中由于这些解决方案通常具有与可用的晶体或陶瓷的频率对应的预定频率的事实，它们并不是很灵活。使用具有闭环结构内的可控振荡器及分配器的开关电容网络，能够实现很精确的且灵活的振荡器。这种电路的实例由T.R.Viswanathan、S.Murtuza、V.H.Syed和M.Staszel描述于“Switched-Capacitor Frequency ControlLoop(开关电容器频率控制回路)”(IEEE期刊Solid State circuits(固态电路)，Vol.17，Issue No.4，1982年8月，pp.774-778)中。
图1a示出了其中通常为获得在开关电容器(CSW)两端的所需电压，以及因而所需的电流，而在由Viswanathan等人的工作所启发的电路内使用开关电容器(CSW)及放大器(AMP)的方式。在这种电路中，开关电容器(CSW)被使用于具有响应于在基准电压(VR)与点NB处的开关电容网络两端的电压之间的差异而配置的运算放大器(AMP)的反馈电路内。这样检测到的差异被用来控制开关电容器内的电流大小。
以上设计因某些误差而受损害，现在将参考图1b中的波形来描述这种情况。在第一阶段(ph1)内，开关电容器连接至运算放大器(AMP)。由于运算放大器(NB)的输入具有与开关电容器(CSW)并联连接的缓冲器电容器(CB)，因而在开关电容器(CSW)与运算放大器(AMP)连接的同时，在运算放大器的输入端(NB)的电压由于开关电容器(CSW)和缓冲器电容器(CB)的并联组合而下降。电流源(IB)给电容器对(CSW和CB)充电直到第一阶段(ph1)结束。在第二阶段(ph2)中，开关电容器(CSW)与运算放大器(AMP)解耦并放电。结果是运算放大器输入(NB)受到锯齿波形的影响，该锯齿波形在第一阶段(ph1)内的斜面由于在第一阶段内的开关电容器(CSW)的额外电容而略小于第二阶段(ph2)内的斜面。
能够示出的是，为了修正以上电路的操作，包括运算放大器(AMP)的调节环路必须具有显著低于开关频率的带宽。在这些条件之下，环路近似地响应于在放大器的输入端的差分电压的时间平均。因而，在节点NSW的时间平均电压通过反馈环路调节至等于基准电压(VR)。
值得注意的是开关电容器(CSW)被充电至在第一阶段(ph1)结束时所达到的电压，该电压我们将称为Vcharge，然后在第二阶段(ph2)期间放电。但是，因为在节点NSW处的锯齿波形由于在第一和第二阶段期间不同的斜面而并不是完全对称的，所以节点NSW处的电压的实际时间平均比在第一阶段(ph1)结束时所达到的电压大一个非零的正量，该正量我们将称为失调电压(Voffset)。另外，在开关(S1)两端的电压降由于开关(S1)的寄生电阻进一步促成了失调电压(Voffset)。而且，在第一和第二阶段之间的任意定时差异将导致不平衡的占空比并且将更进一步促成失调电压(Voffset)。
在一段时间内所转移的电荷等于Vcharge×CSW，这对应于等效电流I＝Vcharge×CSW×fsw，其中fsw是开关频率。我们已经在上面示出，一旦反馈环路达到稳定，Vcharge就并不恰好等于基准电压(VR)。更具体地，Vcharge＝VR-Voffset。因而等效电流是I＝(VR-Voffset)×CSW×fsw而不是所希望的值VR×CSW×fsw。失调(Voffset)的大小取决于开关及运算放大器的特性，这些特性则随着工艺、供电电压及温度改变，导致了不精确且不稳定的电流。
一种最小化失调(Voffset)的方式是增加缓冲器电容器(CB)的值，使锯齿形纹波在节点(NB)将得以最小化。但是，如果要将电路集成于半导体芯片之上，则这种简单的解决方案会用掉大的芯片面积。另外，在节点(NB)引起的极点将被移动至较低的频率，与调节环路的主要主导极点冲突并且导致难以达到环路稳定性。
另一种动态放大器由Vittoz在英国专利申请No.2,095,946A中进行了描述。这种电路是广泛公知的并且通常广泛使用于工业中。但是，在本发明中所描述的放大电路是自偏置的使得在放大阶段(cf ph1)中的输出电压名义上等于在准备阶段(cf ph2)所达到的电压，从而即使在使用典型可用于先进短沟道半导体技术内的低增益器件时也消除了残余输入失调。
发明内容
本发明提供了用于生成在开关电路器件内的耦接电容器(CC)两端的误差电压(Verr)以及用于放大并积分所述的误差电压(Verr)的方法，所述的方法被使用在包括开关电路器件以及控制开关电路器件的时钟发生器(CGEN)的系统中，所述开关电路器件还包括基准电压(VR)、开关电容器(CSW)、用于给开关电容器(CSW)充电的偏置电流(IBB)、经由耦接电容器(CC)接收误差电压(Verr)的放大器(AMP)以及在其上积分所放大的误差电压(Verr)的积分电容器(CINT)，所述方法的特征在于它包括三个单独阶段的执行，即充电阶段(ph1)、保持阶段(ph2)和放电阶段(ph3)，其中：
在充电阶段(ph1)期间执行下列步骤：
-给开关电容器(CSW)充电，
-自动调零放大器(AMP)，由此使其输入保留在其静态工作点，
在保持阶段(ph2)期间执行下列步骤：
-将开关电容器(CSW)保持于在充电阶段(ph1)结束时所达到的充电电压，
-将开关电容器(CSW)连接到耦接电容器(CC)，
-维持放大器(AMP)的自动调零配置，
在放电阶段(ph3)期间执行下列步骤：
-使开关电容器(CSW)放电，
-使开关电容器(CSW)与耦接电容器(CC)断开并且将基准电压(VR)连接至耦接电容器(CC)由此存储在耦接电容器(CC)两端的误差电压(Verr)，所述误差电压(Verr)是基准电压(VR)与充电电压之间的差异，
-使用放大器(AMP)放大误差电压(Verr)并且将所放大的误差电压积分于积分电容器(CINT)之上以便获得积分放大误差电压(VINT)，
所述三个阶段以连续方式按顺序循环。
本发明还提供了用于在开关电路器件内的耦接电容器(CC)的两端生成误差电压(Verr)的系统，其中所述开关电路器件包括基准电压(VR)、开关电容器(CSW)、偏置电流(IBB)、经由耦接电容器(CC)接收误差电压(Verr)的放大器(AMP)、在其上积分所放大的误差电压的积分电容器(CINT)以及多个开关，被配置为允许：
开关电容器(CSW)由偏置电流(IBB)充电或者保持于当前的电荷或者被放电，
开关电容器(CSW)或基准电压被连接至耦接电容器(CC)，
使放大器(AMP)自动调零，由此使其输入保留在其静态工作点，或者放大误差电压(Verr)，
以及放大器(AMP)的输出被连接至积分电容器(CINT)或者与积分电容器(CINT)断开，
所述系统还包括时钟发生器(CGEN)，所述系统的特征在于所述时钟发生器被配置以通过循环进行三个阶段，即充电阶段(ph1)、保持阶段(ph2)和放电阶段(ph3)来控制所述开关电路，其中：
-在充电阶段(ph1)期间开关电容器(CSW)通过偏置电流(IBB)来充电并且使放大器(AMP)自动调零，由此使其输入保留在其静态工作点，
-在保持阶段(ph2)期间停止开关电容器(CSW)的充电由此使开关电容器保持在充电电压，将开关电容器(CSW)切换至耦接电容器(CC)并且保持放大器(AMP)的自动调零状态，
-在放电阶段(ph3)期间使开关电容器(CSW)放电，将基准电压(VR)切换至耦接电容器(CC)之上，由此存储耦接电容器(CC)两端的误差电压(Verr)，所述误差电压(Verr)是基准电压(VR)与充电电压之间的差异，误差电压(Verr)由放大器(AMP)放大并且使所放大的误差电压积分于积分电容器(CINT)之上以给出积分放大误差电压(VINT)。
通过使用这种根据上文所提到的方法的系统，在该系统中时钟发生器由振荡器所控制并且基准电压由带隙基准电压发生器生成并且使用其中积分放大误差电压被用来控制偏置电流的反馈组态，能够获得精确且稳定的电流基准。
另一方面，如果系统根据以上所描述的方法来使用，其中基准电压通过使镜像版本的偏置电流流过基准电阻来生成，并且其中开关电路还包括输出驱动器以将积分放大误差电压转换成输出电流，并且系统还包括由输出电流所驱动的电流控制型振荡器和由电流控制型振荡器的输出所驱动的分频器，然后通过使用分频器的输出来驱动时钟发生器，能够获得稳定且精确的无晶体振荡器。
附图说明
关于本发明的优选实施例的下列详细描述在结合附图来阅读时将会最好理解，在附图中：
图1a是常规的开关电容电流发生电路的示意图。
图1b是由诸如图1所示的电路那样的常规的开关电容电流发生电路产生的波形。
图2是本发明所提出的解决方案的示意图。
图3示出了在根据本发明的实施例的三个阶段期间执行的操作。
图4示出了三个阶段的时序图以及在根据本发明的实施例的那些阶段期间执行的一组操作。
图5是与图2的示意图有关的时序图。
图6是本发明在闭环电路中的实施例的示意图，其中所述闭环电路被设计以提供基本上恒定的且精确的电流输出，从而克服了在图1的常规电路中的某些缺陷。
图7是本发明在闭环电路中的实施例的示意图，其中所述闭环电路被设计以提供基本上恒定的且精确的输出时钟。
图8示出了使用可编程的开关来修改在按电流镜拓扑布置的晶体管分支组的一个分支中的，用来补偿由于由制造工艺所引起的变化所致的开关电路器件的操作特性的变化的电流的方法。
图9示出了在开关电路器件中用来补偿由于温度变化所致的操作特性的变化的解决方案的示意图。
具体实施方式
本发明包括使用开关电路器件来生成在耦接电容器两端的误差电压的方法，其中所述开关电路器件包括耦接电容器、开关电容器、基准电压、放大误差电压的放大器以及在其上积分由所放大的误差电压引起的误差电流的积分电容器。方法根据三阶段的循环的定时时段(包括充电阶段、保持阶段及放电阶段)来执行。误差电压是基准电压与在充电阶段结束时于开关电容器两端生成的电压之间的差异，其中在充电阶段期间开关电容器经由电流源来充电。本发明还涉及为实现以上方法而设计的系统。
通过在反馈环路中使用由根据本发明的方法驱动的开关电路器件产生的在积分电容器上的电压来控制电流源，本发明还提供了包括时钟发生器的系统，其中该时钟发生器由振荡器所驱动以生成控制信号以根据以上方法来驱动开关电路器件以便使这样生成的误差电压最小化。通过使用精确的振荡器来驱动时钟发生器和带隙发生器以供应开关电路器件内的基准电压，开关电路器件在理想情况下在这样描述的结构中生成接近零的误差电压，并且生成稳定且精确的电流输出以用作例如电流基准。
通过使用由根据本发明的方法驱动的开关电路器件在积分电容器上产生的电压来控制输出电流源，本发明另外还提供了包括时钟发生器、依赖于这样生成的输出电流来生成输出频率的电流控制型振荡器以及由输出频率驱动并且在反馈环路中用来驱动时钟发生器的分频器的系统，以便提供精确的无晶体振荡器。
本发明还允许该基准电流发生器或该振荡器相对于在开关电路器件的制造期间因工艺变化所致的器件特性的变化来校准。另外还采取措施以允许温度补偿在开关电路器件所使用的任意电阻器或电容器具有随温度的显著变化的情况下得以实现。由于单输入放大器及所使用的开关方法的使用，本发明不易受诸如放大器失调那样的效应的影响，同时在放大器中的闪烁噪声的效应被消弱。
值得注意的是由于本发明的设计，本发明被运用于其中的系统将显示出对例如开关电阻、以上所描述的锯齿纹波的非对称特性以及在开关电容器上的波形的占空比的问题的降低的敏感性。
在图2中示出了本发明的示例性实施例。开关电容器(CSW)由受控缓冲器偏置电流源(IBB)充电至尽可能接近于所需电压，所需电压等于基准电压(VR)。通过近似控制一组受控开关以依次将开关电容电压(NSW)然后是基准电压(VR)连接到传感节点(NSENSE)，能够将开关电容器上的在其充电时段结束时的电压与基准电压(VR)之间的差异(Verr)放大(AMP)以给出误差电流(IERR)。误差电流(IERR)能够随时间积分于积分电容器(CINT)之上以给出积分误差电压(VINT)。积分误差电压(VINT)可以被用作反馈环路的一部分以便或者控制给开关电容器充电的缓冲器偏置电流(IBB)或者控制电流控制型振荡器，该电流控制型振荡器的输出能够被用来控制开关电容器以及开关电路器件的相关受控开关的切换。
放大器包括至少一个放大元件。根据本发明的实施例，在图2中示出的放大元件是被P型MOSFET(PMOS)偏置的N型MOSFET(NMOS)。放大元件的输入与传感节点(NSENSE)电容耦接。放大器具有反馈开关(SEQ)和输出开关(SINT)，这两种开关都被实现为受控开关。受控开关被实现为MOS晶体管。缓冲器电容器(CB)由缓冲器偏置电流(IBB)充电。开关电容器(CSW)被连接于开关节点(NSW)与第一公共DC基准面(V00)之间，在此情况下为地，开关节点能够或者与缓冲器电容器(CB)连接于缓冲器节点(NB)并且从而与缓冲器电容器并联被充电，或者它能够被放电至第一公共DC基准面(V00)，或者它能够被隔离从而允许开关电容器将开关电容器(CSW)的电荷保持于开关节点(NSW)上。布置一组受控开关(S2，SREF)由此使传感节点(NSENSE)与基准电压(VR)或开关节点(NSW)连接。整个电路由连接于第一公共DC基准面(V00)与第二公共DC基准面(V11)之间的电源供电，由电源供应的电压高于基准电压(VR)。
在本发明的其他实施例中，放大元件可以是被NMOS偏置的PMOS或者输出驱动器可以包括与图2所描述的电流源极性相反的电流源，并且缓冲器偏置的极性能够关于图2所示的极性反转。
本发明的开关电路在三个阶段内工作。根据一种实施例，在第一阶段内，开关节点(NSW)和基准电压(VR)两者都与传感节点(NSENSE)断开，而缓冲器电容器(CB)与开关电容器(CSW)并联连接于缓冲器节点(NB)，允许缓冲器偏置电流(IBB)作用于与缓冲器电容器(CB)并联的开关电容器(CSW)上。在第二阶段中，当为理想情况时，开关节点(NSW)已经达到与基准电压(VR)相同的电势，开关电容器(CSW)与缓冲器偏置电流(IBB)断开，因此允许缓冲器偏置电流(IBB)单独连续地作用在缓冲器电容器(CB)上，而开关节点(NSW)与传感节点(NSENSE)连接。在第一和第二两个阶段期间，放大元件(MAMP)的输出与其输入连接，即放大器(AMP)是“自动调零的”。第三阶段于是保证，在该第三阶段期间开关电容器(CSW)通过将其连接至第一DC基准面(在这种情况下为V00)被重置，基准电压(VR)连接至传感节点(NSENSE)(即基准电压被“传感”)，并且放大器(AMP)的输出连接至积分电容器(CINT)从而将由基准电压(VR)与开关电容器上的电压之间的差异(Verr)在第二阶段期间产生的误差电流(IERR)积分于积分电容器(CINT)之上，从而给出VINT。图3示出了说明在以上所描述的三个阶段期间都实现什么步骤的表格。图4以时序图的形式示出了相同的信息。
这样描述的开关电路的不同实施例是可能的。例如，PMOS晶体管可以用作放大元件(MAMP)，或者偏置电流的极性能够被反转。下面的表1总结了本发明的四个不同实施例的在本发明中发生的各种操作与它们可以在其中进行的阶段之间的关系。从表中可以看出，其中开关电容器被充电，被传感以及被放电的操作分别发生于第一阶段、第二阶段和第三阶段期间，与哪种实施例被使用无关。自动调零放大器、传感基准电压以及积分误差电流这些其他操作可以在不同的阶段期间进行，取决于所使用的实施例。
表1
根据本发明的优选实施例，放大元件(MAMP)由NMOS制成，使开关节点(NSW)朝着正电源充电并且通过将开关节点(NSW)连接至地(第一公共DC基准面(V00))使其放电。基准电压(VR)在第三阶段期间被切换至传感节点(NSENSE)并且作为从开关节点(NSW)切换到基准电压(VR)的结果存储于耦接电容器(CC)上的误差电压(Verr)被放大。放大器(AMP)在第一和第二阶段期间都自动调零。
图5示出了在图2中的电路在放大元件(MAMP)为NMOS以及第一公共基准DC平面(V00)为地的情况下的时序实例。图5示出了在第一阶段期间一起被充电的缓冲器电容器(CB)及开关电容器(CSW)。缓冲器电容器(CB)的目的是限制在缓冲器节点(NB)上的电压摆动。开关电容器(CSW)的充电在第二阶段停止(S1)，留下缓冲器电容器(CB)单独继续充电，此时开关节点(NSW)上的电压接近于基准电压(VR)。在该实例中，放大器(AMP)在第一和第二阶段期间自动调零。在这期间，在自动调零的放大器的输入(NAMPIN)处的电压由放大器的偏置电流单独确定。这样实现的放大器的静止状态的建立将与传感节点(NSENSE)的状态无关，因为放大器的输入仅电容耦接(CC)至传感节点。在第二阶段中，放大器仍然保持于自动调零的状态下，开关节点被连接(S2)至传感节点。在第三阶段，开关电容器通过将其放电至地(S3)被重置，并且开关节点与传感节点(S2)断开。而且，放大器的自动调零被中止(SEQ)，基准电压(VR)被连接(SREF)至传感节点，并且放大器的输入以与在基准电压和开关节点停止充电的电压之间的差异(VNSW-VR＝Verr)成比例的电压移位(shift)。差异(Verr)被放大，并且误差电流gm×Verr(其中gm是放大器的跨导)在积分电容器(CINT)之上被积分。如果没有基准电压(VR)与开关节点停止充电的电压之间的差异，那么在积分电容器上的电压则保持恒定。
图6示出了其中可以运用本发明的优选实施例的示例性精密电流基准发生器的示意性表示法。在这一实施例中，工作于频率fSW下的精确晶体振荡器(XOSC)被用来驱动时钟发生器(CGEN)并且精确电压基准(例如带隙电压基准发生器)被用来提供基准电压(VR)。输出驱动器在本实施例中被使用以提供输出电流，所述输出驱动器包括PMOS，因此积分电容器与正电源(第二公共DC基准面(V11))耦接以实现更好的电源排异。放大器在这种情况下还包括NMOS晶体管的可折叠级联布局(FCASC)使得在放大元件的输出端处的电压的改变与集成节点(NINT)隔离开，从而致使开关电路的电流输出较不易受电源纹波影响。可折叠级联布局(FCASC)因而提供了一种在允许与在放大器的输出端处的电压无关地达到在PMOS的栅极处的电压的同时允许由NMOS放大元件产生的电流的变化在PMOS一侧及积分电容器上反射的便利方式。在图6中圈出了可折叠级联级(FCASC)。在第一和第二阶段期间，当放大器处于自动调零模式时，保持电容器(CH)存储对应于可折叠级联级(FCASC)的静止状态的电压。在第三阶段期间，当放大元件给出因在基准电压与开关电容器上的电压之间的电压差所致的电流变化时，MPH的栅极由保持电容器(CH)所维持并且漏极与积分电容器(CINT)连接。由放大元件提供的电流的变化被反射并且被积分于CINT之上。因为集成节点(NINT)由于可折叠级联布局(FCASC)而与放大器的输出端隔离，所以在积分节点(NINT)处的电压变化与在放大器的输出端处的电压变化无关。输出电流通过将积分节点处的电压施加于PMOS(MPO)的栅极来生成。这样所获得的电流能够经由PMOS器件镜像反射，以便既被用来偏置放大元件也用来给缓冲器电容器提供偏置电流，从而闭合反馈环路以提供由CSW×VR×fSW×N所确定的精确且稳定的电流基准，其中N是输出PMOS(MPO)的宽度与开关电容器(MPBB)上的PMOS电流源的宽度之比，假定它们具有相同的长度。
为了保证这样描述的电流基准发生器的精度，PMOS器件MPO和MPBB之间在尺寸及特性上应当有非常好的匹配。该匹配的一种结果是需要这两个晶体管是很大的。这些晶体管是大的这一事实意味着积分电容器(CINT)的大部分电容值由MPO和MPBB的栅极的寄生电容构成。
除了以上所描述的操作的所需模式以外，在图6中的开关电路也具有稳定的操作模式，其中输出端处的电流(IOUT)为零并且放大器中的偏置电流(IBA)以及缓冲器电容器的偏置电流(IBB)都为零。为了避免电路进入这种无用的模式，启动电路被包括进来由此在给电路初始加电时，在积分节点(NINT)上的电压被临时拉低以便确保电流开始流动并且确保电路启动并达到所需的操作模式。
图7示出了其中可以运用本发明的优选实施例的另一种电路。在该电路中，积分误差电压(VINT)由驱动电路转换成电流以驱动受控振荡器从而给出频率(FOUT)的输出时钟(CKOUT)。输出时钟(CKOUT)的频率(FOUT)可以被分割(DIV)并且这样产生的信号(FDIV)被用来驱动时钟发生器(CGEN)以提供信号来控制开关电容器(CSW)的开关以及限定以上所描述的三个阶段的其他受控开关。驱动电路的输出电流(IOUT)也被镜像反射回以用来偏置放大元件(MAMP)，从而确保放大器的输入(NAMPIN)总是处于其最优的电压下。在该实施例中，基准电压(VR)(不需要是精确的)通过迫使基准偏置电流(IBR)流过基准电阻器(RREF)来生成。基准偏置电流IBR能够通过镜像反射偏置电流源(IBIAS)来生成。相同的偏置电流源(IBIAS)能够被镜像反射以用作缓冲器偏置电流(IBB)。这样描述的实施例形成了很有效的频率锁定环路并且能够被用作其在CKOUT的输出频率由D×M/(RREF×CSW)确定的精密无晶体振荡器，其中D是分频器降低输出时钟的频率的比率并且M是在开关电容器(CSW)上的PMOS电流源(MPBB)的宽度与在基准电阻器(RREF)上的PMOS电流源(MPBR)的宽度之比，假定它们具有相同的长度。
除了以上所描述的操作的所需模式以外，在图7中的开关电路也具有稳定的操作模式，其中在IOUT处的电流为零，因此在CKOUT处没有时钟信号。为了避免电路进入这种无用的模式，启动电路被包括进来由此在给电路初始加电时，小的电流被临时注入积分节点(NINT)内以便启动受控振荡器并且启动放大器，从而确保电流开始流动并且确保电路启动并达到所需的操作模式。
已知在半导体集成电路的制造中，电阻值的绝对精度并不容易实现。因此，在将以上所描述的电路制造于半导体集成电路上的情形中，采取措施来补偿片上电阻值的变化对电路的性能的影响。采取通过干预基准电阻器(RREF)的值或者通过干预基准偏置电流(IBR)的值或者通过干预缓冲器偏置电流(IBB)的值或者通过干预开关电容器(CSW)的值或者通过任意这些干预的组合的措施。
要允许干预基准电阻器(RREF)的值，所述电阻器由电阻的数个部分构建，这些数个部分的电阻能够使用可编程的开关按适当的方式组合以给出为每个个体电路所需的最终电阻。要干预缓冲器偏置电流(IBB)，在基准电阻器上的电流与用来给开关电容器(CSW)充电的缓冲器偏置电流(IBB)之比能够通过以晶体管的数个并联的部分构建包含于与这些电流有关的电流镜配置中的晶体管中的至少一个来修改，其中每个部分都能够包含于使用可编程的开关的电流镜或者被排除于电流镜之外。能够将晶体管的并联部分布置成宽度可变的从而能够优化增加/排除晶体管的部分的粒度(granularity)(图8)。要允许干预开关电容器(CSW)的值，所述的电容器由数个部分构建，这些部分能够使用可编程的开关按适当的方式组合以给出总的最终电容。
以上所描述的任意电路都可能受到温度变化的影响。这就是例如在图7所描述的实施例中的情形，因为基准电阻(RREF)将随着温度而变化。实际上，基准电压的值与绝对温度成比例并且能够被描述为IBIAS×RREF0(1+TCR×T)，其中TCR是RREF的温度系数，T是绝对温度并且RREF0是RREF在0K下的值。这意味着，假定TCR具有负值，基准电压将随温度上升而降低。因此，在温度升高时必须通过增大基准偏电流来进行补偿。另一方面，带隙电压基准电路一般地包括电流发生器，其中该电流发生器的电流(IPTAT)由设计所限定并且与绝对温度成比例。因此，足以反射来自带隙发生器的电流部分并且使用温度补偿电流镜将它添加到基准偏置镜中。待镜像反射的电流大小由关系X×IPTAT/T＝IBIAS×TCR给出，其中X是在温度补偿电流镜内使用的晶体管的尺寸的比率。在图9中示出了具有温度补偿的电路的实例。实际中，结果是补偿电流通常是带隙发生器内的电流的一小部分，因此X＜＜1。
以上所描述的同样技术能够被用来补偿电容(CSW)的值随温度的变化。从带隙发生器中镜像反射出以添加至缓冲器偏置电流的电流的总大小于是由X×IPTAT/T＝IBIAS×(TCR+TCC)给出，其中TCC是开关电容器(CSW)的温度系数。
因此，本发明的目标在于通过首先将开关电容器充电到接近于基准电压的值，保持所述电压以及然后将开关电容器连接到放大器来解决以上所提到的在现有技术中所遇到的问题。本发明的目标并不在于调节在缓冲器节点(NB)处的时间平均电压，而是在充电阶段结束时直接调节由节点(NSW)的电压表示的在开关电容器上的电荷。三阶段方法被用来实现这种目标，其中，在示例性实施例中，一个阶段被用来给开关电容器充电，一个阶段被用来传感在开关电容器上的电压以及一个阶段被用来在基准电压被传感以及(NSW)两端的电压保持恒定的同时放大误差电压。放大器设计同样被特别设计以便与新的开关电容器三阶段控制定时方案同步工作并最小化因放大器自身所致的误差。
现有技术所经历的因开关电容器上的锯齿波形所致的问题因此不再与本发明有关，因为仅考虑在充电时段结束时的电压。现有技术的电路通常做出开关电容电压的时间平均，而本发明的开关电容器还起着在本发明所使用的采样-保持配置中的保持器件的作用。而且，本发明将单输入放大器与保持误差电压(Verr)的耦接电容器一起使用，从而消除了与差分输入放大器有关的失调误差。
值得注意的是一旦处于均衡，基于本发明所描述的技术的系统就展示出没有电流从基准电压源(VR)中被引出，从而允许直接使用高阻抗基准电压源，不需要使用接口缓冲器的特征。
在本发明的不同的实施例中使用这种构建模块，由此示出了如何设计基于电容、电压值和开关频率的精密恒定电流基准电路或者基于电阻和电容的精密频率发生器或精密振荡器。

Claims (13)

1.一种用于生成在开关电路器件内的耦接电容器(CC)两端的误差电压(Verr)以及用于放大并积分所述误差电压(Verr)的方法，所述方法被用于包括所述开关电路器件以及控制所述开关电路器件的时钟发生器(CGEN)的系统中，所述开关电路器件还包括基准电压(VR)、开关电容器(CSW)、用于给所述开关电容器(CSW)充电的偏置电流(IBB)、经由所述耦接电容器(CC)接收所述误差电压(Verr)的放大器(AMP)以及在其上积分所放大的误差电压(Verr)的积分电容器(CINT)，所述方法的特征在于它包括三个单独阶段的执行，即充电阶段(ph1)、保持阶段(ph2)和放电阶段(ph3)，其中：
在所述充电阶段(ph1)期间执行下列步骤：
-给所述开关电容器(CSW)充电，
-自动调零所述放大器(AMP)，由此使其输入保留在其静态工作点，
在所述保持阶段(ph2)期间执行下列步骤：
-将所述开关电容器(CSW)保持于在所述充电阶段(ph1)结束时所达到的充电电压，
-将所述开关电容器(CSW)连接到所述耦接电容器(CC)，
-维持所述放大器(AMP)的所述自动调零配置，
在所述放电阶段(ph3)期间执行下列步骤：
-使所述开关电容器(CSW)放电，
-使所述开关电容器(CSW)与所述耦接电容器(CC)断开并且将所述基准电压(VR)连接至所述耦接电容器(CC)由此存储所述耦接电容器(CC)两端的所述误差电压(Verr)，所述误差电压(Verr)是所述基准电压(VR)与所述充电电压之间的差异，
-使用所述放大器(AMP)来放大所述误差电压(Verr)并且将所放大的误差电压在所述积分电容器(CINT)上积分以便获得积分放大误差电压(VINT)，
所述三个阶段以连续方式按顺序循环。
2.根据权利要求1的方法，其中所述系统还包括振荡器(XOSC)以驱动所述时钟发生器(CGEN)，所述方法还包括下列步骤：
-使用所述积分放大误差电压(VINT)来控制所述偏置电流(IBB)。
3.根据权利要求1的方法，其中所述开关电路还包括基准电阻器(RREF)并且所述系统还包括受控振荡器(ICO)和分频器(DIV)，所述方法包括下列步骤：
-迫使基准偏置电流(IBR)流过所述基准电阻器(RREF)以便生成所述基准电压(VR)，
-使用所述积分放大误差电压(VINT)来驱动所述受控振荡器以给出输出时钟(CKOUT)，
-使用所述分频器将所述输出时钟(CKOUT)划分为至少一个，
-使用所划分的输出时钟来驱动所述时钟发生器(CGEN)。
4.一种用于在开关电路器件内的耦接电容器(CC)的两端生成误差电压(Verr)的系统，所述开关电路器件包括基准电压(VR)、开关电容器(CSW)、偏置电流(IBB)、经由所述耦接电容器(CC)接收所述误差电压(Verr)的放大器(AMP)、在其上积分所放大的误差电压的积分电容器(CINT)以及多个开关，被配置为允许：
所述开关电容器(CSW)由所述偏置电流(IBB)充电或者保持于当前的电荷或者被放电，
所述开关电容器(CSW)或所述基准电压被连接至所述耦接电容器(CC)，
使所述放大器(AMP)自动调零，由此使其输入保留在其静态工作点，或者放大所述误差电压(Verr)，
以及所述放大器(AMP)的所述输出被连接至所述积分电容器(CINT)或者与所述积分电容器(CINT)断开，
所述系统还包括时钟发生器(CGEN)，所述系统的特征在于所述时钟发生器被配置以通过经过三个阶段的循环，即充电阶段(ph1)、保持阶段(ph2)和放电阶段(ph3)来控制所述开关电路，其中：
-在所述充电阶段(ph1)期间所述开关电容器(CSW)经由所述偏置电流(IBB)来充电并且使所述放大器(AMP)自动调零，由此使其输入保留在其静态工作点，
-在所述保持阶段(ph2)期间停止所述开关电容器(CSW)的充电由此使所述开关电容器保持在充电电压，所述开关电容器(CSW)被切换至所述耦接电容器(CC)并且保持所述放大器(AMP)的所述自动调零状态，
-在所述放电阶段(ph3)期间使所述开关电容器(CSW)放电，所述基准电压(VR)被切换至所述耦接电容器(CC)上，由此存储所述耦接电容器(CC)两端的所述误差电压(Verr)，所述误差电压(Verr)是所述基准电压(VR)与所述充电电压之间的差异，所述误差电压(Verr)由所述放大器(AMP)放大并且使所放大的误差电压在所述积分电容器(CINT)上积分以给出积分放大误差电压(VINT)。
5.根据权利要求4的系统，其中所述开关电路还包括由所述偏置电流(IBB)以连续的方式偏置的缓冲器电容器(CB)。
6.根据权利要求4或5的系统，其中所述放大器(AMP)包括放大元件(MAMP)，所述放大元件(MAMP)是由放大器偏置电流(IBA)所偏置的N型MOS晶体管，所述自动调零通过将所述放大器的所述输出连接至其输入来实现。
7.根据权利要求4到6中的任一权利要求的系统，其中所述开关电路器件还包括将所述积分放大误差电压(VINT)转换成输出电流(IOUT)的输出驱动器、生成所述基准电压(VR)的带隙基准电压发生器(BG)以及驱动所述时钟发生器(CGEN)的振荡器(XOSC)，所述输出电流(IOUT)被用于电流镜配置中以控制所述偏置电流(IBB)和所述放大器偏置电流(IBA)。
8.根据权利要求4到7中的任一权利要求的系统，其中所述开关电路器件还包括连接于所述放大器输出和所述积分电容器(CINT)之间以降低所述输出电流(IOUT)对电源纹波的敏感性的可折叠级联级(FCASC)。
9.根据权利要求4到6中的任一权利要求的系统，其中所述基准电压(VR)通过迫使基准偏置电流(IBR)流过基准电阻(RREF)来生成，所述基准偏置电流(IBR)与经过电流镜配置的所述偏置电流(IBB)相关，并且其中所述开关电路器件还包括输出驱动器以将所述积分放大误差电压(VINT)转换成输出电流(IOUT)并且使用电流镜配置来生成与所述输出电流(IOUT)成比例的所述放大器偏置电流(IBA)，所述系统还包括电流控制型振荡器(ICO)和时钟分频器(DIV)，所述电流控制型振荡器(ICO)由所述输出电流(IOUT)驱动以给出输出时钟(CKOUT)，所述反馈配置包括使用所述时钟分频器以控制所述时钟发生器(CGEN)。
10.根据权利要求4到9中的任一权利要求的系统，其中所述开关电路还包括启动电路(START)以通过将启动电流注入所述积分电容器(CINT)上来确保所述输出电流(IOUT)不为零。
11.根据权利要求4到10中的任一权利要求的系统，其中所述开关电路中的电容器中的至少一个至少部分地由寄生电容构成。
12.根据权利要求4到11中的任一权利要求的系统，其中所述开关电路器件包括用于补偿所述基准电阻(RREF)的电阻率变化的系统，所述补偿系统包括下列特征中的至少一条：
-所述基准电阻(RREF)包括多个电阻部分，每个电阻部分都与至少一个可编程的开关相关联以允许所述电阻部分参与所述基准电阻(RREF)的总电阻或者被从所述总电阻中排除，
-所述开关电容器(CSW)包括多个电容部分，每个电容部分与至少一个可编程的开关相关联以允许所述电容部分参与所述开关电容器(CSW)的总电容或者被从所述总电容中排除，
-所述电流镜配置中任一个的至少一个分支包括至少一个晶体管以及晶体管的多个并联部分，晶体管的所述部分中的每一个经由可编程的开关与所述分支连接以允许所述部分被包含于所述分支内或者被从所述分支中排除。
13.根据权利要求4到12中的任一权利要求的系统，其中所述开关电路器件还包括用于补偿因温度变化所致的所述基准电阻(RREF)的值的变化和/或所述开关电容器(CSW)的值的变化的系统，所述系统包括温度补偿电流镜以反射其值与温度成比例的一定比例的电流，所述一定比例的电流被用来调整所述偏置电流(IBB)或者所述基准偏置电流(IBR)。
CN2009801375488A 2008-09-25 2009-09-24 生成误差电压的系统及方法 Expired - Fee Related CN102165687B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP08165068.1 2008-09-25
EP08165068A EP2169824A1 (en) 2008-09-25 2008-09-25 A switched capacitor error amplifier circuit for generating a precision current reference or for use in a precision oscillator
US13670808P 2008-09-26 2008-09-26
US61/136,708 2008-09-26
PCT/EP2009/062399 WO2010034782A1 (en) 2008-09-25 2009-09-24 A system and a method for generating an error voltage

Publications (2)

Publication Number Publication Date
CN102165687A true CN102165687A (zh) 2011-08-24
CN102165687B CN102165687B (zh) 2013-10-02

Family

ID=40329226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801375488A Expired - Fee Related CN102165687B (zh) 2008-09-25 2009-09-24 生成误差电压的系统及方法

Country Status (6)

Country Link
US (1) US8373450B2 (zh)
EP (2) EP2169824A1 (zh)
JP (1) JP5466236B2 (zh)
CN (1) CN102165687B (zh)
ES (1) ES2523445T3 (zh)
WO (1) WO2010034782A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105703770A (zh) * 2015-11-03 2016-06-22 江苏沁恒股份有限公司 一种全集成振荡器及其逻辑控制方法
CN106055009A (zh) * 2016-06-17 2016-10-26 中国科学院微电子研究所 一种高精度带隙基准电路
CN110166011A (zh) * 2018-02-13 2019-08-23 赛灵思公司 基于自偏置跨导运算放大器的参考电路
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法
TWI787540B (zh) * 2017-09-27 2022-12-21 台灣積體電路製造股份有限公司 電壓調節器及用於操作電壓調節器的方法
US11949336B2 (en) 2017-09-27 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-phase voltage regulator system

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854909A (zh) * 2012-09-18 2013-01-02 西安邮电大学 一种降低射频/模拟集成电路功耗的电路
WO2014101103A1 (zh) * 2012-12-28 2014-07-03 香港中国模拟技术有限公司 时钟产生器以及包括其的开关电容电路
KR20150014681A (ko) * 2013-07-30 2015-02-09 에스케이하이닉스 주식회사 전류 생성 회로와 이를 포함하는 반도체 장치 및 메모리 시스템
CN103869865B (zh) * 2014-03-28 2015-05-13 中国电子科技集团公司第二十四研究所 温度补偿带隙基准电路
KR102509586B1 (ko) * 2016-08-17 2023-03-14 매그나칩 반도체 유한회사 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법
US10250266B2 (en) 2017-07-24 2019-04-02 Nxp B.V. Oscillator calibration system
US10250269B2 (en) 2017-07-24 2019-04-02 Nxp B.V. Oscillator system
CN111257625B (zh) * 2020-02-12 2022-03-11 淮阴工学院 半导体激光器功率控制中微弱电压信号检测的积分比较器
WO2021261072A1 (ja) * 2020-06-22 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 電流源回路および電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722212A (zh) * 2004-05-11 2006-01-18 三星电子株式会社 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备
US20060226892A1 (en) * 2005-04-12 2006-10-12 Stmicroelectronics S.A. Circuit for generating a reference current

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH639804A5 (fr) * 1981-03-26 1983-11-30 Centre Electron Horloger Amplificateur dynamique en technologie cmos.
JPH06105856B2 (ja) * 1986-06-27 1994-12-21 株式会社日立製作所 定電流源回路
US4742292A (en) * 1987-03-06 1988-05-03 International Business Machines Corp. CMOS Precision voltage reference generator
US5481212A (en) * 1993-03-12 1996-01-02 Kabushiki Kaisha Toshiba Sample-and-hold circuit device
US5900773A (en) * 1997-04-22 1999-05-04 Microchip Technology Incorporated Precision bandgap reference circuit
JP4089672B2 (ja) * 2004-09-17 2008-05-28 ソニー株式会社 発振回路及びこの発振回路を有する半導体装置
JP2006135377A (ja) 2004-11-02 2006-05-25 Toshiba Corp 半導体装置
JP2006226992A (ja) * 2005-01-21 2006-08-31 Sanyo Electric Co Ltd 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧変更方法
JP2007019821A (ja) * 2005-07-07 2007-01-25 Fujifilm Holdings Corp スイッチトキャパシタ型可変利得増幅回路
JP2007124394A (ja) * 2005-10-28 2007-05-17 Mitsumi Electric Co Ltd 発振器
US7898268B2 (en) * 2008-02-15 2011-03-01 Infineon Technologies Ag Circuit and method for capacitor effective series resistance measurement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722212A (zh) * 2004-05-11 2006-01-18 三星电子株式会社 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备
US20060226892A1 (en) * 2005-04-12 2006-10-12 Stmicroelectronics S.A. Circuit for generating a reference current

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105703770A (zh) * 2015-11-03 2016-06-22 江苏沁恒股份有限公司 一种全集成振荡器及其逻辑控制方法
CN105703770B (zh) * 2015-11-03 2018-09-21 江苏沁恒股份有限公司 一种全集成振荡器及其逻辑控制方法
CN106055009A (zh) * 2016-06-17 2016-10-26 中国科学院微电子研究所 一种高精度带隙基准电路
TWI787540B (zh) * 2017-09-27 2022-12-21 台灣積體電路製造股份有限公司 電壓調節器及用於操作電壓調節器的方法
US11949336B2 (en) 2017-09-27 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-phase voltage regulator system
CN110166011A (zh) * 2018-02-13 2019-08-23 赛灵思公司 基于自偏置跨导运算放大器的参考电路
CN110166011B (zh) * 2018-02-13 2024-01-19 赛灵思公司 基于自偏置跨导运算放大器的参考电路
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法

Also Published As

Publication number Publication date
US20110175666A1 (en) 2011-07-21
ES2523445T3 (es) 2014-11-26
EP2342818A1 (en) 2011-07-13
WO2010034782A1 (en) 2010-04-01
JP2012503914A (ja) 2012-02-09
US8373450B2 (en) 2013-02-12
EP2342818B1 (en) 2014-08-13
JP5466236B2 (ja) 2014-04-09
CN102165687B (zh) 2013-10-02
EP2169824A1 (en) 2010-03-31

Similar Documents

Publication Publication Date Title
CN102165687B (zh) 生成误差电压的系统及方法
US6664941B2 (en) Amplifier circuit and liquid-crystal display unit using the same
US8878621B2 (en) Temperature-compensated semiconductor resistor device
US8659362B2 (en) Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation
JP6118809B2 (ja) マスタースレーブ低ノイズチャージポンプ回路及び方法
US20150181352A1 (en) Biasing circuitry for mems transducers
US8854125B2 (en) Linear amplifier that perform level shift and method of level shifting
US20040036529A1 (en) Triangular wave generating circuit used in a Class-D amplifier
US20130154595A1 (en) Voltage-to-current sensing circuit and related dc-dc converter
JP2012503914A5 (zh)
JP2001520500A (ja) 二重インターリーブ直流／直流コンバータを制御するためのｉｃ
CN109088537B (zh) 电荷泵
EP2520942B1 (en) Switched capacitance voltage differential sensing circuit with near infinite input impedance
CN101896874A (zh) 恒压电路
TW202008714A (zh) 電壓控制振盪器、ｐｌｌ電路和ｃｄｒ裝置
EP0547916B1 (en) A voltage regulator control circuit
US6215353B1 (en) Stable voltage reference circuit
CN101266275B (zh) 半导体集成电路及其相位补偿用电容的电容值调整方法
US7176699B2 (en) Auto-adjustment of RC cells within a circuit
CN100495927C (zh) 数字·模拟转换电路
CN1578126B (zh) 无平衡变压器放大系统
US5194802A (en) Transconductance current regulator using precisely sampled charges for current control
JP3324527B2 (ja) 利得制御回路及びその制御方法
US11323822B2 (en) Low-pass filter arrangement
JP2002198755A (ja) 可変利得増幅回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131002

Termination date: 20200924

CF01 Termination of patent right due to non-payment of annual fee