CN102160280B - 产生用于切换电容器电路的有效时间相依的偏置电流 - Google Patents

产生用于切换电容器电路的有效时间相依的偏置电流 Download PDF

Info

Publication number
CN102160280B
CN102160280B CN200980136180.3A CN200980136180A CN102160280B CN 102160280 B CN102160280 B CN 102160280B CN 200980136180 A CN200980136180 A CN 200980136180A CN 102160280 B CN102160280 B CN 102160280B
Authority
CN
China
Prior art keywords
phase signal
bias
switch
capacitor
sampling rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980136180.3A
Other languages
English (en)
Other versions
CN102160280A (zh
Inventor
春·C·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102160280A publication Critical patent/CN102160280A/zh
Application granted granted Critical
Publication of CN102160280B publication Critical patent/CN102160280B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45166—Only one input of the dif amp being used for an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45321—Indexing scheme relating to differential amplifiers the common source stage of a BIFET cascode dif amp being implemented fully by FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45461—Indexing scheme relating to differential amplifiers the CSC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45561—Indexing scheme relating to differential amplifiers the IC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明的示范性实施例包括自适应地产生用于切换电容器电路的偏置电流。示范性设备包括在一取样速率下操作的第一相位信号和第二相位信号。所述第一相位信号的断言时间和所述第二相位信号的断言时间被预先界定的非重叠时间分离。所述设备还包括切换电容器电路，其具有可操作地耦合到所述第一相位信号和所述第二相位信号的多个切换电容器。放大器可操作地耦合到所述切换电容器电路，且具有与自适应偏置电流成反比的响应时间。偏压产生器耦合到所述放大器，且操作以响应于所述第一相位信号的所述断言时间而修改所述自适应偏置电流。

Description

产生用于切换电容器电路的有效时间相依的偏置电流
技术领域
本发明一般涉及电子装置，且更具体来说，涉及用于产生用于切换电容器电路的偏置电流的技术。
背景技术
切换电容器电路为在不同取样电容器之间移动电荷以便实现仿真电阻器网络的所要信号处理功能的电路。切换电容器电路可基于电容器大小的比与对电容器充电和放电的取样速率(可常常以高精确度获得此两者)而准确地实施信号处理功能。切换电容器电路广泛地用以实施例如模/数转换器(ADC)、数/模转换器(DAC)、滤波器、放大器、抽选器等的各种电路块。
切换电容器电路通常包括例如用于放大输入信号且在取样电容器之间分配电荷的运算放大器的有源电路。所述有源电路可经偏置，使得其可在半导体工艺、温度和电压(PVT)的最坏条件下对最高所预期取样频率充分作出响应。此偏置使有源电路消耗大量电力，所述电力可能在较低取样频率应用或较佳PVT条件下被浪费。
图1说明切换电容器积分器的常规实施方案。输入信号10馈入第一开关12，所述第一开关12耦合到第一电容器16和第二开关14。第一电容器16的另一侧耦合到第三开关22和第四开关24。第三开关22的另一侧耦合到运算放大器40的反相输入。反馈电容器48耦合在所述运算放大器40的输出42与所述反相输入之间。非反相输入耦合到接地。第一开关12和第四开关24由控制信号的第二相位60控制。类似地，第二开关14和第三开关22由所述控制信号的第一相位50控制。
图2说明第一相位50和第二相位60信号。如可看到，在第二相位60为低时，第一相位50为高，且在第二相位60为高时，第一相位50为低。
在操作中，当断言第二相位60时，输入信号10将经由第一开关12对第一电容器16充电，而第二开关14断开且第一电容器16的相反侧经由第四开关24耦合到接地。在断言第一相位50的时间期间，第二开关14和第三开关22闭合且第一电容器16将放电到运算放大器40的反相输入上和第二电容器48上。运算放大器40和第二电容器48的组合与切换电容器输入功能一起执行对输入信号10的积分功能，使得输出42为输入信号10的积分信号。
运算放大器配置有响应时间。为了使积分器适当地执行，响应时间必须足够快以在可用时间(即，相位50的断言时间)内对运算放大器作出响应。因此，常规切换电容器电路必须使用可对最快所预期取样频率(即，相位50的最小断言时间)作出充分响应的运算放大器来建构。然而，如果切换电容器电路正在以较慢取样频率运行，则快速运算放大器将消耗比必需的电力多的电力，因为可能已使用较慢的运算放大器。
需要用于修改切换电容器电路的运算放大器的方法和设备，使得运算放大器的功率可调整且与操作的取样频率相关，以当运算放大器正较慢地运行时减少其功率且当运算放大器正较快地运行时减小其响应时间。
发明内容
无
附图说明
图1展示常规切换电容器积分器的示意图。
图2展示图1的电路的控制信号的时序图。
图3展示无线通信装置的方框图。
图4展示无线接收器内的∑ΔADC的方框图。
图5展示根据本发明的示范性实施例的切换电容器积分器的示意图。
图6展示用于图5的电路的控制信号的时序图。
图7展示具有不同响应时间的运算放大器的输出响应的曲线图。
图8展示根据本发明的示范性实施例的偏压产生器。
具体实施方式
词语“示范性”在本文中用以指“充当一实例、例子或说明”。本文中经描述为“示范性”的任何实施例未必被解释为比其它实施例优选或有利。
下文结合附图所阐述的“具体实施方式”意欲作为对本发明的示范性实施例的描述且无意表示可实践本发明的仅有实施例。在整个此描述中所使用的术语“示范性”意指“充当一实例、例子或说明”且不一定被理解为比其它示范性实施例优选或有利。出于提供对本发明的示范性实施例的透彻理解的目的，“具体实施方式”包括特定细节。所属领域的技术人员将明白，可在不具有这些特定细节的情况下实践本发明的示范性实施例。在一些情形下，以方框图的形式展示众所周知的结构和装置以便避免混淆本文中所呈现的示范性实施例的新颖性。
所属领域的技术人员应理解，可使用多种不同的技术和技艺中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光学场或光学粒子或其任何组合来表示可能在整个以上描述中所参考的数据、指令、命令、信息、信号、位、符号和码片。
在此描述中，可以方框图的形式展示电路和功能以便不以不必要的细节来混淆本发明。此外，所展示和描述的特定电路实施方案仅为实例，且不应被解释为实施本发明的唯一方式，除非本文中另有规定。块定义和在各种块之间的逻辑的分割表示特定实施方案。所属领域的技术人员将容易命笔，可通过众多其它分割解决方案来实践本发明。大部分情况下，已省略关于时序考虑等的细节，其中所述细节对获得本发明的充分理解并非必要，且在所属领域的技术人员的能力范围内。
所属领域的技术人员应进一步了解，可将结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块、电路和算法步骤实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的此可互换性，已在上文大体上就其功能性描述了各种说明性组件、块、模块、电路和步骤。将所述功能性实施为硬件还是软件视特定应用和强加于整个系统上的设计约束而定。所属领域的技术人员可针对每一特定应用以不同的方式来实施所描述的功能性，但所述实施决策不应被解释为会导致脱离本发明的示范性实施例的范围。
可使用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块和电路。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规的处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。
结合本文中所揭示的示范性实施例而描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以上述两者的组合来体现。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸磁盘、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代方案中，处理器和存储媒体可作为离散组件而驻留于用户终端中。
术语“晶片”和“衬底”应被理解为基于半导体的材料，其包括硅、绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、经掺杂和未经掺的杂半导体、由基底半导体基座支撑的硅外延层，和其它半导体结构。此外，当在以下描述中提到“晶片”或“衬底”时，可能已利用先前的处理步骤在基底半导体结构或基座中或在基底半导体结构或基座上形成区域或结。另外，半导体无需基于硅，而是可(尤其)基于硅锗、绝缘体上硅、蓝宝石上硅、锗或砷化镓。
本发明的示范性实施例包括用于偏置切换电容器电路的运算放大器以使得运算放大器的响应时间或带宽与控制脉冲有效时间相关，以在有效时间内将电力仅保持在维持适当稳定时间所需的电力量的方法和设备。
本文中所描述的示范性方法和设备可用于(用于例如ADC、DAC、滤波器、积分器、放大器、抽选器等各种电路块的)切换电容器电路。所述技术还可用于例如无线通信、计算、网络连接、消费型电子装置等各种应用。所述技术还可用于例如无线通信装置、蜂窝式电话、个人数字助理(PDA)、手持式装置、无线调制解调器、膝上型计算机、无绳电话、蓝牙装置、广播接收器、消费型电子装置等各种装置。作为非限制性实例，以下描述在可为蜂窝式电话或某一其它装置的无线通信装置中使用所述技术。
首先，描述ADC的非限制性实例以展示如何可使用本发明的实施例的实例。接着，详细描述本发明的示范性实施例的细节。
图3展示无线通信装置100的设计的方框图。为简单起见，仅在图3中展示接收器部分。还为简单起见，在图3中仅展示用于一个天线的一个接收链。一般来说，无线装置可包括用于任何数目的天线、任何数目的频带和任何数目的无线电技术的任何数目的接收链。
天线110接收由基站发射的射频(RF)调制信号且提供所接收的RF信号。低噪声放大器(LNA)112放大所述所接收的RF信号且提供经放大的RF信号。滤波器114对所述经放大的RF信号进行滤波，以使在所关注频带中的信号分量通过，且移除频带外噪声和非所要的信号。下变频器116使用本机振荡器(LO)信号(未图示)将所述经滤波的RF信号下变频且提供经下变频的信号。LO信号的频率经选择使得选定频道中的所要信号被下变频到基带或接近基带。放大器(Amp)118放大所述经下变频的信号且提供具有所要信号电平的信号。低通滤波器120对来自放大器118的信号进行滤波，以使在选定频道中的所要信号通过，且移除可由下变频过程产生的噪声和非所要的信号。
∑ΔADC 130基于取样时钟SCLK将来自低通滤波器120的模拟信号数字化且将数字样本提供到数据处理器150。与其它类型的ADC相比，∑ΔADC 130可提供某些优点，例如，较佳的线性、改进的量化噪声特性和较简单的实施。∑ΔADC 130可通过在比所要信号带宽大许多倍的取样速率下对模拟信号的振幅的变化进行连续一位近似而执行对模拟信号的模/数转换。数字样本包括所要信号和量化噪声。∑ΔADC 130可经设计以使得量化噪声被推(或经噪声塑形)出频带外，使得可更容易地对其进行滤波。
偏压电路140(还被称作偏压产生器)产生用于∑ΔADC 130的偏置电流，如下文所描述。∑ΔADC 130和偏压电路140可实施于模拟IC、RF IC(RFIC)、混合信号IC、专用集成电路(ASIC)等上。可与用于工艺的合适衬底一起使用例如双极工艺和CMOS工艺的任何合适工艺。
数据处理器150可包括用于处理来自∑ΔADC 130的数字样本的各种单元。举例来说，数据处理器150可包括一个或一个以上数字信号处理器(DSP)、精简指令集计算机(RISC)处理器、中央处理单元(CPU)等等。控制器/处理器160可控制无线装置100的操作。控制器/处理器160可产生用于∑ΔADC 130的取样时钟和用于偏压电路140的控制信号，如图3中所示。取样时钟和控制信号也可由无线装置100内的某一其它单元产生。存储器162可存储用于无线装置100的程序代码和数据。当然，在一些示范性实施例中，数据处理器150和控制器/处理器160可为同一功能单元。
图3展示使用直接转换架构(其还被称作零中频(ZIF)架构)实施的示范性接收器的设计。在直接转换架构中，RF信号在一个阶段中直接从RF下变频到基带。接收器还可使用超外差架构来实施，在所述超外差架构中，RF信号在多个阶段中经下变频，例如，在一个阶段中从RF下变频到中频(IF)，且接着在另一阶段中从IF下变频到基带。超外差架构和直接转换架构可使用不同电路块和/或具有不同要求。
另外，图3展示具有∑ΔADC的特定接收器设计。接收器还可包括图1中未展示的不同和/或额外的电路块。举例来说，∑ΔADC 130可被常规ADC取代，低通滤波器120可被切换电容滤波器取代，等等。一般来说，接收器可包括用于任何数目的电路块的任何数目的切换电容器电路。为简单起见且非限制，以下大量描述假定∑ΔADC 130为无线装置100内的仅有的切换电容器电路。
无线装置100可支持用于无线通信、陆地广播、卫星通信等的一个或一个以上无线电技术。举例来说，无线装置100可支持以下无线电技术中的一者或一者以上：
●全球移动通信系统(GSM)、宽带码分多址(WCDMA)、长期演进(LTE)和/或来自名为“第三代合作伙伴计划”(3GPP)的组织的其它无线电技术；
●CDMA20001X(或简称为1X)、CDMA20001xEV-DO(或简称为1xEV-DO)、超移动宽带(UMB)和/或来自名为“第三代合作伙伴计划2”(3GPP2)的组织的其它无线电技术；
●IEEE 802.11(Wi-Fi)、IEEE 802.16(WiMAX)、IEEE 802.20和/或来自IEEE的其它无线电技术；
●手持式数字视频广播(DVB-H)、陆地电视广播的综合业务数字广播(ISDB-T)、MediaFLOTM和/或其它数字广播技术，和
●美国全球定位系统(GPS)、欧洲伽利略、俄罗斯格洛纳斯或全球导航卫星系统(GNSS)。
无线装置100可支持用于一个或一个以上无线电技术的多种操作模式。每一模式可用于特定无线电技术中的特定信号带宽。LTE和UMB支持可变信号带宽，且可针对LTE和UMB中的不同的可能信号带宽而界定多种模式。无线装置100内的∑ΔADC 130和其它切换电容器电路可经设计以处置由无线装置100支持的所有模式。
可使用例如单环路∑ΔADC、MASH∑ΔADC等各种设计来实施∑ΔADC 130。还可以例如一阶、二阶或更高阶的任何阶来实施∑ΔADC 130。一般来说，较高阶可能以较大电路复杂性为代价而提供较好的性能。
图4展示二阶∑ΔADC 130的方框图，其为图1中的∑ΔADC 130的一种设计。∑ΔADC130包括串联耦合的两个区段210a和210b、量化器230和1位DAC 232。
在区段210a内，求和器212a从模拟信号减去由DAC 232输出的经量化信号。求和器212a的输出由积分器220a积分且由放大器222a以增益K1放大以获得区段210a的输出。在区段210b内，求和器212b从区段210a的输出减去经量化的信号。求和器212b的输出由积分器220b积分且由放大器222b以增益K2放大以获得区段210b的输出。量化器230将区段210b的输出与参考电压比较，且基于比较结果而提供1位数字样本。DAC 232将数字样本转换成模拟并提供经量化信号。
可使用例如单次取样切换电容器电路、相关双重取样(CDS)电路、自动归零(AZ)电路、斩波器稳定(CS)电路等各种切换电容器电路设计来实施积分器220a和220b。切换电容器电路使用一个或一个以上放大器、电容器和开关，其全部可容易在互补金属氧化物半导体(CMOS)中制造。
图5说明作为使用本发明的示范性实施例的切换电容器电路的非限制性实例的切换电容器积分器400的实施方案。输入信号410馈入第一开关S1，所述第一开关S1耦合到第一电容器C1和第二开关S2。第一电容器C1的另一侧耦合到第三开关S3和第四开关S4。第三开关S3的另一侧耦合到运算放大器450的反相输入。第四开关S4的另一侧耦合到接地。反馈电容器C2耦合在所述运算放大器450的输出490与所述反相输入之间。非反相输入耦合到接地。第二开关S2和第三开关S3由第一相位信号P1控制。类似地，第一开关S1和第四开关S4由第二相位信号P2控制。
图6说明第一相位信号P1和第二相位信号P2。如可看到，在第二相位信号P2为低时，第一相位信号P1为高，且在第二相位信号P2为高时，第一相位信号P1为低。如本文中所使用，每一相位的断言时间(即，有效时间)经界定为高脉宽时间。当然，所属领域的技术人员应认识到，所述断言时间可为低脉宽时间。在许多切换电容器电路中，双相位控制信号(即，第一相位信号P1和第二相位信号P2)经配置成非重叠的。经展示为TNO1和TNO2的此非重叠时间确保在可对电容器放电的开关接通之前，可对电容器充电的开关关断。然而，非重叠时间还减少用于对电容器充电或将电容器放电到积分节点(例如，运算放大器450的非反相输入)上的有效时间TACT的量。如本文中所使用，一般来说，TACT指代有效时间TACT1和TACT2。因此，第一相位信号P1和给定时钟周期TPER的有效时间为：
TACT1＝TPER-TACT2-TNO1-TNO2。
在较小有效时间TACT的情况下，运算放大器必须具有较快的响应时间以在有效时间TACT期间对从电容器C1放电的信号完全作出响应。
返回到图5，运算放大器450包括一般被称作电流镜的众所周知的电路配置。在运算放大器450中，n沟道晶体管n21(还被称作参考晶体管n21)以二极管配置进行连接，其中栅极与漏极连接在一起。由于栅极和漏极连接到同一电位，所以参考晶体管n21在饱和区域中操作。因此，晶体管以类似于p-n结二极管的电压对电流特性进行操作。
电流镜配置包含同一类型的两个晶体管(例如，两个p沟道或两个n沟道)，其中晶体管的源极连接在一起且晶体管的栅极连接在一起。电流镜按照以下理论操作：如果两个晶体管被类似地处理且具有呈所界定的比例N的大小W/L(即，宽度/长度)，则穿过所述两个晶体管的电流关系将具有同一比例N。举例来说，在运算放大器450中，如果参考晶体管n21和电流镜晶体管n22具有同一W/L，则其将具有大体上相同的流过其的电流量。之所以这样是因为两个晶体管连接到同一源极，且具有界定漏极电流的量值的相同的栅极到源极电压。通常，电流镜经设计成具有拥有相同大小(即，比例N＝1)的两个晶体管。然而，可使用其它比例。
包含参考晶体管n21和电流镜晶体管n22的电流镜配置产生用于包含第一差动晶体管p21和第二差动晶体管p22的差动晶体管对的成比例有效负载458。
差动晶体管对的漏极耦合到电流镜且差动晶体管对的源极连接到自适应偏置电流Ibias590(本文中还被称作偏置电流源)。第一差动晶体管p21的栅极耦合到非反相输入且第二差动晶体管p22的栅极连接到反相输入。偏置电流源提供自适应偏置电流590以用于设定差动晶体管对的所要操作点。在运算放大器450的操作中，差动晶体管对(p21和p22)放大在非反相输入与反相输入之间的电压差。
运算放大器450为可用于本发明的实施例中的放大器类型的非限制性实例。还可使用其它更复杂的放大器。作为其它非限制性实例，放大器可包括其它偏压电路以控制各种偏压点、额外增益级和其组合。
在切换电容器积分器400的操作中，当断言第二相位信号P2(即，有效)时，输入信号410将经由第一开关S1对第一电容器C1充电，其中第一电容器C1的相对侧经由第四开关S4耦合到接地。在断言第一相位信号P1的时间期间，第二开关S2和第三开关S3闭合且第一电容器C1将经由第二开关S2放电到运算放大器450的反相输入和反馈电容器C2上。运算放大器450和反馈电容器C2的组合与切换电容器输入功能一起执行输入信号410的积分功能，以使得输出490为输入信号410的经积分信号。
如以上所提及，无线装置100可支持用于多种无线电技术的多种模式。不同模式可与不同信号带宽相关联。举例来说，无线装置100可支持用于GSM和WCDMA的两种模式。用于GSM的信号带宽可为100千赫(KHz)，而用于WCDMA的信号带宽可为1.92兆赫(MHz)。
因此，对∑ΔADC 130的速度要求针对不同模式可为不同的。一般来说，对于逐渐变大的信号带宽来说，∑ΔADC 130需要逐渐变快的速度。为了支持多种模式，∑ΔADC130可经设计成具有可调适的速度。偏压产生器(图5中的500或图3中的140)可用以针对不同模式产生用于∑ΔADC 130的自适应偏置电流590。
在本发明的示范性实施例中，切换电容器电路(例如，∑ΔADC)可经设计并操作以具有可基于第一相位信号P1或第二相位信号P2的有效时间(即，TACT1或TACT2)而变化的性能。此可通过使用具有与自适应偏置电流590成比例的带宽的运算放大器450来实现。可与有效时间TACT成反比地产生自适应偏置电流590。此自适应偏置电流590可允许通过改变偏置电流而针对不同模式来改变切换电容器电路的速度，此可确保所述切换电容器电路的速度对于取样速率为足够的，而不使用过多电力。
图7说明较快运算放大器的Vout660和较慢运算放大器的Vout670。一般来说，较快运算放大器必定消耗更多电力以便具有较快响应时间。参看图6和图7，在运算放大器的输出(Vout(t))上必须达到给定电压Vf以确保用于给定操作频率的足够快的响应时间。如可看到，较快运算放大器的输出660在T0与(T0+TACT)之间的时间周期中实现此输出电压Vf。较慢运算放大器的输出670并未完全实现Vf，且如果用于具有TACT的有效脉宽的系统中，则将展现降低的性能。
返回到图5，可使用由偏压产生器500产生的自适应偏置电流590来调整运算放大器450的带宽(或响应时间)。
图8展示适于产生自适应偏置电流590以控制图5中的放大器450以及其它切换电容器电路(包括一些图3和图4的电路，例如，LPF 120、滤波器114和积分器220a与220b)的偏压产生器500的示意图。所述偏压产生器500可基于选定模式而自适应地产生用于切换电容器电路(例如，∑ΔADC 130)的自适应偏置电流590并跟踪IC工艺和温度的变化。
在图8中所示的设计中，偏压产生器500包括在其反相输入处由偏压VREF馈入的偏压放大器530、电流镜540、反馈开关550、频率相依阻抗560和任选的滤波器580。
可使用带隙电压基准产生偏压VREF且偏压VREF可在IC工艺和温度变化期间近似恒定。还可使用其它电压基准产生偏压VREF且偏压VREF可具有任何合适的值。偏压放大器530仅被称作偏压放大器以将其与图5的运算放大器450区分开来，任何合适的放大器可用于偏压放大器530。
任选的滤波器可包括一个或一个以上电容器和电阻器(例如，经展示为R1和C4的简单滤波器)。此任选的滤波器可减少与切换电容器的充电和放电相关联的噪声和电流尖峰(current spike)。
频率相依阻抗560为切换电容器负载，其在与第一相位信号P1和第二相位信号P2相同的频率下(经由信号CLK和CLK#)操作，但无需与其具有任何特定相位关系。因此，在一些实施例中，CLK和CLK#可由第一相位信号P1和第二相位信号P2的若干版本驱动。频率相依阻抗通过在一时钟循环内平均化电容器C3中的电荷来实现等效电阻。此平均化由开关462和开关464来实现。在断言CLK时，电容器C3充电，且在断言CLK#时，电容器C3放电。如早先所提及，不应同时断言CLK和CLK#，因为当开关462和开关464两者均闭合时，可能引起到接地的短路。因此，平均电流IAVG流过等效电阻：
REQ＝1/(f*C3)＝TPER/C3。
为了分析，假定总是闭合反馈开关550。在此情况下，IAVG将可用于电流镜540的第一晶体管542。归因于电流镜射(如以上所描述)，流过第一晶体管542的电流量(或成比例的电流量)将流过第二晶体管544以产生自适应偏置电流590。为了论述的平衡起见，将假定第一晶体管542和第二晶体管544具有相同大小。因此，在反馈开关550闭合的情况下，自适应偏置电流590将为：
IBIAS＝VREF/REQ＝(VREF*C3)/TPER
然而，当反馈开关550通过第一相位信号P1而操作时，自适应偏置电流590将与第一相位信号P1的有效时间TACT成反比。换句话说，自适应偏置电流590为：
IBIAS＝(VREF/REQ)*(TPER/TACT)＝(VREF*C3)/TACT
因此，自适应偏置电流590与第一相位信号P1的有效脉宽TACT1成反比。类似地，自适应偏置电流590与C3的电容和电压基准VREF成比例。
因此，图8所示的设计允许基于选定模式而自适应地产生偏置电流IBIAS。偏置电流与可基于选定模式而确定的有效时间TACT1成反比。对于具有较高速度的模式来说，应用较高取样速率，且由偏压产生器500产生较大偏置电流。
另外，图8中的设计允许偏置电流跟踪归因于IC工艺和温度的变化而引起的在用于∑ΔADC的积分器中的取样电容器的改变。偏置电流与电容C3成比例，其可以与各种切换电容器电路中的取样电容器相同的方式在IC工艺和温度上变化。举例来说，如果∑ΔADC内的取样电容器归因于IC工艺而变大，则电容器C3将按近似相同的百分比而变大，且自适应偏置电流590将产生按比例更大的偏置电流，其将随后允许∑ΔADC内的OTA具有较快响应时间。
此外，本发明的示范性实施例适应可转化为TACT的持续时间的改变的PVT的改变。对于给定模式(例如，给定取样频率)来说，归因于实现非重叠时间(TNO1和TNO2)的方式，TACT仍可变化。可(例如)使用易受PVT变化影响的延迟单元来产生非重叠时钟。因此，自适应偏置电流590的改变将间接跟踪会引起TACT改变的时钟产生器中的延迟的改变。
由于自适应产生的偏置电流可确保最坏条件下的足够速度而无需偏置电流的较大裕度，所以本文中所描述的技术可能够减少电力消耗并改进∑ΔADC和其它切换电容器电路的性能。在使用自适应产生的偏置电流的情况下，∑ΔADC和其它切换电容器电路的性能还可跨越IC工艺和温度拐角而在更紧密的范围内变化，此可改进良率。在支持大量模式时，所述技术尤其有益。举例来说，可能存在用于具有不同取样速率的UMB的10种模式。所述技术可容易针对所有模式而产生不同偏置电流以实现较低的电力消耗和良好的ADC性能。
可在IC、模拟IC、RFIC、混合信号IC、ASIC、印刷电路板(PCB)、电子装置等上实施本文中所描述的技术和偏压电路。还可使用例如CMOS、NMOS、PMOS、双极结晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等各种IC工艺技术来制造偏压电路。
实施本文中所描述的技术的设备可为独立装置或可为较大装置的一部分。装置可为：独立IC、可包括用于存储数据和/或指令的存储器IC的一个或一个以上IC的集合、例如RF接收器(RFR)或RF发射器/接收器(RTR)的RFIC、例如移动台调制解调器(MSM)的ASIC、可嵌入于其它装置内的模块、接收器、蜂窝式电话、无线装置、手持机，或移动单元，或其它合适的装置。
在一个或一个以上示范性实施例中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件实施，则所述功能可作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行传输。计算机可读媒体包括计算机存储媒体和通信媒体两者，通信媒体包括促进将计算机程序从一处传递到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例而非限制的方式，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以载运或存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。而且，适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电和微波的无线技术包括于媒体的定义中。如本文中所使用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各者的组合也应包括于计算机可读媒体的范围内。
提供对所揭示的示范性实施例的先前描述以使所属领域的技术人员能够制作或使用所揭示的本发明。所属领域的技术人员将容易明白对这些示范性实施例的各种修改，且可在不脱离本发明的精神或范围的情况下将本文中所界定的一般原理应用于其它实施例中。因此，本发明无意限于本文所示的实施例，而是将赋予本发明与本文中所揭示的原理和新颖特征一致的最广范围。

Claims (22)

1.一种用于产生偏置电流的设备，其包含：
切换电容器电路，其包含多个切换电容器，其中第一相位信号P1和第二相位信号P2可操作地被提供到所述多个切换电容器，其中所述第一相位信号P1和所述第二相位信号P2在取样速率下操作，且其中所述第一相位信号P1的断言时间和所述第二相位信号P2的断言时间被预先界定的非重叠时间分离；
放大器，其可操作地耦合到所述切换电容器电路，且具有与自适应偏置电流成反比的响应时间；以及
偏压产生器，其中所述偏压产生器的偏置电流源耦合到所述放大器，且所述偏压产生器操作以响应于所述第一相位信号P1的所述断言时间而修改所述自适应偏置电流，其中所述自适应偏置电流适合于支持第一通讯模式的第一带宽以及第二通讯模式的第二带宽，且其中所述第二带宽不同于所述第一带宽。
2.根据权利要求1所述的设备，其中用于所述切换电容器电路的所述取样速率为可变取样速率，且其中所述第一相位信号和所述第二相位信号的所述断言时间与所述可变取样速率成比例。
3.根据权利要求1所述的设备，其中所述切换电容器电路包含用以执行选自由滤波器、积分器、放大器和抽选器组成的群组的功能的电路。
4.根据权利要求1所述的设备，其中所述切换电容器电路包含操作以在所述取样速率下将模拟信号数字化并提供数字样本的∑Δ模/数转换器(∑ΔADC)。
5.根据权利要求1所述的设备，其中所述取样速率是基于选自与不同取样速率相关联的多种模式当中的一模式而确定的，且其中所述偏压产生器操作以产生将与用于∑ΔADC的所述第一相位信号的所述断言时间成比例的所述自适应偏置电流。
6.根据权利要求1所述的设备，其中所述偏压产生器操作以基于所述偏压产生器中的至少一个电容器而产生所述自适应偏置电流，所述至少一个电容器在IC工艺的变化过程中跟踪所述切换电容器电路中的所述多个切换电容器。
7.根据权利要求1所述的设备，其中所述偏压产生器包含：
偏压放大器，其包含可操作地耦合到参考电压的反相输入、非反相输入和输出；
反馈开关，其由所述第一相位信号控制，其第一侧耦合到所述偏压放大器的所述输出；
频率相依阻抗，其耦合到所述反馈开关的第二侧，且经配置为在与所述第一相位信号相同的频率下操作的切换电容器网络，其中所述反馈开关的所述第二侧与所述偏压放大器的所述非反相输入通过反馈信号耦合；以及
电流镜，其可操作地耦合到所述偏压放大器的所述输出以产生所述自适应偏置电流。
8.根据权利要求7所述的设备，其中所述频率相依阻抗包含：
第一开关，其由第一时钟控制，且可操作地耦合到所述反馈开关的所述第二侧；
电容器，其耦合在所述第一开关与接地之间；
第二开关，其由第二时钟控制，且与所述电容器并联；且
其中所述第一时钟和所述第二时钟在所述取样速率下操作。
9.根据权利要求7所述的设备，其进一步包含滤波器，所述滤波器可操作地耦合于所述反馈信号中且包含连接在所述反馈开关的所述第二侧与所述非反相输入之间的电阻器和连接在所述非反相输入与接地之间的电容器。
10.根据权利要求1所述的设备，其中所述设备为集成电路。
11.一种用于产生偏置电流的设备，其包含：
切换电容器电路，其包含多个切换电容器，其中第一相位信号P1和第二相位信号P2可操作地被提供到所述多个切换电容器，其中所述第一相位信号P1和所述第二相位信号P2在取样速率下操作，且其中所述第一相位信号P1的断言时间和所述第二相位信号P2的断言时间被预先界定的非重叠时间分离；偏压产生器，其经配置以响应于所述第一相位信号P1的所述断言时间而产生自适应偏置电流，其中所述自适应偏置电流适合于支持第一通讯模式的第一带宽以及第二通讯模式的第二带宽，其中所述第二带宽不同于所述第一带宽，且其中所述偏压产生器包含：
偏压放大器，其包含可操作地耦合到参考电压的反相输入、非反相输入和输出；
反馈开关，其由所述第一相位信号控制，其第一侧耦合到所述偏压放大器的所述输出；
频率相依阻抗，其耦合到所述反馈开关的第二侧，且经配置为在与所述第一相位信号相同的频率下操作的切换电容器网络，其中所述反馈开关的所述第二侧与所述偏压放大器的所述非反相输入通过反馈信号耦合；以及
电流镜，其可操作地耦合到所述偏压放大器的所述输出以产生所述自适应偏置电流；以及
放大器，其可操作地耦合到所述多个切换电容器和所述自适应偏置电流，且具有与所述自适应偏置电流成反比的响应时间。
12.根据权利要求11所述的设备，其中用于切换电容器电路的所述取样速率为可变取样速率，且其中所述第一相位信号和所述第二相位信号的所述断言时间与所述可变取样速率成比例。
13.根据权利要求11所述的设备，其中所述切换电容器电路包含用以执行选自由滤波器、积分器、放大器和抽选器组成的群组的功能的电路。
14.根据权利要求11所述的设备，其中所述切换电容器电路包含操作以在所述取样速率下将模拟信号数字化并提供数字样本的∑Δ模/数转换器(∑ΔADC)。
15.根据权利要求11所述的设备，其中所述取样速率是基于选自与不同取样速率相关联的多种模式当中的一模式而确定的，且其中所述偏压产生器操作以产生将与用于∑ΔADC的所述第一相位信号的所述断言时间成比例的所述自适应偏置电流。
16.根据权利要求11所述的设备，其中所述偏压产生器操作以基于所述偏压产生器中的至少一个电容器而产生所述自适应偏置电流，所述至少一个电容器在IC工艺和温度的变化过程中跟踪所述切换电容器电路中的所述多个切换电容器。
17.根据权利要求11所述的设备，其中所述频率相依阻抗包含：
第一开关，其由第一时钟控制，且可操作地耦合到所述反馈开关的所述第二侧；
电容器，其耦合在所述第一开关与接地之间；
第二开关，其由第二时钟控制，且与所述电容器并联；且
其中所述第一时钟和所述第二时钟正在所述取样速率下操作。
18.根据权利要求11所述的设备，其进一步包含滤波器，所述滤波器可操作地耦合于所述反馈信号中且包含连接在所述反馈开关的所述第二侧与所述非反相输入之间的电阻器和连接在所述非反相输入与接地之间的电容器。
19.根据权利要求11所述的设备，其中所述设备为集成电路。
20.一种用于产生偏置电流的方法，其包含：
产生第一相位信号P1和第二相位信号P2，所述第一相位信号和第二相位信号均以一取样速率操作，其中由预先界定的非重叠时间分离所述第一相位信号P1的断言时间和所述第二相位信号P2的断言时间；
使用所述第一相位信号P1和所述第二相位信号P2来操作切换电容器电路，所述切换电容器电路具有与自适应偏置电流成比例的带宽；以及
产生与所述第一相位信号P1的所述断言时间成反比的所述自适应偏置电流，所述自适应偏置电流适合于支持第一通讯模式的第一带宽以及第二通讯模式的第二带宽，其中所述第二带宽不同于所述第一带宽。
21.根据权利要求20所述的方法，其进一步包含：
从与不同取样速率相关联的多种模式当中选择一模式；以及
产生将与在选定模式的所述取样速率下运行的所述第一相位信号的所述断言时间成比例的所述自适应偏置电流。
22.根据权利要求20所述的方法，其中所述产生所述偏置电流包含基于至少一个电容器而产生所述自适应偏置电流，所述至少一个电容器在IC工艺和温度的变化过程中跟踪所述切换电容器电路中的多个切换电容器。
CN200980136180.3A 2008-09-17 2009-09-17 产生用于切换电容器电路的有效时间相依的偏置电流 Expired - Fee Related CN102160280B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/212,486 2008-09-17
US12/212,486 US7982526B2 (en) 2008-09-17 2008-09-17 Active-time dependent bias current generation for switched-capacitor circuits
PCT/US2009/057365 WO2010033735A1 (en) 2008-09-17 2009-09-17 Active-time dependent bias current generation for switched-capacitor circuits

Publications (2)

Publication Number Publication Date
CN102160280A CN102160280A (zh) 2011-08-17
CN102160280B true CN102160280B (zh) 2015-01-14

Family

ID=41508027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980136180.3A Expired - Fee Related CN102160280B (zh) 2008-09-17 2009-09-17 产生用于切换电容器电路的有效时间相依的偏置电流

Country Status (7)

Country Link
US (1) US7982526B2 (zh)
EP (1) EP2353220B1 (zh)
JP (1) JP5373088B2 (zh)
KR (1) KR101232922B1 (zh)
CN (1) CN102160280B (zh)
TW (1) TW201029334A (zh)
WO (1) WO2010033735A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010086348A2 (en) * 2009-01-28 2010-08-05 St-Ericsson Sa Method and system for measuring a time constant of an integrated circuit, and integrated circuit provided with such a system
CN102435799B (zh) * 2011-04-15 2014-01-22 北京博电新力电气股份有限公司 一种精密大电流的发生装置
US8531324B2 (en) * 2011-07-19 2013-09-10 Freescale Semiconductor, Inc. Systems and methods for data conversion
US8384579B2 (en) * 2011-07-19 2013-02-26 Freescale Semiconductor, Inc. Systems and methods for data conversion
US8542066B2 (en) * 2012-02-09 2013-09-24 Analog Devices, Inc. Apparatus and methods for reducing output noise of a signal channel
US9413313B2 (en) * 2013-09-09 2016-08-09 Skyworks Solutions, Inc. Multimode power amplifier bias circuit with selectable bandwidth
KR102211167B1 (ko) * 2014-08-14 2021-02-02 삼성전자주식회사 바디 바이어스 전압 생성기 및 이를 포함하는 시스템-온-칩
KR20160076197A (ko) 2014-12-22 2016-06-30 에스케이하이닉스 주식회사 듀티 싸이클 감지 회로 및 이를 포함하는 반도체 장치
CN105807832B (zh) * 2014-12-30 2017-08-11 中国科学院深圳先进技术研究院 基准稳压电路
US9525426B2 (en) * 2015-02-05 2016-12-20 Infineon Technologies Ag Cross-coupled input voltage sampling and driver amplifier flicker noise cancellation in a switched capacitor analog-to-digital converter
US10061336B1 (en) * 2017-10-29 2018-08-28 Birad—Research & Development Company Ltd. Switch capacitor in bandgap voltage reference (BGREF)
CN108259007B (zh) * 2017-12-29 2021-06-04 思瑞浦微电子科技（苏州）股份有限公司 应用于运放转换速率的增强电路
KR102160153B1 (ko) * 2018-10-31 2020-09-25 성균관대학교 산학협력단 스위치드-커패시터 고속 적분장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101166016A (zh) * 2006-10-20 2008-04-23 三星电子株式会社 比率独立的开关电容放大器和其操作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3848195A (en) 1973-03-12 1974-11-12 Bell Telephone Labor Inc Differential amplifier with dynamic biasing
JPH06105856B2 (ja) * 1986-06-27 1994-12-21 株式会社日立製作所 定電流源回路
US5166630A (en) * 1989-05-24 1992-11-24 Motorola, Inc. Low current switched capacitor circuit
US5691720A (en) * 1996-03-08 1997-11-25 Burr- Brown Corporation Delta sigma analog-to-digital converter having programmable resolution/bias current circuitry and method
US5982315A (en) * 1997-09-12 1999-11-09 Qualcomm Incorporated Multi-loop Σ Δ analog to digital converter
US6614285B2 (en) * 1998-04-03 2003-09-02 Cirrus Logic, Inc. Switched capacitor integrator having very low power and low distortion and noise
US6369745B1 (en) * 1998-04-03 2002-04-09 Cirrus Logic, Inc. Analog to digital switched capacitor converter using a delta sigma modulator having very low power, distortion and noise
US6653886B1 (en) * 1998-04-03 2003-11-25 Cirrus Logic, Inc. Power saving amplifier with selectable current levels
EP1168603A1 (en) 2000-06-26 2002-01-02 STMicroelectronics S.r.l. Switched-capacitor, fully-differential operational amplifier with high switching frequency
JP3841640B2 (ja) 2000-11-24 2006-11-01 富士通株式会社 半導体集積回路
US6686860B2 (en) 2000-12-12 2004-02-03 Massachusetts Institute Of Technology Reconfigurable analog-to-digital converter
JP4674976B2 (ja) * 2001-01-29 2011-04-20 ローム株式会社 音質調整装置
US6407623B1 (en) 2001-01-31 2002-06-18 Qualcomm Incorporated Bias circuit for maintaining a constant value of transconductance divided by load capacitance
US7333778B2 (en) * 2001-03-21 2008-02-19 Ericsson Inc. System and method for current-mode amplitude modulation
US6552676B1 (en) 2001-09-14 2003-04-22 Nokia Corporation Method and apparatus for power reduction in switched capacitor circuits
DE10251308B4 (de) 2002-11-04 2007-01-18 Advanced Micro Devices, Inc., Sunnyvale Integrierte geschaltete Kondensatorschaltung und Verfahren
US6839015B1 (en) * 2002-12-06 2005-01-04 Marvell International Ltd. Low power analog to digital converter
US7081789B2 (en) * 2003-12-24 2006-07-25 Telefonaktiebolaget Lm Erisson (Publ) Switched capacitor circuit compensation apparatus and method
JP2006074084A (ja) * 2004-08-31 2006-03-16 Sharp Corp 増幅回路
TWI259940B (en) 2004-12-09 2006-08-11 Novatek Microelectronics Corp Voltage-controlled current source apparatus
JP4676885B2 (ja) 2006-01-04 2011-04-27 富士通セミコンダクター株式会社 バイアス回路
US8044654B2 (en) 2007-05-18 2011-10-25 Analog Devices, Inc. Adaptive bias current generator methods and apparatus
US7750837B2 (en) * 2008-08-01 2010-07-06 Qualcomm Incorporated Adaptive bias current generation for switched-capacitor circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101166016A (zh) * 2006-10-20 2008-04-23 三星电子株式会社 比率独立的开关电容放大器和其操作方法

Also Published As

Publication number Publication date
WO2010033735A1 (en) 2010-03-25
KR101232922B1 (ko) 2013-02-15
US20100066436A1 (en) 2010-03-18
CN102160280A (zh) 2011-08-17
JP2012503441A (ja) 2012-02-02
KR20110065520A (ko) 2011-06-15
EP2353220A1 (en) 2011-08-10
EP2353220B1 (en) 2015-12-23
JP5373088B2 (ja) 2013-12-18
TW201029334A (en) 2010-08-01
US7982526B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
CN102160280B (zh) 产生用于切换电容器电路的有效时间相依的偏置电流
EP2321898B1 (en) Adaptive bias current generation for switched-capacitor circuits
US8786373B2 (en) Adjustable bypass circuit for a supply voltage for an amplifier
US7956682B2 (en) Amplifier
US8289074B2 (en) Discrete time operational transconductance amplifier for switched capacitor circuits
US9083453B2 (en) Power supply generator with noise cancellation
US10326405B2 (en) Class-H switching amplifier circuit having supply voltage proportional to an audio signal
JP5328975B2 (ja) Ｒｆパワーモジュール
WO2016099757A1 (en) Low power operational transconductance amplifier
US11181939B2 (en) Multi-mode oscillation circuitry with stepping control
EP2171839B1 (en) Electronic device and a method of biasing a mos transistor in an integrated circuit
JP5165610B2 (ja) Ｒｆ電力増幅回路
Rivela et al. A 65 nm CMOS low power RF front-end for L1/E1 GPS/galileo signals
JP5312982B2 (ja) Ｒｆ電力増幅回路およびそれを使用したｒｆパワーモジュール
WO2023076197A1 (en) Circuit and method for biasing an amplifier
Tekin et al. A universal low-noise analog receiver baseband in 65-nm CMOS
Kurahashi et al. A 1V downconversion filter using duty-cycle controlled bandwidth tuning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150114

Termination date: 20190917

CF01 Termination of patent right due to non-payment of annual fee