【背景技术】
由于工作于亚阈值区的MOS晶体管能够使电路的供应电压低于阈值(Vth),因而,近几年来,消耗极低功耗的亚阈值集成电路设计技术正受到越来越广泛的关注,并得到越来越多的研究和探索。作为这种集成电路的关键组成部分,电压基准对电路的表现起了决定性作用。总体上,这类集成电路对基准稳压源有两个要求:(1)低的输出(<Vth);(2)电路消耗极低功耗。
通常的方法实现低的输出是用电阻分压,如此设计的缺点是硅片面积和功耗的折中总是存在。一个解决方法是用开关电容技术,只用一个双极晶体管实现稳定的基准稳压源输出。此方法具有以下优点:(1)放大器的失调能被消除;(2)基准稳压源的实施只用一个晶体管,这样节约了芯片面积,并且减小了器件之间的失配的影响;(3)电容比电阻匹配得更好并且占用更少的面积;(4)偏置电流不需要大电阻。电容分压代替电阻分压不仅实现低的输出电压,而且也保证了电路极低的功耗。
另一种解决方式是使用基于MOS晶体管的开关电容基准源,其中使用MOS晶体管来代替双极器件,一个MOS晶体管通过开关电容技术下能产生一个稳定的输出。利用两个偏置于亚阈值区的MOS器件的阈值差来实施基准稳压源,其输出电压是两个MOS晶体管的栅源电压差。这种基准稳压源不需要分压元件即可实现低于阈值的输出,并且电路消耗极低的功耗。
基于开关电容技术的操作有两种方式:同相放大器和单位采样器。基于同相放大器原理的电路的运行需要三个片内电容,并且如果要实现较低的输出,则需要电容来进行分压。因此,这种电路的实施占用更多硅片面积,并且电路的输出将会受到电容之间失配的影响。基于采样器实施基准稳压源,需要两个电容操作,但是由于使用双极晶体管作为输出的产生源,其输出电压约为1.2V,并且放大器的失调不能消除。作为一种新的改善的基于单位采样的开关技术,可以实现低的输出,同时使用自动回零技术来消除放大器的失调电压。但是这种改善仍然需要三个电容器分压。
利用MOS晶体管体效应技术使阈值差能够用作基准电压的产生源,得到一个低的输出电压,但这传统的结构使得功耗和硅面积的折衷始终存在,输出电压会受到更多的工艺误差引起的器件失配产生的影响。两种不同类型的MOS器件的阈值差可以实施极低功耗的基准稳压源,但是这些设计要求多阈值的CMOS工艺,增加制造成本,并且输出电压绝对值的大小取决于电路的制造工艺。
【附图说明】
图1为本发明开关电容基准稳压电路的一种实施方式的电路图;
图2为图1中的基准稳压电路在不同的工作阶段所实现的电路图;
图3为本发明一种实施方式的基准稳压电路的操作时序图;
图4为利用本发明实施方式的基准稳压电路在0.18μm CMOS工艺下所制造的基准稳压源芯片;
图5为本发明一种实施方式的基准稳压电路在不同供应电压下的输出温度特性曲线;
图6为本发明一种实施方式的基准稳压电路在不同电压下消耗电流的温度特性。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
可以理解,本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本发明的范围的情况下,可以将第一客户端称为第二客户端,且类似地,可将第二客户端称为第一客户端。第一客户端和第二客户端两者都是客户端,但其不是同一客户端。
图1所示的为本发明开关电容基准稳压电路的一种实施方式的电路图。根据该实施方式,开关电容基准稳压源包括偏置电流源电路、PMOS晶体管M1和M2、放大器以及电容C。应当理解的是,在可选的其他实施方式中,也可以使用NMOS晶体管,这将不会影响本发明的实现。在该开关电容基准稳压源中,开关操作是由非混叠的时钟信号(Φ1~Φ5)控制,时钟之间的死区时间保证了输出精度并且节约了功耗。通过时钟控制开关,使得核心电路可以产生两个不同栅源电压(V"sg1和V'sg1)。基于单位采样器的原理,运算放大器的负反馈作用使得输出电压为两个栅源电压的差(Vref=V"sg1-V'sg1),通过调节偏置电流的比值N,使得输出电压具有低的温度灵敏度。
本发明的基准稳压电路的实现基于单位采样器的工作原理。图2所示的是图1中的基准稳压电路在不同的工作阶段所实现的电路图。如图2a所示,在采样阶段时,(Φ1=1,Φ2=0;1为开关闭合,0为开关断开),PMOS晶体管M1被电流I偏置,其背栅被偏置于其源端,从而产生对应于电流I的栅源电压(V'sg1)。电容C连接于放大器的反向输入端和地之间,输出电压接到放大器的反相输入端,从而对应于电流I的栅源电压V'sg可以被储存在电容C上。
如图2b所示,在下一个时钟阶段时,该基准稳压电路工作于保持阶段(Φ1=0,Φ2=1)。此时PMOS晶体管M1被电流NI偏置(N为电流分支的比值),从而产生对应于电流NI的栅源电压(V"sg1)。此时电容C连接放大器的反向输入端和输出端,这样构成了一个负反馈环。可以理解的是,在一种可选的实施方式中,该电容C为MOS晶体管的体电容。
图3所示的是该基准稳压电路的操作时序图,考虑放大器的失调电压(Voff),电容C上的电荷变化可以表示为式(1):
ΔQC=Q′C-Q″C=(V′sg1-Voff)C-(V″sg1-Voff-V)C……………(1)
根据电荷等效转换原理,电容C的电荷变化必须满足ΔQC=0。则从公式(1),输出电压(Vref)可以表示为式(2):
Vref=V″sg1-V′sg1………………………………(2)
从这个公式可以看出,放大器实施了自动回零技术,从而消除了输入失调电压。片外的负载电容保证了输出电压在采样阶段是有效的。在两相时钟的操作下,M1偏置于亚阈值区。它的栅源电压可以描述为:
V′sg1=V′th1+nVTln(I/K1It)………………………(3)
V″sg1=V″th1+nVTln(NI/K1It)
V′th1=Vth0……………………………………(5)
V′th1=Vth0…………………………………(7)
其中n为亚阈值斜率因子,VT是热电势,K为晶体管的尺寸比例,Cox是每单位栅氧电容,μp是空穴的迁移率。Vth0是没有体偏效应的阈值,γ为体效应系数,ΦB为费米能级,Vbs1是源衬底电压。根据以上式(3)至式(7),并且Vbs1=Vsg2,式(2)可以描述为:
式(8)的第一项可以实现负温度系数,第二项实现正温度系数。因此,电流比N可以被选取获得零温度系数的输出电压。在图3所示的实施方式中,基准稳压电路的输出电压为两个栅源电压的差值,阈值(Vth0)的绝对值相互消除了,因此,输出电压的绝对值是小于阈值的,并且整个电路只需消耗nA的偏置电流,满足低功耗的要求。
利用本发明的基准稳压电路,可以在标准CMOS工艺下制造为一个基准稳压源芯片。图4所示的是利用本发明实施方式的基准稳压电路在0.18μm CMOS工艺下所制造的基准稳压源芯片的图示,由图示可以看到,该芯片的面积芯片面积是大约0.013mm2(143μm×93μm)。根据本发明的基准稳压电路,电路操作的实施只需要一个MOS晶体管,避免了由于工艺误差引起的器件失配的影响,也节省了芯片面积。相比于其他需要两种不同阈值器件的方法而对制造工艺(多阈值工艺)存在的特殊要求而言,本发明的基准稳压电路不但节省了芯片面积,还节省了工艺需求。
如图5所示,其为本发明一种实施方式的基准稳压电路在不同供应电压下的输出温度特性曲线。由图5可以看到,在室温时,该电路的输出电压为121.1mV,在1.5V供应电压下,该电路的温度系数是35.1ppm/℃。相比于需要分压器件(分压电容)以得到较低的输出电压的电路而言,本发明的基准稳压电路只需要一个电容即可以得到一个低于阈值的对温度不敏感的输出电压,这种只需要一个电容的操作对于电容的精度没有特别要求要求,可以获得比既有设计中用金属电容的电路而言更好的匹配性;并且,使用MOS晶体管电容同样可以节约芯片面积。
如图6所示,其为本发明一种实施方式的基准稳压电路在不同电压下消耗电流的温度特性。由图6可以看到,该实施方式的基准稳压电路在1V的供应电压下,电路消耗的电流小于100nA。可以看出,本发明的基准稳压电路消耗极低的功耗,可以满足亚阈值集成电路的应用需求。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。