CN102160121B - 编程存储器装置以增加数据可靠性 - Google Patents

Abstract

本发明揭示用于编程存储器阵列的方法、存储器装置及存储器系统。在一种所述方法中，确定待编程的数据的目标可靠性。确定所述存储器阵列的不同存储器单元群组的相对可靠性。将所述数据编程到所述阵列的具有对应于所述目标可靠性的相对可靠性的存储器单元群组中。

Description

编程存储器装置以增加数据可靠性

技术领域

本发明一般来说涉及存储器装置且在特定实施例中本发明涉及非易失性存储器装置。

背景技术

在计算机或其它电子装置中存储器装置可包括内部半导体集成电路。存在许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态RAM(SRAM)、同步动态RAM(SDRAM)及快闪存储器。

快闪存储器装置已发展成用于广泛的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。快闪存储器的常见用途包括个人计算机、个人数字助理(PDA)、数码相机及蜂窝式电话。例如基本输入/输出系统(BIOS)的程序代码及系统数据通常存储于快闪存储器装置中以供在个人计算机系统中使用。

随着电子系统的性能及复杂度增加，在系统中对额外存储器的要求也增加。然而，为了继续减少系统的成本，部件计数必须保持为最小值。此可通过增加集成电路的存储器密度来实现。

可使用多电平单元(MLC)来增加非易失性存储器中的存储器密度。MLC存储器可在不添加额外单元及/或增加裸片的大小的情况下增加存储于集成电路中的数据量。MLC方法在每一存储器单元中存储两个或两个以上的数据位。

然而，MLC需要对阈值电压的更严密控制以每单元使用多个状态。MLC存储器装置通常具有比单电平单元(SLC)存储器装置高的位错误率，此部分地由于需要更紧密间隔的阈值电压的增加的状态数量所致。用于存储照片的存储器装置中的坏位可比存储代码的存储器装置中的坏位更易于容许。照片中的坏位可仅在数百万像素中产生一坏像素，而代码或其它数据中的坏位可意味着影响整个程序的操作的遭破坏指令。

出于上述原因，且出于所属领域的技术人员在阅读及理解本说明书之后将明了的下述其它原因，此项技术中需要一种具有较高密度与增加的可靠性的存储器装置。

附图说明

图1展示存储器系统的一个实施例的框图。

图2展示根据图1的存储器阵列的非易失性存储器阵列的一部分的一个实施例的示意图。

图3展示用于基于可靠性确定而将数据编程于存储器阵列中的方法的一个实施例的流程图。

图4展示用于基于可靠性确定而将数据编程于存储器阵列中的方法的替代实施例的流程图。

具体实施方式

在本发明的以下详细描述中，参考形成本文的一部分且其中以图解说明方式展示其中可实践本发明的具体实施例的附图。在图式中，于所有数个视图中相同编号描述大致类似的组件。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明。可利用其它实施例且在不背离本发明的范围的前提下做出结构、逻辑及电改变。因此，以下详细描述不应认为具有限制意义，且本发明的范围仅由所附权利要求书及其等效内容界定。

图1图解说明包括非易失性存储器装置100的存储器系统120的功能框图。存储器装置100已经简化以集中于存储器的有助于理解本发明编程实施例的特征上。存储器装置100耦合到外部控制器110。控制器110可为微处理器或某一其它类型的控制电路。

存储器装置100包括非易失性存储器单元的阵列130，例如图解说明于图2中且随后加以论述的那些单元。存储器阵列130是以成排的例如字线行的存取线及例如位线列的数据线而布置。在一个实施例中，存储器阵列130的列由存储器单元的串联串构成。如此项技术中众所周知，单元到位线的连接确定阵列是NAND架构、AND架构还是NOR架构。

提供地址缓冲器电路140以锁存经由I/O电路160提供的地址信号。地址信号由行解码器144及列解码器146接收且解码以存取存储器阵列130。得益于本描述，所属领域的技术人员将了解，地址输入连接的数目取决于存储器阵列130的密度及架构。也就是说，地址的数目随着增加的存储器单元计数及增加的库与块计数两者而增加。

存储器装置100通过使用感测放大器电路150感测存储器阵列列中的电压改变或电流改变来读取存储器阵列130中的数据。在一个实施例中，感测放大器电路150经耦合以读取并锁存来自存储器阵列130的数据行。包括数据输入与输出缓冲器电路160以用于经由多个数据连接162与控制器110进行双向数据通信以及地址通信。提供写入电路155以将数据写入到存储器阵列。

存储器控制电路170解码从处理器110提供于控制连接172上的信号。这些信号用于控制对存储器阵列130的操作，包括数据读取、数据写入(编程)及擦除操作。存储器控制电路170可为产生存储器控制信号的状态机、定序器，或某一其它类型的控制器。在一个实施例中，存储器控制电路170经配置以执行图3中所图解说明的编程实施例。存储器控制电路170进一步经配置以控制从存储器阵列130的数据读取。

图2图解说明NAND架构存储器阵列201的一部分的示意图，其包含随后论述的数据传送方法的实施例对其进行操作的非易失性存储器单元的串联串。尽管后续论述是参考NAND存储器装置，但本发明实施例并不限于此架构而是也可用于其它存储器装置架构中。

所述阵列由布置成例如串联串204、205的列的非易失性存储器单元201(例如，浮动栅极)阵列构成。在每一串联串204、205中，单元201中的每一者是漏极到源极地耦合。横跨多个串联串204、205的字线WL0到WL31连接到一行中的每一存储器单元的控制栅极，以对所述行中的存储器单元的控制栅极加偏压。最终，位线BL1、BL2连接到感测放大器(未展示)，所述感测放大器通过感测特定位线上的电流而检测每一单元的状态。

存储器单元的每一串联串204、205通过源极选择栅极216、217耦合到源极线206且通过漏极选择栅极212、213耦合到个别位线BL1、BL2。源极选择栅极216、217由耦合到其控制栅极的源极选择栅极控制线SG(S)218控制。漏极选择栅极212、213由漏极选择栅极控制线SG(D)214控制。

每一存储器单元可编程为单电平单元(SLC)或多电平单元(MLC)。每一单元的阈值电压(V_t)指示存储于所述单元中的数据。举例来说，在SLC中，0.5V的V_t可指示经编程单元而-0.5V的V_t可指示经擦除单元。MLC可具有多个V_t范围，每一范围指示不同的状态。多电平单元可通过将位模式指派给存储于单元上的特定电压范围来利用传统快闪单元的模拟性质。取决于指派给所述单元的电压范围的数量，此技术准许每单元存储两个或两个以上位。

编程于位于最接近于漏极侧的存储器串的顶部处及位于最接近于源极线的存储器串的底部处的存储器单元中的数据已在统计上展示出比编程到所述串的其它区域中的数据高的位错误率。因此，可将需要较高可靠性的数据编程到存储器串的更中心区域中。可将可容许较高位错误率的数据编程到存储器串的上部区域及下部区域中。

程序代码通常不能容许编程错误。一个错误位可意味着正确地操作的程序与根本不操作的程序之间的差异。因此，程序代码将从被编程于存储器串的较高可靠性区域中更多地受益。

图像数据通常可容许较高错误率。破坏的图像数据将意味着图像的一些像素将丢失或不显示正确数据。然而，在数百万像素的图像中，少数破坏的像素将不会被普通人注意到。因此，可将图像数据编程到串的具有较高位错误率的区域中。

存储器单元的可靠性的一个方面是由所述存储器单元可被编程到目标阈值电压的准确程度及其接着可保持所述阈值电压的良好程度确定的。在MLC装置中需要维持目标阈值电压的存储器单元，这是因为与SLC存储器相比编程容限是相对小的。

存储器区域的相对可靠性(例如，位错误率)是相对于存储器阵列的剩余区域来说的。举例来说，相对低可靠性的存储器单元区域具有比存储器阵列的剩余区域高的位错误率。如先前所论述，此区域可为较接近于阵列的漏极侧的某一数目的字线及较接近于阵列的源极侧的某一数目的字线。相反，相对高可靠性的存储器单元区域具有比存储器阵列的剩余区域低的位错误率。此区域可为阵列的中间区域。

图3图解说明用于编程非易失性存储器单元以改进编程可靠性的方法的一个实施例的流程图。此实施例假设最顶部字线与最底部字线是最不可靠的(例如，具有最高位错误率)。替代实施例可假定两个或两个以上顶部字线与两个或两个以上底部字线是最不可靠的。另外，串联串的顶部上较不可靠字线的数量不必等于串联串的底部处较不可靠字线的数量。

参考图3，确定待编程的数据的类型301。此确定可通过控制器执行确定所述数据是图像还是代码的算法来完成。在另一实施例中，用户可输入所需的数据类型或可靠性的指示。

接着基于待编程的数据的目标可靠性而确定存储器阵列的待用数据编程的区域303。如先前所描述，要求较高可靠性的数据是编程于存储器串联串的较中心部分中。可容许较高位错误率的数据是编程于串联串的外部部分中。

接着执行实际编程操作305，后跟执行检验操作确定所述编程是否成功。响应于待编程的数据类型(例如，代码或图像)及存储器区域的确定来执行此操作。

在非易失性存储器单元的典型编程操作期间，用一系列递增的电压编程脉冲对选定的待编程的存储器单元的控制栅极加偏压。初始编程脉冲以大于预定编程电压(例如，约16V)的初始电压开始。后续编程脉冲以递增方式增加步长电压。

在每一编程脉冲之后执行检验操作以确定单元的阈值电压是否已增加到目标编程电平。检验脉冲通常为斜升电压，其在每一编程脉冲之间对选定字线(即，存储器控制栅极)加偏压。选定字线上的存储器单元在斜升电压达到所述单元已编程到的阈值电压时接通。当正被编程的存储器单元接通时，电流在耦合到所述存储器单元的位线上流动。此电流流动由感测放大器检测，所述感测放大器向比较电路指示应执行比较操作以确定存储于存储器单元中的数据是否等于目标数据。

在又一实施例中(图解说明于图4的流程图中)，可通过集成电路的经验性测试来确定存储器阵列的最不可靠字线。此可通过对存储器阵列的不同区域进行一系列写入及读取以确定哪些区域可被更准确地编程及哪些区域更好地保持电荷来实现。如果在串联串的中间的存储器单元的字线证明是具有比其它字线高的位错误率，那么给存储器单元的所述特定字线加旗标并将其用于可容许较高错误率的数据。

参考图4，编程方法确定阵列的存储器单元的相对于其它字线具有较高位错误率的字线402。此通过存储器装置的经验性测试来实现。

还确定待编程的数据的类型404。如在其它实施例中一样，此可通过控制器执行确定数据类型的算法、通过用户输入或某一其它数据确定方法来实现。

接着响应于数据的类型及存储器阵列的不同可靠性的区域的确定来编程数据406。将可容许较高位错误率的数据编程到较不可靠区域中，而将不能容许高位错误率的数据编程到存储器阵列的较可靠区域中。

结论

总的来说，一个或一个以上实施例基于被存储数据的目标可靠性及数据将存储于其中的存储器区域的相对可靠性而在存储器阵列的区域中存储数据。具有相对较高可靠性目标的数据(例如，程序代码)存储于存储器的被发现是比其它区域(例如，串联存储器串的中间部分)更可靠的区域中。具有相对较低目标可靠性的数据(例如，图像数据)存储于存储器的被发现是比其它区域(例如，串联存储器串的顶部字线及底部字线)更不可靠的区域中。

虽然本文已图解说明且描述了具体实施例，但所属领域的技术人员将了解，旨在实现相同目的的任何布置可替代所展示的具体实施例。所属领域的技术人员将明了本发明的许多修改。因此，本申请案打算涵盖本发明的任何修改或变化形式。明确的意图是本发明仅由以上权利要求书及其等效内容限定。

Claims (11)

1.一种用于编程存储器阵列的方法，所述方法包含：

确定待编程的数据的目标可靠性；及

将所述数据编程到所述存储器阵列的区域中，其中所述区域是响应于所述目标可靠性而确定的；

其中，所述区域包括由邻近于存储器串的漏极侧的存储单元和邻近于所述存储器串的源极线侧的存储单元构成的第一存储器单元群组，和包括在所述存储器串的中心区域的存储器单元的第二存储器单元群组，

以及，将具有较低目标可靠性的数据编程到所述存储器串的所述漏极侧或源极线侧，而将具有较高目标可靠性的数据编程到所述存储器串的所述中心区域。

2.根据权利要求1所述的方法，其中编程包含产生具有初始编程电压的至少一个编程脉冲，且使任何后续编程脉冲在先前编程脉冲上增加步长电压。

3.根据权利要求2所述的方法，其中每一后续编程脉冲之前是检验脉冲。

4.根据权利要求1-3任一所述的方法，其中响应于待编程的数据的类型而确定所述目标可靠性。

5.根据权利要求1-3任一所述的方法，其中所述数据的类型包含图像数据及程序代码中的一者。

6.根据权利要求1-3任一所述的方法，其中确定包含接收对应于所述目标可靠性的指示的用户输入。

7.一种非易失性存储器装置，其包含：

具有存储器串的存储器阵列，其包括由邻近于存储器串的漏极侧的存储单元和邻近于存储器串的源极线侧的存储单元构成的具有相对低可靠性的存储器单元区域，以及位于所述存储器串的中心区域的相对高可靠性的区域；及

存储器控制电路，其用于控制所述存储器装置的操作，所述存储器控制电路经配置以控制用具有相对低目标可靠性的数据对所述存储器串的所述相对低可靠性的存储器单元区域的编程，以及所述存储器控制电路进一步经配置以控制用具有相对高目标可靠性的数据对所述存储器串的所述相对高可靠性的存储器单元区域的编程。

8.根据权利要求7所述的存储器装置，其中所述存储器阵列包含NAND架构。

9.根据权利要求7所述的存储器装置，其中所述具有所述相对低目标可靠性的存储器单元区域包含具有高位错误率的存储器单元。

10.一种存储器系统，其包含：

系统控制器，其用于借助存储器信号控制所述存储器系统的操作；及

权利要求7-9任一所述存储器装置，其耦合到所述系统控制器且响应于所述存储器信号而操作。

11.根据权利要求10所述的存储器系统，其中存储器控制电路进一步经配置以将图像数据编程到具有相对低可靠性的第一存储器单元群组中且将代码数据编程到具有相对高可靠性的第二存储器单元群组中。