CN102159960B - 测试装置及块间同步方法 - Google Patents

测试装置及块间同步方法 Download PDF

Info

Publication number
CN102159960B
CN102159960B CN2009801362558A CN200980136255A CN102159960B CN 102159960 B CN102159960 B CN 102159960B CN 2009801362558 A CN2009801362558 A CN 2009801362558A CN 200980136255 A CN200980136255 A CN 200980136255A CN 102159960 B CN102159960 B CN 102159960B
Authority
CN
China
Prior art keywords
signal
dominant period
periodic
period signal
generating unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801362558A
Other languages
English (en)
Other versions
CN102159960A (zh
Inventor
山田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN102159960A publication Critical patent/CN102159960A/zh
Application granted granted Critical
Publication of CN102159960B publication Critical patent/CN102159960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种测试装置，其是测试被测试设备的测试装置，包括：主块，其包括产生主周期信号的主周期信号产生部，该主块根据主周期信号而动作；和从块，其包括产生从周期信号的从周期信号产生部，该从块根据从周期信号而动作；主周期信号产生部接收控制信号，再继续产生保持的主周期信号；从周期信号产生部接收控制信号，将从周期信号的相位数据初始化，且再继续产生保持的所述从周期信号。

Description

测试装置及块间同步方法
技术领域
本发明涉及测试装置及块间同步方法。本申请与下述日本专利申请相关、且主张下述日本专利申请的优先权。对于认可文献通过参照而被编入的指定国，下述专利申请中所记载的内容通过参照的方式而被结合到本申请中，成为本申请的一部分。
1.特愿2008-237414        申请日2008年9月17日
背景技术
例如，专利文献1公开了一种测试装置，其包括：基准时钟生成部，其生成具有第1频率的基准时钟；第1测试率生成部，其生成具有第1频率的大致整数倍的频率的第1测试率时钟；第2测试率生成部，其生成第2测试率时钟，该第2测试率时钟具有是第1频率的大致整数倍的频率、且与第1测试率时钟的频率不同的频率；第1驱动部，其对应第1测试率时钟，给电子设备提供测试图案；第2驱动部，其对应第2测试率时钟，给电子设备提供测试图案。公开了该测试装置在起动时达到块间的同步。
专利文献1：国际公开WO2003/062843号公报
发明要解决的技术问题
测试装置可以在起动时达到块间的同步。但是，关于各块在动作过程中达到同步，有一定的限制。即，在各块中，达到同步的定时必须是动作时钟与周期信号的相位达到一致的公倍数的定时，即使在要同步的块间，也必须估计各域的动作时钟和周期信号的相位达到一致的公倍数的定时，进而达到同步。这种要求成为创建图案程序的限制条件，成为使创建图案程序变得复杂的原因。因此，寻求对创建图案程序限制少的同步方法。
发明内容
为了解决上述技术问题，根据本发明的第一方面，提供一种测试装置，是测试被测试设备的测试装置，包括：主块，其包括产生主周期信号的主周期信号产生部，该主块根据主周期信号而动作；和从块，其包括产生从周期信号的从周期信号产生部，该从块根据从周期信号而动作；主周期信号产生部接收控制信号，再继续产生保持的主周期信号；从周期信号产生部接收控制信号，将从周期信号的相位数据初始化，且再继续产生保持的所述从周期信号。
所述从周期信号产生部可以包括：相位数据计数器，其对相位数据进行计数；周期存储器，其存储表示从周期信号的周期的周期数据；第1判定处理部，其判定相位数据是否满足第1条件，在满足第1条件的情况下生成周期脉冲信号且将周期数据加到相位数据上，第1条件是指相位数据是从周期信号产生部的动作时钟周期的1倍以上且不满2倍；第2判定处理部，其判定相位数据是否满足第2条件，在满足第2条件的情况下，从相位数据减去动作时钟周期，第2条件是相位数据不为零；余数数据输出部，其输出相位数据除以动作时钟周期而得到的余数；以及停止再继续控制部，其接收保持信号而停止周期脉冲信号的输出，接收控制信号而开始或者再继续周期脉冲信号的输出且初始化相位数据计数器。主周期信号产生部可以在接收到了控制信号时，再继续产生保持着的主周期信号而不初始化主周期信号的相位数据。主周期信号产生部和从周期信号产生部可以在主周期信号产生部和从周期信号产生部的各个动作时钟的公倍周期与主周期信号的周期的公倍数的定时，接收控制信号。可以包括多个主周期信号产生部，从周期信号产生部和多个主周期信号产生部，在从周期信号产生部的动作时钟和多个主周期信号产生部的各个动作时钟的公倍周期与主周期信号的周期的公倍数的定时，接收控制信号。
根据本发明的第二方面，提供一种块间同步方法，其是在测试被测试设备的测试装置中执行的块间同步方法，测试装置包括：主块，其包括产生主周期信号的主周期信号产生部，该主块根据主周期信号而动作；和从块，其包括产生从周期信号的从周期信号产生部，该从块根据从周期信号而动作；块间同步方法包括：给主周期信号产生部和从周期信号产生部提供控制信号的步骤；和接收控制信号，使主周期信号产生部再继续产生主周期信号，使从周期信号产生部初始化从周期信号的相位数据且再继续产生从周期信号的步骤。
在提供控制信号的步骤之前，还可以包括：给主周期信号产生部和从周期信号产生部，提供停止主周期信号和从周期信号的保持信号的步骤。还可以包括确认通过执行提供保持信号的步骤、主周期信号和从周期信号已经停止的步骤。在提供控制信号的步骤，可以在主周期信号产生部和从周期信号产生部的各动作时钟的公倍周期、与主周期信号的周期的公倍数的定时，提供控制信号。
另外，上述发明的概要并没有列举本发明的必要特征的全部。另外，这些特征的子组合也可以形成本发明。
附图说明
图1与被测试设备(DUT)200一起示出了本实施方式的测试装置100的功能框图的一个例子。
图2示出了从周期信号产生部122的功能框图的一个例子。
图3示出了从周期信号产生部122及主周期信号产生部112的输出的一个例子。
具体实施方式
下面，通过本发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求书中所涉及发明。另外，实施方式中所说明的特征的组合的全部不一定都是本发明的技术方案所必须的。
图1与被测试设备(DUT)200一起示出本实施方式的测试装置100的功能框图的一个例子。测试装置100测试被测试设备200。测试装置100包括主块110和多个从块120。主块110包括主周期信号产生部112和测试部114，且根据主周期信号动作。从块120包括从周期信号产生部122和测试部124，且根据从周期信号动作。
主周期信号产生部112产生主周期信号。主周期信号产生部112接收可以是控制信号的一个例子的继续信号CONT，再继续产生保持着的主周期信号。主周期信号产生部112可以具有多个。从周期信号产生部122产生从周期信号。从周期信号产生部122接收可以是控制信号的一个例子的继续信号CONT，初始化从周期信号的相位数据、且再继续产生保持着的从周期信号。
测试部114和测试部124在各块中测试被测试设备200。另外，这里作为各块的功能，例示性地示出了测试部114和测试部124的测试功能，但是各块的功能不限于测试功能。例如，各块可以具有给被测试设备200提供测试周期的功能，或者，也可以具有产生使各块间达到同步的同步信号的功能。测试部114和测试部124由于具有相同的结构，所以下面只说明测试部114。测试部114包括图案产生部140、波形生成部142、驱动器144、比较器146、逻辑比较部148以及结果记录部150。
图案产生部140从主周期信号产生部112接收周期脉冲信号PGRATE，生成测试图案PAT及期望值图案EXP。生成的测试图案PAT及期望值图案EXP分别提供给波形生成部142和逻辑比较部148。图案产生部140还给主周期信号产生部112提供时序设定TS。
波形生成部142基于来自图案产生部140的测试图案PAT，根据来自主周期信号产生部112的周期脉冲信号ORATE及余数数据PAD生成测试波形。驱动器144将波形生成部142生成的测试波形提供给被测试设备200。
比较器146将来自被测试设备200的输出信号与规定的阈值进行比较、并转换成逻辑值电平。逻辑比较部148将比较器146输出的逻辑值信号与期望值图案EXP进行比较。比较的结果存储于结果记录部150中。
图2示出了从周期信号产生部122的功能框图的一个例子。从周期信号产生部122包括周期存储器152、加法器154、多路复用器156、相位数据计数器158、第1判定处理部160、第2判定处理部162、余数数据输出部164、逻辑与电路166、逻辑或电路168、SR触发性电路170、逻辑与电路172及从标识174。
周期存储器152接收时序设定TS，存储表示从周期信号的周期的周期数据。加法器154将第2判定处理部162的输出和周期存储器152中存储的周期数据相加。多路复用器156根据来自第1判定处理部160的信号，选择从加法器154的输出和第2判定处理部162的输出中的任何一个，并输出。提供多路复用器156的输出到相位数据计数器158，对相位数据累计计数。
相位数据计数器158对相位数据进行计数。相位数据计数器158的输出作为相位数据提供给第1判定处理部160、第2判定处理部162、及余数数据输出部164。
第1判定处理部160判定相位数据是否满足第1条件，该第1条件为相位数据是从周期信号产生部122的动作时钟周期的1倍以上但不满2倍。例如，动作时钟周期为4ns的情况下，判定相位数据是否在4ns以上且不满8ns。在判定的结果满足该条件的情况下，第1判定处理部160生成周期脉冲信号ORATE，且将周期数据加到相位数据上。另外，将周期数据加到相位数据上的加法功能，由于由加法器154和多路复用器156实现，所以加法器154和多路复用器156可以包含于第1判定处理部中。
第2判定处理部162判定相位数据是否满足不是零的第2条件。在满足第2条件的情况下，即在相位数据不是零的情况下，第2判定处理部162从相位数据中减去动作时钟周期。余数数据输出部164输出相位数据除以动作时钟周期而得到的余数。例如，在动作时钟周期为4ns且相位数据为6ns的情况下，余数数据输出部164输出2ns。
逻辑与电路166输出第1判定处理部160的输出与SR触发性电路170的输出的逻辑与。逻辑或电路168输出逻辑与电路166的输出与CONT信号或START信号的逻辑或。逻辑或电路168的输出为周期脉冲信号PGRATE。
SR触发性电路170与逻辑与电路166一起动作，接收保持信号而停止周期脉冲信号PGRATE的输出。SR触发性电路170接收可以是控制信号的一个例子的CONT信号或者START信号，和逻辑与电路166一起动作，开始或者再继续周期脉冲信号PGRATE的输出。逻辑与电路172在从标识174显现时，接收可以是控制信号的一个例子的CONT信号或者START信号，并初始化相位数据计数器158。另外，SR触发性电路170和逻辑与电路172可以是停止再继续控制部的一个例子。
根据上述的结构，从周期信号产生部122可以接收时序设定TS、HOLD信号、CONT信号或者START信号，生成包含周期脉冲信号ORATE、周期脉冲信号PGRATE及余数数据PAD的从周期信号。并且，主周期信号产生部112是相当于在从周期信号产生部122的从标识174没有显现的情况，或者没有从标识174及逻辑与电路172的情况。即，主周期信号产生部112在接收了可以是控制信号的一个例子的CONT信号或者START信号时，可以不对主周期信号的相位数据初始化，而再继续产生保持着的主周期信号。
图3示出了从周期信号产生部122及主周期信号产生部112的输出的一个例子。在图3横轴表示以ns为单位的时间。(1)示出了动作时钟，(2)示出了从块的相位数据，(3)示出了从块的周期脉冲信号ORATE，(4)示出了从块的余数数据PAD，(5)示出了从块的输出波形。(6)示出了主块的相位数据，(7)示出了主块的周期脉冲信号ORATE，(8)示出了主块的余数数据PAD，以及(9)示出了主块的输出波形。
这里，主块和从块的动作时钟周期都为4ns，主块的周期信号为以6ns为周期，从块的周期信号为以5ns为周期，主块和从块无论哪一个块都输出在周期脉冲信号ORATE开始时上升而在开始1ns后下降的周期波形。
如果从块和主块两个块都在0ns时开始，那么在各块中根据动作时钟(1)执行处理。即，在0ns的周波中相位数据(2)、(6)及余数数据(4)、(8)被初始化为0，在从块和主块的相位数据(2)、(6)上分别加上5ns和6ns。这时，如果相位数据在4ns以上而不满8ns，那么周期脉冲信号ORATE(3)、(7)处于激活状态(asserted)。另外，在开始(START)或继续(CONT)时周期脉冲信号ORATE(3)、(7)无条件地处于激活状态。
另外，如果相位数据不是0，那么减去4ns，相位数据的小于4ns的余数作为余数数据PAD(4)、(8)而被输出。各块合成周期脉冲信号ORATE与来自余数数据PAD的输出波形(5)、(9)并输出。
这里，说明使各块同步的情况。块间的同步可以以主块的周期信号为基准来实施。即，作为成为主块的块，选择生成在测试途中不想停止的信号的块，例如给被测试设备200提供测试用时钟信号的块。然后，选择主块的周期信号和动作时钟的周期为公倍数的定时，例如图3中由箭头A所示的24ns定时，并施加用于达到同步的继续(CONT)信号。通过选择这样的定时，主块可以不停止动作。
在从块中，如果接收继续(CONT)信号，则将相位数据(2)初始化为0。由此，虽然输出波形(5)的周期性被打破，但是很容易与主块达到同步。在从块达到同步的前后，在没有必要保持周期性的情况下，可以使从块与主块同步而没有任何负面影响。另外，在这种情况下，对于保持周期性的要求高的主块，要注意保持周期性。
如上所述，对于保持周期信号的周期性的要求高的主块，保持周期性，且可以使从块与主块同步而几乎没有任何限制。另外，虽然在上述的实施方式中说明了主块和从块的动作时钟相同的情况，但是主块的动作时钟和从块的动作时钟也可以不同。在这种情况下，可以接收继续(CONT)信号的定时必须是主块和从块的各块的动作时钟的公倍数。
即，主周期信号产生部112和从周期信号产生部122在主周期信号产生部112和从周期信号产生部122的各动作时钟的公倍周期与主周期信号的周期的公倍数的定时，可以接收控制信号，例如该控制信号是继续(CONT)信号。在包括多个主周期信号产生部112的情况下，多个主周期信号产生部112和从周期信号产生部122，在多个主周期信号产生部112的各动作时钟和从周期信号产生部122的动作时钟的公倍周期，与主周期信号的周期的公倍数的定时，可以接收控制信号，例如该控制信号是继续(CONT)信号。
另外，在提供控制信号，例如提供继续(CONT)信号之前，可以向主周期信号产生部112和从周期信号产生部122提供停止主周期信号和从周期信号的保持信号。另外，确认提供了保持信号且停止了主周期信号和从周期信号后，可以提供继续(CONT)信号。继续(CONT)信号可以代替开始(START)信号。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式中所记载的范围。对于本领域技术人员来说可以明白的是，对上述实施方式还可以进行多种变更或改进。从记载的权利要求的范围可知，进行这样的变更或改进而得到的实施方式也被包含于本发明的技术范围内。
在权利要求书、说明书、及附图中所示的装置、系统、程序、及方法中的动作、次序、步骤、以及阶段等的各种处理的执行顺序，如果没有特别明示“在......之前”、“先于......”等，或者除非在后面的处理中使用前面的处理的输出，则应该认为可以以任意的顺序来实现。关于权利要求书、说明书、及附图中的动作流程，为了方便虽然使用了“首先”、“其次(接下来)”等进行说明，但是并不意味着必须以这样的顺序来实施。
附图标记说明
100    测试装置
110    主块
112    主周期信号产生部
114    测试部
120    从块
122    从周期信号产生部
124    测试部
140    图案产生部
142    波形生成部
144    驱动器
146    比较器
148    逻辑比较部
150    结果记录部
152    周期存储器
154    加法器
156    多路复用器
158    相位数据计数器
160    第1判定处理部
162    第2判定处理部
164    余数数据输出部
166    逻辑与电路
168    逻辑或电路
170    SR触发性电路
172    逻辑与电路
174    从标识
200    被测试设备
CONT   继续信号
EXP    期望值图案
ORATE  周期脉冲信号
PAD    余数数据
PAT    测试图案
PGRATE 周期脉冲信号
TS     时序设定

Claims (9)

1.一种测试装置，其测试被测试设备，其特征在于，包括：
主块，其包括产生主周期信号的主周期信号产生部，该主块根据所述主周期信号而动作；和
从块，其包括产生从周期信号的从周期信号产生部，该从块根据所述从周期信号而动作；
所述主周期信号产生部接收控制信号，再继续产生保持着的所述主周期信号；
所述从周期信号产生部接收所述控制信号，将所述从周期信号的相位数据初始化，且再继续产生保持着的所述从周期信号。
2.根据权利要求1所述的测试装置，其特征在于，
所述从周期信号产生部包括：
相位数据计数器，其对所述相位数据进行计数；
周期存储器，其存储表示所述从周期信号的周期的周期数据；
第1判定处理部，其判定所述相位数据是否满足第1条件，在满足所述第1条件的情况下生成周期脉冲信号且将所述周期数据加到所述相位数据上，所述第1条件是指所述相位数据是所述从周期信号产生部的动作时钟周期的1倍以上且不满2倍；
第2判定处理部，其判定所述相位数据是否满足第2条件，在满足第2条件的情况下，从所述相位数据减去所述动作时钟周期，所述第2条件是所述相位数据不为零；
余数数据输出部，其输出所述相位数据除以所述动作时钟周期而得到的余数；以及
停止再继续控制部，其接收保持信号而停止所述周期脉冲信号的输出，接收所述控制信号而开始或者再继续所述周期脉冲信号的输出且初始化所述相位数据计数器。
3.根据权利要求2所述的测试装置，其特征在于，
所述主周期信号产生部在接收到了所述控制信号时，再继续产生保持着的所述主周期信号而不初始化所述主周期信号的相位数据。 
4.根据权利要求3所述的测试装置，其特征在于，
所述主周期信号产生部和所述从周期信号产生部，在所述主周期信号产生部和所述从周期信号产生部的各个动作时钟的公倍周期与所述主周期信号的周期的公倍数的定时，接收所述控制信号。
5.根据权利要求4所述的测试装置，其特征在于，
包括多个所述主周期信号产生部，
所述从周期信号产生部和多个所述主周期信号产生部，在所述从周期信号产生部和多个所述主周期信号产生部的动作时钟的公倍周期与所述主周期信号的周期的公倍数的定时，接收所述控制信号。
6.一种块间同步方法，其是在测试被测试设备的测试装置中执行的块间同步方法，其特征在于，
所述测试装置包括：主块，其包括产生主周期信号的主周期信号产生部，该主块根据所述主周期信号而动作；和从块，其包括产生从周期信号的从周期信号产生部，该从块根据所述从周期信号而动作；
所述块间同步方法包括：
向所述主周期信号产生部和所述从周期信号产生部提供控制信号的步骤；和
接收所述控制信号，所述主周期信号产生部再继续产生所述主周期信号，使所述从周期信号产生部对所述从周期信号的相位数据初始化且再继续产生所述从周期信号的步骤。
7.根据权利要求6所述的块间同步方法，其特征在于，
在提供所述控制信号的步骤之前，还包括：向所述主周期信号产生部和所述从周期信号产生部提供停止所述主周期信号和所述从周期信号的保持信号的步骤。
8.根据权利要求7所述的块间同步方法，其特征在于，还包括：
确认通过执行提供所述保持信号的步骤、所述主周期信号和所述从周期信号已经停止的步骤。 
9.根据权利要求8所述的块间同步方法，其特征在于，
在提供所述控制信号的步骤，在所述主周期信号产生部和所述从周期信号产生部的各动作时钟的公倍周期与所述主周期信号的周期的公倍数的定时，提供所述控制信号。 
CN2009801362558A 2008-09-17 2009-09-15 测试装置及块间同步方法 Active CN102159960B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-237414 2008-09-17
JP2008237414 2008-09-17
PCT/JP2009/004607 WO2010032440A1 (ja) 2008-09-17 2009-09-15 試験装置およびドメイン間同期方法

Publications (2)

Publication Number Publication Date
CN102159960A CN102159960A (zh) 2011-08-17
CN102159960B true CN102159960B (zh) 2013-03-27

Family

ID=42039289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801362558A Active CN102159960B (zh) 2008-09-17 2009-09-15 测试装置及块间同步方法

Country Status (6)

Country Link
US (1) US8700964B2 (zh)
JP (1) JP5134089B2 (zh)
KR (1) KR101213166B1 (zh)
CN (1) CN102159960B (zh)
TW (1) TWI400461B (zh)
WO (1) WO2010032440A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10025343B2 (en) * 2011-12-28 2018-07-17 Intel Corporation Data transfer between asynchronous clock domains
CN104507479B (zh) * 2012-03-06 2017-08-18 伊利诺伊大学评议会 通过联合治疗的半胱天冬酶‑3酶原激活
US8693529B2 (en) * 2012-04-02 2014-04-08 Litepoint Corporation Method for enabling a device under test (DUT) to retry a portion of a pre-defined test sequence

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
JP2004361343A (ja) * 2003-06-06 2004-12-24 Advantest Corp 試験装置
WO2006087806A1 (ja) * 2005-02-18 2006-08-24 Fujitsu Limited クロック生成装置、クロック生成方法、クロック生成プログラム、動作検証装置、動作検証方法及び動作検証プログラム
WO2007015580A1 (en) * 2005-08-03 2007-02-08 Advantest Corporation Circuit card synchronization within a standardized test instrumentation chassis
JP2008118179A (ja) * 2006-10-31 2008-05-22 Toshiba Corp 半導体集積回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5509038A (en) * 1994-04-06 1996-04-16 Hal Computer Systems, Inc. Multi-path data synchronizer system and method
US5909451A (en) * 1996-11-21 1999-06-01 Sun Microsystems, Inc. System and method for providing scan chain for digital electronic device having multiple clock domains
US6662305B1 (en) * 1999-11-23 2003-12-09 Intel Corporation Fast re-synchronization of independent domain clocks after powerdown to enable fast system start-up
US7194669B2 (en) * 2003-02-14 2007-03-20 Logicvision, Inc. Method and circuit for at-speed testing of scan circuits
US7461314B2 (en) 2003-06-06 2008-12-02 Advantest Corporation Test device
US7447961B2 (en) * 2004-07-29 2008-11-04 Marvell International Ltd. Inversion of scan clock for scan cells
KR101017444B1 (ko) * 2004-10-25 2011-02-25 로베르트 보쉬 게엠베하 적어도 2개의 처리 유닛들을 갖는 컴퓨터 시스템에서 모드전환 및 신호 비교를 위한 방법 및 장치
JP4621050B2 (ja) * 2005-03-28 2011-01-26 株式会社アドバンテスト クロック乗替装置、及び試験装置
TW200801550A (en) * 2006-01-06 2008-01-01 Koninkl Philips Electronics Nv IC testing methods and apparatus
DE102006009224B4 (de) * 2006-02-28 2017-04-06 Advanced Micro Devices, Inc. Auswahl eines Testalgorithmus in einer Steuerung für eingebauten Speicherselbsttest
US7793179B2 (en) * 2006-06-27 2010-09-07 Silicon Image, Inc. Test clock control structures to generate configurable test clocks for scan-based testing of electronic circuits using programmable test clock controllers
US7574633B2 (en) * 2006-07-12 2009-08-11 Advantest Corporation Test apparatus, adjustment method and recording medium
US7882410B2 (en) * 2007-06-25 2011-02-01 Synopsys, Inc. Launch-on-shift support for on-chip-clocking
US8140925B2 (en) * 2007-06-26 2012-03-20 International Business Machines Corporation Method and apparatus to debug an integrated circuit chip via synchronous clock stop and scan

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
JP2004361343A (ja) * 2003-06-06 2004-12-24 Advantest Corp 試験装置
WO2006087806A1 (ja) * 2005-02-18 2006-08-24 Fujitsu Limited クロック生成装置、クロック生成方法、クロック生成プログラム、動作検証装置、動作検証方法及び動作検証プログラム
WO2007015580A1 (en) * 2005-08-03 2007-02-08 Advantest Corporation Circuit card synchronization within a standardized test instrumentation chassis
JP2008118179A (ja) * 2006-10-31 2008-05-22 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
KR20110043705A (ko) 2011-04-27
TW201015090A (en) 2010-04-16
JP5134089B2 (ja) 2013-01-30
TWI400461B (zh) 2013-07-01
JPWO2010032440A1 (ja) 2012-02-02
CN102159960A (zh) 2011-08-17
US20110161763A1 (en) 2011-06-30
WO2010032440A1 (ja) 2010-03-25
US8700964B2 (en) 2014-04-15
KR101213166B1 (ko) 2012-12-18

Similar Documents

Publication Publication Date Title
EP1875257B1 (en) Circuitry and method for an at-speed scan test
US9397670B2 (en) Edge generator-based phase locked loop reference clock generator for automated test system
US5796748A (en) Pattern generator in semiconductor test system
CN102159960B (zh) 测试装置及块间同步方法
JP4621050B2 (ja) クロック乗替装置、及び試験装置
US20150137862A1 (en) Synchronous on-chip clock controllers
US6998893B2 (en) Circuit and method for inducing jitter to a signal
JP2000306399A (ja) 半導体装置
CN102170279A (zh) 延迟电路和延迟信号的方法
KR100826975B1 (ko) 클럭 생성 회로 및 클럭 생성 방법
KR940008607B1 (ko) 정보처리장치의 자기진단회로 및 자기진단방법
US7984351B2 (en) Data transfer device and method thereof
TWI682184B (zh) 單一可現場規劃閘陣列中多排組數位刺激響應之技術
US9484902B2 (en) Delay circuit
CN102124357A (zh) 测试装置及测试方法
CN102144166A (zh) 波形发生器和使用该波形发生器的测试装置
TWI388863B (zh) 測試裝置、傳送電路、測試裝置的控制方法以及傳送電路的控制方法
JP2013072797A (ja) 半導体テスト回路
KR20160104478A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR101839883B1 (ko) 카운팅 회로, 지연값 양자화 회로 및 레이턴시 조절회로
JP3693930B2 (ja) Ｐｌｌ回路のシミュレーション方法およびシミュレーション・プログラム
JP2000275309A (ja) 半導体デバイス試験装置、タイミング発生器、半導体デバイス試験方法及びタイミング発生方法
US20230129868A1 (en) Systems and methods for asynchronous finite machines
JPH05100766A (ja) クロツクジエネレータ
KR20140023559A (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant