CN102138283B - 一种接收器装置 - Google Patents
一种接收器装置 Download PDFInfo
- Publication number
- CN102138283B CN102138283B CN200980134908.9A CN200980134908A CN102138283B CN 102138283 B CN102138283 B CN 102138283B CN 200980134908 A CN200980134908 A CN 200980134908A CN 102138283 B CN102138283 B CN 102138283B
- Authority
- CN
- China
- Prior art keywords
- frequency mixer
- feedback
- mixer
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/008—Compensating DC offsets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/009—Reduction of local oscillator or RF leakage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
接收器布置包含单端多频带反馈放大器、至少一个包含主混频器和修整混频器的单端输入、差分输出混频器布置以及配置成接收由混频器布置生成的差分输出信号的混频器反馈环电路。混频器反馈环电路基于接收的差分输出信号生成反馈信号,并将反馈信号提供给混频器布置以最小化DC偏移和第二阶互调产物。单端多频带反馈放大器可包含输入级和连接到输入级用于抑制来自LO频率的谐波的下变频噪声的可编程谐振储能电路以及基于单端多频带反馈放大器的带操作整形包含反馈网的反馈环的频率响应的可配置反馈网。
Description
技术领域
本发明涉及反馈方法和系统,并且更具体地说,涉及利用通信装置接收器中的信号反馈来限制DC偏移和互调失真。
背景技术
常规宽带码分多址(WCDMA)低噪声放大器(LNA)和混频器架构在LNA与混频器之间具有外部表面声波(SAW)滤波器。SAW滤波器的目的是衰减通过双工器的有限隔离泄露到LNA中的发射(TX)信号。
图1示出了在移动台诸如WCDMA手机中包含的典型架构。该架构包含具有连接到功率放大器(PA)5的输出的发射器4(TX),该功率放大器放大发射信号输出。PA 5的输出连接到双工器6。也连接到双工器6的是接收器7(RX)和天线8。接收器7包含片上构件9以及片外构件。虽然直接变换架构提供了集成接收器7的许多构件、诸如低噪声放大器12、同相(I)混频器14、正交(Q)混频器16、本地振荡器(LO)18、相移器19、包含用于I信号的低通滤波器20和用于Q信号的低通滤波器22的基带信道滤波器和可变增益放大器(VGA)的方式,但是SAW滤波器是片外构件。在图1中,SAW滤波器被描绘为带通滤波器(BPF)10。
双工器6通常提供从TX到(接收)RX的某50-55dB隔离。然而,正常情况下需要附加的隔离来防止TX泄露破坏接收器的性能。通过由第二和第三阶失真生成的互调使接收器降级。对于支持多频带WCDMA的电路,在LNA 12与混频器14和16之间具有SAW滤波器10的解决方案变得麻烦,这是因为每个所支持的频带都将需要其自己的SAW滤波器。然而,这种解决方案不具有吸引力,这是因为它会增加成本和印刷电路板(PCB)面积。
存在可用于SAW较少的架构中的单端/差分LNA和混频器的多个可 能组合:
差分LNA和差分混频器:缺点是用于LNA的附加封装管脚。多频带电路将需要更大封装。
单端LNA和差分混频器:缺点是在LNA与混频器之间需要大的片上平衡不平衡转换器(balun)。如果在多频带解决方案中需要多个平衡不平衡转换器,则增大了面积损失。
单端LNA和单端混频器:在所有单端解决方案中,都没有对于片上平衡不平衡转换器的需要。
在LNA与混频器之间存在SAW滤波器的常规架构中,SAW滤波器可具有单端输入和差分输出。然后LNA可设计有单端输入和连接到SAW滤波器的单端输出。如果SAW滤波器输出是差分的,则混频器可设计为双平衡的,即具有差分RF输入和差分LO输入。备选架构可包含具有与片上平衡不平衡转换器组合以产生差分RF信号的单端输入和输出的SAW滤波器。
WCDMA LNA和混频器容易有第二阶互调失真(IM2)和第三阶互调失真(IM3)。级间SAW滤波器帮助抵御的IM3产物是在混频器跨导级中和在开关混频器核心中生成的。对于WCDMA,最坏的互调情况是在RX与TX频率之间的双工距离的一半处存在干扰源时。LNA和混频器的第三阶非线性将产生源自到LNA中的TX泄露和在双工距离一半处的干扰源的RX频率处的寄生信号,双工距离在图1中例证为路径30。SAW滤波器衰减TX信号和带外阻塞信号,并因此还衰减从这些信号生成的互调产物。
示例:双工距离为190MHz的WCDMA频带I
fRX=2140MHz
fTX=2140MHz-190MHz=1950MHz
f1/2-duplex_interferer=2045MHz
fIM3=2·2045MHz-1950MHz=2140MHz=fRX
LNA和混频器IM2在输入到具有第二阶非线性的混频器中的f1和f2处的两个干扰源生成在其差频f1-f2处的互调产物时出现。如果干扰源彼此靠近,则这个互调产物将直接落入期望的下变频基带频带中。在WCDMA 接收器中,混频器第二阶非线性的最坏情况干扰源是通过双工器的有限TX-RX隔离泄露到接收路径中的TX信号。TX信号是用AM和FM调制的WCDMA数字调制干扰源。AM调制可由具有两个在f1和f2的接近频率的两音(two-tone)干扰源表示。混频器的第二阶非线性会将TX信号包络的方形型式转化成接收器混频器输出。这是定义对于LNA和混频器的第二阶拦截点(IP2)要求的情形。在规定发射信号在天线处处于最大功率电平(+24dBm)的同时误位率(BER)<10-3的最小所需灵敏度的3GPP标准测试情况下,测试由于TX泄露引起的接收器IM2电平。
在零IF接收器中生成第二阶失真有三种机制:RF自混合、混频器跨导级中的第二阶非线性和LO泄露的交叉调制。
RF自混合发生在RF信号通过混频器核心开关器件中的寄生耦合泄露到混频器中的LO信号时。在图1中这个泄露被例证为路径32。如果LO幅度不足够高,则混频器表现得更像线性乘法器,并且因此混频器输出将含有与输入信号的平方成比例的信号,即IM2产物。如果RF信号是用AM调制的TX泄露,则将通过开关混频器核心晶体管中的自混合生成低基带频率IM2产物。然而,如果LO幅度足够高,则这个效应大大降低。
第二阶非线性还存在于生成提供给混频器核心开关晶体管的RF电流的跨导晶体管中。由两个频率f1和f2表示的AM调制干扰源将生成在f1-f2处的低频第二阶互调产物,其被加到来自跨导晶体管的期望输出电流。如果混频器完美地平衡了,即,在开关核心晶体管、混频器负载电阻器或LO激励块中没有不匹配,则f1-f2处的低频互调产物不会到达混频器输出。实际上,在这些构件中不可避免地存在不匹配。因此,这种互调产物泄露到混频器输出。
在双平衡混频器中,混频器跨导是具有内置的对偶数阶IM2产物的抑制的差分级。抑制量取决于跨导级和混频器开关核心中器件的匹配。具有单端混频器的解决方案依赖于仅用于抑制源自跨导级的IM2的混频器开关核心中的匹配。
LO泄露的交叉调制是在混频器核心RF输入处的TX泄露干扰源的AM调制通过其传递到在混频器RF输入的LO泄露的机制。下变频这个 具有LO信号本身的AM调制LO泄露将生成在IM2频率处的混频器输出信号。与由混频器跨导级中的自混合和第二阶非线性所生成的IM2产物相比,交叉调制产物是差分信号,即,在两个混频器输出处的IM2产物的相位相差180度。
发明内容
根据本发明的实施例一般涉及使用通信装置中的信号反馈来限制DC偏移和互调失真。
在一些实施例中,接收器布置包含单端多频带反馈放大器、至少一个包含主混频器和修整混频器(trim mixer)的单端输入、差分输出混频器布置以及配置成接收由混频器布置生成的差分输出信号的混频器反馈环电路。混频器反馈环电路基于接收的差分输出信号生成反馈信号,并将反馈信号提供给混频器布置以最小化DC偏移和第二阶互调产物。
根据本发明的一方面,单端多频带放大器可包含输入级、输出级和输入级与输出级之间的反馈网。输入级和输出级可由许多类型开关器件中的任何类型形成。例如,可使用栅地-阴地放大器布置中的晶体管配置输入级,并且反馈网包含可配置电阻和电容网络以整形反馈环的频率响应。
在本发明的另一方面中,单端多频带反馈放大器可包含连接到放大器输出级的可编程谐振储能电路。可编程谐振储能电路的谐振频率可基于在放大器的输入级接收的频带来设置,并且可调谐用于抑制来自LO频率谐波的下变频噪声。
在又一方面中,混频器布置的主混频器和修整混频器可分别包含第一晶体管对和第二晶体管对。第一晶体管对可包含DC耦合到由信号发生器生成的平衡信号对的相应差分输入的输入,并且第二晶体管对可包含AC耦合到平衡信号对相应差分输入的输入。
根据其它方面,混频器反馈环电路可包含具有用于接收差分输出信号的低通特性的第一级和将反馈信号输出到混频器布置的修整混频器的第二跨导级。
根据本发明的另一方面,可以从收发器架构中去除片外表面声波(SAW)带通滤波器。
附图说明
包含其以提供对本发明的进一步理解并且结合于其中并构成本说明书一部分的附图例证了与说明书一起用于解释本发明原理的本发明实施例。在附图中:
图1是常规RF收发器架构的例证。
图2是根据一些示范实施例的反馈放大器和反馈混频器架构的图解。
图3是根据示范实施例的反馈放大器的图解。
图4是根据示范实施例的可编程谐振储能电路的示意图。
图5示出了根据一些示范实施例的反馈放大器的示范反馈网。
图6例证了根据一些实施例的示范混频器电路。
图7是根据一些实施例的混频器DC反馈和偏置块的示意图。
图8a是例证启用反馈和没启用反馈的情况下同相(I)混频器之间的LO泄露电平与Vbe不匹配差异的图表。
图8b是例证启用反馈和没启用反馈的情况下正交(Q)混频器之间的LO泄露电平与Vbe不匹配差异的图表。
图9a是示出具有和没有用于I混频器的混频器反馈的情况下IM2电平和DC偏移与Vbe不匹配的图表。
图9b是示出具有和没有用于Q混频器的混频器反馈的情况下IM2电平和DC偏移与Vbe不匹配的图表。
图10是根据一些实施例的LO激励电路的示意图。
具体实施方式
下面结合若干示范实施例更详细描述各种方面以便于理解本发明。然而,本发明不应视为局限于这些实施例。而是,提供这些实施例使得本公开将是详尽而完整的,并将向本领域的技术人员充分传达本发明的范围。
而且,应该强调,术语“包括”当用在本说明书中时用于表明存在所描述的特征、整数、步骤或构件;但是使用这些术语不排除存在或添加一个或多个其它特征、整数、步骤、构件或它们的组合。
根据本发明的实施例,包含低噪声线性单端多频带反馈RF放大器加 上具有IM2抑制和DC偏移消除的反馈混频器的接收器的第二和第三阶线性足够高使得不再需要在LNA与混频器之间提供SAW滤波器。去除SAW滤波器器件降低了成本,并节省了PCB面积。此外,RF放大器和混频器的压缩点足够高使得到LNA中的TX泄露信号不会将接收器激励成压缩。
根据实施例的接收器架构包含单端LNA,后面是单端混频器,在LNA与混频器之间没有任何SAW滤波器。因为排除SAW滤波器对RF放大器和混频器的第三阶线性施加了非常严格的要求,本文描述的一些实施例包含新颖的单端多频带SAW较少的LNA和混频器架构。这个LNA和混频器架构具有足够高的第二和第三阶线性以防止TX泄露影响接收器性能。
本发明大大减少了单端解决方案中的第二阶互调产物。本文描述的方法增大了LNA和混频器的第二阶线性,而没有被迫具有差分LNA和混频器。单端LNA与差分混频器之间的平衡不平衡转换器相比具有只使用一个电感的多频带RF放大器的所呈现解决方案需要更多的管芯面积。如果对于多频带操作将需要多个平衡不平衡转换器,则面积减少甚至更大。
本发明提供了单端混频器中的改进的噪声系数。例如,单端混频器相比差分混频器具有的缺点在于它们不抑制来自LO激励器的噪声。为了补偿这个架构差异,本文描述的RF放大器具有内置的对于LO频率的谐波处的噪声的衰减,这是因为所公开的RF放大器的增益具有非常陡峭的滚降。因为所有混频器都下变频来自LO频率fLO的奇数谐波的噪声,所以减少来自这些较高谐波的贡献大大降低了混频器的噪声系数。
本发明提供了缩小大小的片外电容器。例如,所公开的混频器包含用于在反馈环中进行低通滤波的片外电容器。反馈的低通特性导致混频器输出的高通特性。混频器变换增益的高通截止频率应该尽可能低到不引起误位率增大。这通过在混频器核心中的主混频器和修整混频器中具有不同尾电流的所公开混频器架构来实现。正如将在本文详细描述的一样,每个混频器核心中的主混频器和修整混频器包含在混频器输出处共享相同负载的开关器件,并且修整混频器开关器件的控制由最小化输出处的DC偏移的反馈机构调节。
当发射器输出功率低时,所生成的IM2产物减少得非常多,这是因 为它们与TX输出功率的平方成比例。该公开描述了当TX输出功率低时降低混频器电流消耗的方法。
本发明去除了对于第二阶拦截点(IP2)的产物修整的需要。虽然可通过混频器负载电阻器的产物调谐来解决IP2问题,其中一种方法涉及向接收器提供测试音(test-tone),并且使用与负载电阻器串联的可编程开关调谐混频器负载电阻,直到最小化第二阶失真为止,这种方法不太合需要,这是因为它们增加了显著的测试时间。本文描述的方法降低了使用反馈环的开关混频器核心中的器件不匹配效应,而不是产物修整。
图2示出了根据一些实施例的单端多频带反馈RF放大器和反馈混频器架构。所呈现的架构具有在LNA(未示出)与I混频器220和Q混频器230之间不需要SAW滤波器的足够高的第二和第三阶线性。第二阶线性由混频器DC反馈和偏置块240实现。反馈还大大衰减了混频器输出处的DC偏移,并且第三阶线性由反馈RF放大器210保证。
图2中示出的架构的设计都是单端的。单端LNA(未示出)生成RF电流,其被提供给单端多频带RF反馈放大器210的端子中的RF。RF反馈放大器210生成沿用于混频器I 220、I信道混频器的路径212的一个输出电流和沿路径214到混频器Q 230、Q信道混频器的一个输出电流。混频器I 220和混频器Q 230是单端的,即,RF输入信号不平衡。反馈放大器210的两个输出电流同相。
混频器I 220和混频器Q 230中的每个都包含修整混频器和主混频器,这将在后面详细描述。来自混频器I 220的两个输出和来自混频器Q 230的两个输出沿相应的反馈路径对222/224和232/234连接到混频器DC反馈和偏置块240的输入。这些反馈路径对222/224和232/234是包含混频器DC反馈和偏置块240及其输出242至256的混频器反馈环的一部分,这些输出将偏置和反馈电流提供给混频器混频器I 220和混频器Q 230。
混频器DC反馈和偏置块240沿路径242输出电流Itrim left I,沿路径244输出Itrim right I,沿路径246输出Itail main I,沿路径248输出Itail trim I,它们被提供给混频器I 220,并沿路径250输出Itrim left Q,沿路径252输出Itrimright Q,沿路径254输出Itail main Q并沿路径256输出Itail trim Q,它们被提供给 混频器Q 230。反馈放大器210的同相(I)输出RF Out I沿路径212提供给反馈路径246,并且反馈放大器210的正交(Q)输出RF Out Q沿路径214提供给反馈路径254。
LO信号发生器260包含生成平衡的LO输出的LO激励电路,平衡的LO输出包括四个LO信号:LO In 262、LO Ip 264、LO Qp 266和LO Qn 268。LO In 262和LO Ip 264信号对被提供给混频器I 220,并且LO Qp266和LO Qn 268信号对被提供给混频器Q 230。LO信号发生器260可以是标准IQ分配器电路(divider circuit),但是可以使用其它类型的本地振荡器信号发生器件。
现在将参考图3描述示范多频带可编程电流到电流RF反馈放大器210的细节。多频带接收器可包含向所公开的多频带RF反馈放大器210提供RF信号的多个LNA。RF反馈放大器210的设计目标是高的第三阶线性、低噪声系数和/或LO频率的谐波处的输出噪声的衰减,由此最小化源自由混频器下变频的这些谐波频率的噪声。
电流到电流反馈放大器210具有低输入阻抗。因此,可以简化LNA的设计,这是因为将没有对于输入晶体管后面的栅地-阴地放大器级的需要。常规设计通常会包含连接到生成混频器核心电流的跨导放大器的栅地-阴地放大器LNA输入级。从RF输入晶体管的输出来看,栅地-阴地放大器器件具有低输入阻抗。因此,LNA的带宽增大了,这是因为它不再受由输入晶体管的负载及其寄生电容所生成的RC负载的限制。
参考图3,来自理想LNA的输出信号RF in被提供给双极器件Q1的基极,该器件是包含双极器件Q2的栅地-阴地放大器配置的一部分。Q1的发射极通过电阻器R2连接到地用于偏置稳定目的。因为期望向RF反馈放大器210中看时有低输入阻抗,所以在电阻器R2上提供电容器C9,由此对于RF频率产生来自Q1发射极的低阻抗。Q1的集电极连接到栅地-阴地放大器器件Q2的发射极,栅地-阴地放大器器件Q2具有信号接地的基极。提供晶体管Q1和Q2的栅地-阴地放大器配置以增大反馈放大器210的环增益。环增益Aβ直接确定设计的第三阶非线性。Q2的集电极连接到可编程谐振储能电路320。
可编程谐振储能电路320的谐振频率是基于施加到频带选择输入BSEL、BSEL HB 1和BSEL HB 2的逻辑电平可编程的,以增大、放大或最大化期望频带的环增益。此外,使用逆变器件诸如逆变器324产生BSEL、BSEL INV的逆变形式,其可使用CMOS器件和配置或某种其它类型的逆变器形成。将认识到,尽管在图3的示范栅地-阴地放大器配置中所用的器件是双极结型晶体管(BJT),但是可以使用其它开关器件。例如,MOSFET器件可备选地用作器件Q1和Q2,其中BJT公共基极级(Q2)用公共栅极级代替,并且BJT公共发射极级(Q1)用公共源极级代替。
图4示出了根据一些实施例的示范可编程谐振储能电路320的更多细节。储能电路包括片上电感器L0和固定电容器C13连同开关的电容器C10、C11和C12。可通过激活一个或多个NMOS开关M5、M6和M21基于接收的频带改变储能谐振频率。对于频带I操作(2110-2170MHz),开关都不接通。对于频带II(1930-1990MHz),BSEL HB 1将是高的,并且M5将导电。对于频带III(1805-1880MHz),BSEL HB 1和BSEL HB 2将是高的,即M5和M21导电。在低频带,对于频带V(869-894MHz)和频带VI(875-885MHz),BSEL设置为低,并且对应地BSEL INV将是高的,并且BSEL HB 1和BSEL HB 2设置为高。从而,开关M5、M6和M21是开的。对于频带VIII(925-960MHz),仅BSEL是高的,并由此仅M6是开的。
假设,正向电源和地是信号方式等同(signal-wise equal),即,在正向电源与地之间存在充分的退耦合。这对于使用连接到地的NMOS开关调谐并行谐振电路是必需的。如果使用PMOS器件代替NMOS器件,则谐振电路的Q值由于这些器件的较大ron而变差。较大PMOS器件还会破坏性能,这是因为PMOS开关在其关位置中的寄生电容会太大;由此难以达到最高所需谐振频率。
返回到图3,来自可编程谐振储能电路320的输出沿路径330、332和电容器C3AC耦合到NMOS器件M1和M2的栅极,并还沿路径330、334和电容器C4AC耦合到NMOS器件M3和M4。需要AC耦合,这是因为在可编程谐振储能电路320输出处的DC电压对于NMOS器件M1 到M4的最佳大小和/或DC电流不恰当。基于到混频器核心的输出应该DC耦合还是AC耦合,NMOS器件M3和M4经由施加v偏置AC接通,并且NMOS器件M1和M2经由施加v偏置DC接通。
包含AM调制的干扰源会在跨导NMOS器件M1、M2、M3和M4中生成低频IM2音。如果AM调制的干扰源由两个频率f1和f2表示,则IM2音会在频率f1-f2处。
如果混频器核心是理想的,即,没有不匹配,则IM2音不会到达混频器的输出。然而,具有不匹配的混频器核心遭受低频信号的馈通。由此,IM2音将基于混频器核心中的不匹配到达混频器输出。在NMOS晶体管M1和M2接通的AC耦合模式中,通过AC耦合来自电流到电流反馈放大器210的输出(其具有阻塞低频IM2音的高通特性),将防止IM2音到达混频器核心,混频器I 220或混频器Q 230。AC耦合的损失是电流消耗,这是因为对于混频器开关核心,AC耦合的跨导NMOS M1和M2的DC电流加倍。
混频器DC反馈和偏置块240不能够抑制源自电流到电流反馈放大器210的任何低频IM2信号。RF输入信号经由AC耦合从混频器I 220/Q 230的主混频器的RF输入提供给混频器I 220/Q 230的修整混频器。对于来自电流到电流反馈放大器210的输出的DC耦合的情况,来自这个级的低频IM2信号会到达主混频器但不到达修整混频器。如果在主混频器中存在不匹配,则混频器反馈环将通过偏移修整混频器补偿不匹配。然而,通过主混频器的IM2构件的馈通仍将是相同的。
反馈放大器210的电流增益由下式给出:
假如构成AC耦合的高通滤波器C3、C4中的信号损失可忽略不计,则在DC耦合或AC耦合模式中电流增益会是相同的。
在开环增益高的条件下,反馈放大器的电流增益由下式给出:
阻抗Z1是从NMOS器件M1、M2、M3和M4的源极端子连接到地 的电阻器R13和R14的并行连接。阻抗Z2是频率相关的,并且当对于低频带(LB)或高频带(HB)操作而编程接收器时改变。例如,图5示出了根据一些实施例的反馈网360的细节,反馈网360沿路径336接收反馈电流Ifb,并通过基于BSEL输入电平激活NMOS开关M10或M9之一来组合电容器C7与电阻器R22或电阻器R23,从而设置LB或HB操作。来自反馈网360的反馈路径350终止在晶体管Q1的基极。反馈环的频率响应的整形对于反馈放大器210的性能以及反馈放大器210、混频器I 220和混频器Q 230的总体性能是关键的。
反馈放大器210的环增益定义为:
反馈系统中的“误差电流”等于输入晶体管Q1的基极电流。
有可能通过用纯电阻负载代替可编程谐振储能电路320的LC储能来获得较高的开环增益。然而,这种电阻器的大小将受其上最大容许DC电压降的限制,其不会前向偏置晶体管Q2的基极集电极结。相比之下,对于LC负载没有DC电压降。由于开环增益较高,闭环增益Aβ也较高,由此改进第三阶线性。
混频器核心混频器I 220和混频器Q 230将下变频来自RF反馈放大器210的噪声,不仅在LO频率处而且在LO频率的奇数谐波处。例如,方波LO信号的傅里叶级数只包含奇数谐波,即频率fLO、3fLO、5fLO...(2n+1)fLO。来自这些较高谐波的对总噪声系数的贡献将很大,特别是来自3fLO频率的贡献。为了降低放大器和混频器的噪声系数,重要的是降低在较高谐波处噪声的混频器下变频。RF反馈放大器210的可编程谐振储能电路320的谐振被调谐到LO频率。远离LO频率,即,在较高谐波,谐振储能电路将充当到信号地线的捷径。因此,来自RF反馈放大器210的输出噪声将大大衰减。更靠近谐振频率,通常对于LO频率的第三谐波,放大器仍具有高开环增益,并且频率响应由反馈网360确定。在频带内的恒定增益与较高频率的陡峭滚降之间存在折衷。具有由电容器C7和R22或R23定义的频带相关极点的所公开反馈网360解决了这个问题。
可编程谐振储能电路320的LC储能还改进RF反馈放大器210和混 频器的阻塞性能。对于接近环增益Aβ大的期望信号的频率,RF反馈放大器210的两级放大器将表现为规则反馈电流放大器。对于远离谐振频率的频率,RF反馈放大器210的开环增益消失了,并且任何可能的干扰源都将短路到VCC。
所有四个NMOS器件M1、M2、M3和M4共享相同的反馈环。反馈信号通过经由电容器C8的AC耦合连接到输入双极器件的基极。需要AC耦合,这是因为NMOS器件的源极电势太低而不能直接连接到双极输入器件的基极。
WCDMA期望信号的最大功率是-25dBm。为了不压缩具有期望信号的混频器反馈环,可在RF反馈放大器210中实现增益开关。图3示出了提供给与连接到节点RF in的电容器C18串联的NMOS器件M7的栅极的增益开关信号,并且图5示出了连接在反馈网360上的NMOS器件M8。当增益开关信号是活动的或者是高的时,沿路径340的M7和M8将接通,并且RF反馈放大器210的增益将减低到0dB,并且增益将进一步通过将RF输入信号通过M7和C18分路到地来降低。
虽然LNA不是本公开的详细部分,但是为了分析的目的,LNA可由理想压控电流源表示。50欧姆的输入端口可加载有无噪声50欧姆的电阻器以模仿输入匹配。LNA的电阻负载还可由无噪声电阻器表示。LNA的合理噪声系数是1.0dB。例如获得32dB电压增益所需的LNA的第三阶拦截点(IP3)对于半双工测试情况假设为0dBm。对于带内干扰源,线性变差了几分贝。由于RF反馈放大器的输入阻抗低,因此没有对于栅地-阴地放大器LNA输入级的需要。去除公共基极器件节省了LNA中的电压余量(headroom)。因此可增大负载电阻器,从而使所有LNA输出信号电流都进入低阻抗RF反馈放大器中。
如果接收器支持多于一个频带,则多个不同LNA的输出都可连接到相同节点,即,电流到电流反馈放大器210的RF输入RF in。可以只使用一个有源器件来实现LNA的有源部分,但是LNA可包括多于一个有源器件。
图6示出了在一些实施例中可实现为混频器I 220的开关混频器核心 600的细节,但是要理解,可以同样或类似的方式实现混频器Q 230。开关混频器核心600包含主混频器602,主混频器602具有晶体管Q601和Q602并DC耦合到LO激励电路(后面详细描述)。开关混频器核心600还包含修整混频器604,修整混频器604具有晶体管Q603和Q604并经由电容器C601和C602AC耦合到LO激励电路。当如图6中所描绘的连接在一起时,主混频器602和修整混频器604形成混频器I 220的不匹配补偿的开关混频器核心。要理解,具有相移LO输入的类似配置形成混频器Q230的不匹配补偿的开关混频器核心。
主混频器602和修整混频器604共享包含电阻器R601和R602连同电容器C605、C606、C607和C608的相同集电极负载。电容器C605和C606对共模信号滤波,而C607和C608对差分信号滤波。通过双工器的有限隔离泄露到接收LNA中的WCDMA TX信号将通过RX LO信号下变频到IF频率。在WCDMA高频带中,双工距离在频带I是190MHz,在频带II是85MHz,并且在频带III是90MHz。在低频带,即频带V、VI和VIII,双工距离是45MHz。当以高功率发射时,这个TX泄露信号是接收器在没有压缩的情况下必须能够处理的最强干扰源。在混频器输出处的滤波器将衰减IF频率,使得混频器反馈环不压缩,甚至当以最大功率发射时也不压缩。
修整混频器的基极偏置电压由电阻器R603中的电流I1和电阻器R604中的电流I2确定。混频器反馈环将调节这两个电流,使得在混频器输出处的DC偏移变成0V,即VOut BB Ip=VOut BB In。电容器C603和C604衰减在节点LO p trim和LO n trim处的LO电压摆幅。没有这些电容器,将发生来自混频器反馈电路的输出电流的不希望有的调制。电阻器R605和R606将LO信号与电容器C603和C604所生成的信号地线分隔开。到混频器反馈环的输入信号是混频器输出电压VOut BB Ip和VOut BB In。在路径212上提供来自电流到电流反馈放大器210的RF信号RF Out I,路径212连接到路径246。基于在混频器DC反馈和偏置块240中生成的主尾电流Itail main I和放大器输出RF Out I的电流Itail main-RF Out I出现在对于晶体管Q601和Q602的发射极公共的节点处。为了在主混频器602和修整混频器604中 具有不同的DC尾电流,路径246上的RF信号通过电容器C609AC耦合到路径248上对于晶体管Q603和Q604的发射极公共的节点,其中存在也在混频器DC反馈和偏置块240中生成的尾修整电流Itail trim I。对于最佳操作,DC尾电流Itail main I和Itail trim I之比通常将大约为10。
对于高IM2抑制,应该最小化除了开关混频器核心600的开关器件中不匹配的所有构件不匹配。例如,如果主混频器602的负载电阻器R601和R602不匹配,则混频器反馈环将尝试补偿由这种不匹配生成的DC偏移。然而,该环然后将在修整混频器604中的晶体管Q603、Q604的基极之间产生DC偏移。这然后将由于Vbe不匹配而在补偿的主混频器602中生成差的IM2性能,但仍将存在源自负载电阻器R610、R602中的任何不匹配的IM2分量。不可能通过用混频器核心中的Vbe不匹配补偿电阻器负载不匹配来减少总IM2失真。混频器负载电阻器R601、R602因此必须按比例增大,直到来自它们的不匹配的IM2贡献与开关混频器核心600的有源开关器件Q603、Q604的不匹配相比变得可忽略不计。这同样适用于设置修整混频器604中的晶体管Q603、Q604的基极的电势的电阻器R603和R604。
按比例增大开关混频器核心600中的有源器件仅可能到某一量。大小上限将由对于高线性的开关速度要求来设置。太大器件可增大LO信号发生器260的LO激励器的电容器负载,并因此还增大这个激励器的电流消耗。
修整混频器604中的器件Q603和Q604可能不匹配。在不匹配的情况下,混频器反馈环将补偿源自这种不匹配的开关混频器核心600的输出Out BB Ip和Out BB In处的DC偏移电压。在来自这种不匹配的接收Itail trimI的节点处的增大的LO泄露将由混频器反馈环抵消。
图7是根据一些实施例可在混频器DC反馈和偏置块240中实现的混频器反馈环电路700的图解。混频器反馈环电路700作用于可存在于混频器I 220的输出处的DC偏移。虽然将提供同样的布置以便作用于存在于混频器Q 230的输出处的DC偏移,但是为了简洁起见,未提供这个电路的细节。混频器反馈环电路700包含两级设计,该两级设计包含在第一级 710和第二级720中实现的、作为跨导操作的低通滤波器架构。第二级生成反馈电流Itrim left I和Itrim right I,它们分别被提供给修整混频器604的节点LO p trim和LO n trim。
在混频器反馈环电路700中,来自I信道混频器的输出Out BB In和Out BB Ip分别连接到Q701和Q702的基极端子。晶体管Q703和电阻器R703在电阻器R701与R702之间的公共发射极节点处生成电流。低通滤波器具有用电容器C700和C702的共模滤波和通过电容器C701的差分模式滤波。共模滤波器的截止频率未设置总滤波器截止频率。而是,这通过外部差分电容器C701设置。为了最小化C701的所需大小,电阻负载可能变大。例如,电阻负载R730和R740可包括电阻网络,每个电阻网络包含多个串联和/或交错的电阻器、大量电阻器、大电阻器结构等。
为了在没有前向偏置Q701和Q702的基极集电极结的情况下处理负载上的DC电压降,第二级的偏置电流可能变低。用电阻器R704和R705退化第二级以增大压缩点。晶体管Q706和电阻器R706在电阻器R704与R705之间的公共发射极节点生成电流。
分别经由晶体管/电阻器布置Q707和电阻器R707以及晶体管Q708和电阻器R708生成混频器尾电流Itail main I和Itail trim I。
第二级720中的退化电阻器R704和R705有两个目的。它们(1)增大第二级的输入阻抗,并且(2)增大压缩点。如果第二级720的输入阻抗太低,则由这个阻抗代替第一级710的高电阻负载设置滤波器截止频率。
混频器反馈环电路700大小定为(dimension)在没有运行到压缩的情况下能够处理主混频器核心中的特定的不匹配等级。当环压缩时,环中的一个或两个差分级将生成与输入信号无关的输出信号,即,整个尾电流穿过差分级中的分支之一。低通滤波器第一级710和跨导第二级720均可以用电阻器大大退化以增大压缩点。
混频器反馈环电路700仅对于低频例如DC加几千赫兹是有效的。与开关混频器核心600一样,应该最小化混频器反馈环电路700中的所有不匹配。否则,环将调整来自混频器反馈环电路700的输出电流Itrim right I和Itrim left I,使得源自反馈路径中不匹配的混频器DC偏移将接近0伏。在这 种情形下,将降级IM2性能,这是因为修整混频器604的基极偏置将变成偏移。所生成的偏移则不会由于混频器核心器件不匹配(其本该很低)引起,并且混频器核心会不希望地偏移,并由此生成IM2产物。由于混频器反馈环电路700的带宽应该尽可能低,因此对于由于环电路中的器件按比例增加而引起的增大的电容器不会有损失。这适用于有源和无源器件。混频器反馈环电路700中的有源器件通常是开关混频器核心600的器件的10倍大。
在接收Itail main-RF Out I的主混频器602的节点所得到的LO泄露连同AM调制干扰源例如WCDMA TX信号将由于交叉调制而在主混频器602中生成IM2信号。TX信号的调制将通过交叉调制传递到LO泄露信号上。下变频的AM调制LO泄露然后在AM调制频率生成基带频率。
如果主混频器中(或修整混频器中)的器件不匹配增大,则在接收开关混频器核心600的Itail main-RF Out I的节点处的LO泄露在未由混频器反馈环电路700补偿的情况下也将增大。双极器件之间的不匹配可表示为饱和电流Is的差异或产生与Is不匹配相同不匹配的Vbe的等效差异。为了比较,5%Is不匹配对应于1.27mV Vbe不匹配,而1%Is不匹配对应于0.26mV Vbe不匹配。
可通过在器件Q601的发射极与接收开关混频器核心600的Itail main-RFOut I的节点之间插入电压源作为Vbe不匹配来评估混频器反馈环电路700降低LO泄露以及IM2产物的能力。对于所插入电压源的正值,电压在接收Itail main RF Out I的公共节点处与Q601的发射极相比会更高。不匹配将引起Q601与Q602之间的DC电流不平衡和LO泄露不平衡,并且差分LO信号LO p和LO n在接收Itail main-RF Out I的节点处不再相互抵消。
DC电流不匹配将在开关混频器核心的输出处产生DC电压偏移,混频器反馈环电路700将通过改变反馈电流Itrim right I和Itrim left I来抵消和取消该DC电压偏移。修整混频器604由此将变成由现在不相等的基极电压Vb Q603和Vb Q604偏移。如果Q604的基极具有比Q603的基极更高的电势,则在Q604中相比Q603中将有更高的DC电流流动。从AC耦合的LO信号到节点I tail trim的泄露将增大。如果来自修整混频器的LO泄露信号被 加到来自节点Itail-main-RF Out I中主混频器的LO泄露,则大大衰减总的LO泄露的电平。
图8a和8b是例证在接收Itail trim RF Out I的节点处的LO泄露电平(单位是dBVp)与主混频器602的晶体管Q601与Q602之间的Vbe不匹配的差异的图表。图8a示出了使用反馈“A”而没有反馈“B”(即该反馈被禁用)的混频器I 220的结果;并且图8b类似地示出了使用反馈“A”而没有反馈“B”的混频器Q 230的结果。对于比较模拟,在禁用反馈环时。LO频率是2200MHz。LO泄露的衰减是10dB,其中混频器反馈环电路700接通。
IM2失真的另一个源是从TX干扰源的AM调制传递到主混频器602和修整混频器604的输入处的LO泄露上的交叉调制。通过LO信号本身进行的AM调制LO泄露的下变频将在混频器输出处在IM2频率产生低频音。与由混频器核心中的RF信号的跨导第二阶失真和自混合所生成的IM2分量相比较,交叉调制音是差分信号,即,在左边混频器晶体管与右边混频器晶体管中的IM2交叉调制集电极电流之间的相位差是180度。在线性标度中,IM2交叉调制分量与VLO_leak/IP3 2成比例,其中VLO_leak是在混频器输入处的LO泄露电平。
在主混频器602中不匹配的情况下,诸如包含晶体管Q601的左边主混频器器件中的DC电流较少的情况下,LO泄露的相位在主混频器的输入处将是θ度。由于修整混频器604将抵消由主混频器602所生成的DC偏移,因此修整混频器的右边器件(包含晶体管Q604)将具有更高的DC电流。在修整混频器604输入处的LO泄露因此将在θ+180度相位。从主混频器602和修整混频器604所生成的IM2交叉调制集电极电流因此将相互抵消。图9a示出了在混频器I 220的输出处具有和没有反馈和DC偏移的情况下,IM2电平(单位为dBVp)和DC偏移与Vbe不匹配的结果,其中LO频率是2200MHz,AM调制TX干扰源分别由在2000MHz和2000MHz+30kHz的两个干扰源表示,并且两个信号的输入功率在LNA输入处是-33dBm。图9b示出了具有和没有混频器Q230的反馈的情况下使用这些相同参数的IM2电平和DC偏移与Vbe不匹配。
开关混频器核心600的基带输出信号将具有高通特性,即,非常接近LO信号的RF频率的变换增益与更远离LO信号的RF频率的增益相比降低了。这是本发明不希望有的特征,这是因为WCDMA信号包含低频调制。对于这个的原因是,反馈环中的低通滤波器的截止频率不是无限低的。低通滤波器截止频率以下的基带频率因此将存在于修整混频器的基极。由于修整混频器的有限上升时间和下降时间,存在从混频器修整器件的基极到集电极的低频信号的特定馈通。源自低频馈通的集电极信号电流将以相反相位加到从主混频器和修整混频器中的RF信号的下变频中产生的基带电流。
源自低频馈通的修整混频器604的集电极信号电流将取决于修整混频器的尾电流。修整混频器604中的尾电流越小导致的馈通越少。对于混频器反馈环中给定的极点位置,高通截止频率对于修整混频器604的较小尾电流降低了。开关混频器核心600因此对于给定截止频率在反馈环中具有缩小所需电容器大小的唯一特征。仅基于修整混频器而没有主混频器的解决方案将需要大得多的低通滤波器电容器。
由于开关混频器核心600的频率响应具有高通特性,因此混频器反馈环电路的极点位置是关键的。虽然本文描述的混频器反馈环只有一个极点,但是可以实现包含多于一个极点的更复杂的反馈环。在一个极点的设计中,所需的电容器通常要放在片外,在封装内部的层压板上或PCB上。需要两个电容器,一个用于I信道,并且一个用于Q信道。保持的误位率BER所需的极点位置取决于所接收信号的调制方案。例如,用QPSK调制的WCDMA调制可容许在7kHz的极点,但是用16-QAM调制的WCDMA、即HSDPA需要低于1kHz的极点位置。
开关混频器核心600的环增益将随基带频率而改变。在基带频率f的环增益将是最大变换增益与在最高达高通截止频率的频率f的变换增益之间的差。对于高于低通滤波器截止频率的频率,环增益接近0dB。环增益在DC最大。
其中修整混频器604具有AC耦合到主混频器602的基极端子的基极端子的实施例可抑制来自混频器反馈环的噪声。修整混频器604的晶体管 Q603和Q604的发射极AC耦合到主混频器602的晶体管Q601和Q602的发射极。从混频器反馈环电路700输出的电流信号Itrim left I和Itrim right I连接到修整混频器604的晶体管Q603和Q604的基极。从而,来自混频器反馈环电路700的低频噪声都不能到达主混频器602的晶体管Q601和Q602的基极。然而,修整混频器604具有来自混频器反馈环电路700的低频噪声的特定馈通,但是由于修整混频器604的尾电流只是主混频器602中尾电流的一小部分,因此来自反馈环噪声的对总噪声系数的贡献降低得非常多。因此,用修整混频器602抑制来自混频器反馈环电路700的噪声。如果两个尾电流之间的关系改变成使得总尾电流的较大部分通过修整混频器,则噪声系数将增大。
对于LO信号发生器260,可以通过标准IQ分配器电路提供到混频器I 220和混频器Q 230的LO信号。图10是示范LO激励电路1000。虽然这个激励电路的基本设计不是本公开的一部分,但是开关混频器核心600的最优IM2性能不与这个电路无关。
为了防止IM2性能降级,应该给混频器提供具有短上升时间和短下降时间的LO信号。此外,电阻器负载的大小应该按比例增大以最小化不匹配。这同样适用于IQ分配器的电路中的器件大小。由于本公开是单端设计,因此在混频器中不抑制来自LO激励器中的负载电阻器的噪声。为了在仍生成具有足够幅度的LO信号的同时优化噪声性能,负载电阻器的大小减小了,并且尾电流增大了。由于电阻器负载的大小是大的,因此电阻器到地的寄生电容增大了。这破坏了LO波形的形状,即,LO脉冲的上升时间和下降时间增大了。图10示出了一组负载电阻1002,其中每个电阻器负载被分成三个串联的电阻器R1002-R1004、R1005-R1007、R1008-1010和R1011-1013。这种分开的配置降低了寄生电容的影响,并由此改进了LO脉冲上升和下降时间。
来自有源混频器的输出DC偏移电压可由常规高通滤波器(即,混频器负载与随后级之间的AC耦合)移除。对混频器输出节点中的截止频率和电阻阻抗的要求确定电容器的所需大小。混频器负载电阻器的大小通常在几百欧姆的范围内。
所公开混频器的截止频率改为由混频器反馈环电路700的第一级710中的低通滤波器设置。第一级中的滤波器电容器C710所需的大小由第一级的电阻负载和第二级710的输入阻抗的并行连接的阻抗确定。这个阻抗至少在大于混频器负载阻抗的量值的数量级,并且对应于与用AC耦合的常规混频器相同截止频率的反馈路径中的电容器大小因此被降低得非常多。
当收发器例如移动台正在以全TX功率发射时,对IP2和IP3的要求是最严格的。相反,当输出功率为低时,放松了对线性的这些要求。这个事实可用于通过包含修整混频器和RF反馈放大器AC耦合关闭模式节省所公开RF放大器和混频器中的电流。
AC耦合关闭模式可操作为如下:
到功率放大器(PA)的所选输出功率将为收发器(例如移动收发器)所知。对于特定功率电平,可向RF反馈放大器210发送控制信号以禁用AC耦合到输出的NMOS器件M1和M2。AC耦合阻塞低频IM2产物,并且仅允许高频RF信号通过。然后启用DC耦合到输出的器件M3和M4。这是电流节省模式。输出NMOS中的DC电流再用作混频器尾电流。
当移动台正在以低功率(例如<<+24dBm)发射时,对混频器IP2的要求放松非常多。如果符合需要的话,则混频器的基带频率响应可通过关闭修整混频器604而从DC到混频器极点所定义的截止频率变得平坦。通过向关闭构件760施加环关信号来实现关闭,以关掉对混频器反馈环电路700的第一级710的偏置。例如,可以使用由环关信号控制并连接到电压源的开关来偏置到混频器反馈环电路700的第二级720的输入。通过关掉混频器反馈环电路700,DC偏移补偿也丢失了。因为没有对于低第二阶失真的需要,所以反馈RF放大器210的跨导级的AC耦合也可关掉。这还节省了大量DC电流。由此,当PA的输出功率是已知参数时,它可用于控制修整混频器604的可能关闭以及反馈RF放大器210的NMOS晶体管M1和M2的AC耦合。
如果符合需要的话,则混频器反馈环电路700可在RF反馈放大器210中的跨导的AC耦合被关掉的同时保持开。在这种模式中,节省的电流可 能仍然很大,这是因为混频器反馈环电路700的电流消耗相比混频器的尾电流将可忽略不计(跨导中的DC电流与混频器尾电流相同)。在这种模式下,IM2性能将受限制,但是混频器仍将具有低DC偏移。
本发明提供了具有足够高第二和第三阶线性的多频带SAW较少的单端RF反馈放大器和混频器,其在通信系统诸如WCDMA系统中起作用。在混频器输出处的DC偏移被大大衰减了,这对于后面级例如基带滤波器和模数变换器(ADC)是有利的。
耦合到RF反馈放大器的LNA可以是单端的,这便于多频带解决方案,这是因为对于每个频带将只需要一个封装管脚。
还有,对于RF反馈放大器中的片上电感器的Q值要求放松了,并且由此,可以使用相当低的Q值,并因此可以使用小电感器。与具有差分混频器和单端LNA的设计中的片上平衡不平衡转换器相比,这种电感器将占据小得多的面积。
此外,因为可编程反馈RF放大器是多频带的,所以在一些实施例中可能只需要一个片上电感器。
根据实施例,RF反馈放大器的增益具有在频带内平坦增益和较高频率的陡峭滚降。这改进了LNA和混频器的噪声系数,这是因为LO频率的较高谐波将下变频更少的不期望有的信号。这个特征将通过实现本文描述的可编程谐振LC储能电路和可编程反馈网来提供。
还有,由于所公开的开关混频器核心在其修整混频器中的尾电流相比其主混频器中的尾电流少得多,因此将大大降低对于特定高通截止频率的混频器反馈环中的滤波器电容器的要求。
本领域的技术人员将明白,可在用于限制DC偏移和互调失真的本发明方法和系统中进行各种改变和修改,并不脱离其精神和范围。由此,意图是,本发明涵盖所提供的本发明的修改,它们落在所附权利要求书及其等效方案的范围内。
Claims (14)
1.一种接收器装置,包括:
单端多频带反馈放大器;
至少一个包括主混频器和修整混频器的单端输入、差分输出混频器装置;以及
混频器反馈环电路,配置成接收由所述混频器装置生成的差分输出信号、基于接收的差分输出信号生成反馈信号并将所述反馈信号提供给所述混频器装置以由此最小化所述混频器装置的输出处的DC偏移和第二阶互调产物,
其中,所述主混频器从所述单端多频带反馈放大器接收信号输出,并输出所述差分输出信号,所述修整混频器从所述混频器反馈环电路接收所述反馈信号,并且所述混频器反馈环电路通过偏移所述修整混频器来补偿所述主混频器中的不匹配。
2.如权利要求1所述的接收器装置,其中所述单端多频带反馈放大器包括:
输入级、输出级和耦合在所述输入级与输出级之间的反馈网;以及
连接到所述输入级的输出的可编程谐振储能电路,其中基于在所述输入级的输入处接收的频带设置所述可编程谐振储能电路的谐振频率。
3.如权利要求2所述的接收器装置,其中所述可编程谐振储能电路被调谐在本地振荡器频率处或本地振荡器频率附近以衰减所述本地振荡器频率的较高谐波。
4.如权利要求2所述的接收器装置,其中所述输出级中的部分电流作为反馈电流通过所述反馈网被提供给所述输入级的输入。
5.如权利要求4所述的接收器装置,其中所述反馈网包括频率相关的可配置电阻和电容网络,并且基于所述单端多频带反馈放大器的频带操作来整形反馈环的频率响应。
6.如权利要求2所述的接收器装置,其中所述输入级是栅地-阴地放大器配置。
7.如权利要求2所述的接收器装置,其中所述输出级包括两对晶体管,一对晶体管通过AC耦合路径耦合到所述单端多频带反馈放大器的输出节点,而另一对晶体管通过DC耦合路径耦合到所述输出节点,并且其中基于功率放大器的输出功率电平来选择所述AC耦合路径或所述DC耦合路径。
8.如权利要求1所述的接收器装置,还包括增益开关,所述增益开关当启用时通过将到所述单端多频带反馈放大器的输入信号分路到地来降低所述单端多频带反馈放大器的增益。
9.如权利要求8所述的接收器装置,其中当所述输入信号的功率超过预定电平时启用所述增益开关。
10.如权利要求1所述的接收器装置,其中所述主混频器包括:
第一晶体管对,所述第一晶体管对中的每个晶体管包括:DC耦合到由信号发生器生成的平衡信号对的相应差分输入的第一输入节点、与到公共节点的第一晶体管对中的另一个晶体管的第二节点连接并从所述单端多频带反馈放大器接收信号输出的第二节点以及输出所述差分输出信号的输出节点;以及
其中所述修整混频器包括:
第二晶体管对,所述第二晶体管对中的每个晶体管包括AC耦合到所述平衡信号对的相应差分输入的输入节点、与到公共节点的所述第二晶体管对中的另一个晶体管的第二节点连接的第二节点以及连接到所述第一晶体管对的所述输出节点的输出节点;其中所述第一晶体管对的公共节点和第二晶体管对的公共节点彼此AC耦合,并且其中所述修整混频器从所述混频器反馈环电路接收反馈信号。
11.如权利要求10所述的接收器装置,其中所述混频器反馈环电路包括:
第一级,包含第三晶体管对,所述第三晶体管对中的每个晶体管包含:从所述混频器装置接收所述差分输出信号中相应信号的第一输入节点,和输出节点,其中所述第一级具有低通滤波器特性;以及
第二级,包含第四晶体管对,所述第四晶体管对中的每个晶体管包含:连接到所述第三晶体管对的所述输出节点之一的第一输入节点,和将所述反馈信号输出到所述修整混频器的所述第二晶体管对以控制所述第二晶体管对的偏置电压的输出节点。
12.如权利要求11所述的接收器装置,其中所述第三晶体管对中的每个晶体管的输出连接到RC网络。
13.如权利要求11所述的接收器装置,其中在所述混频器反馈环电路中提供关闭机构以关掉到所述第三晶体管对的偏置电压。
14.如权利要求13所述的接收器装置,其中当与所述接收器装置相关联的发射器在预定功率电平以下发射时激活所述关闭机构。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/164,142 US8149955B2 (en) | 2008-06-30 | 2008-06-30 | Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop |
US12/164142 | 2008-06-30 | ||
PCT/EP2009/057789 WO2010000643A1 (en) | 2008-06-30 | 2009-06-23 | Single ended multiband feedback linearized rf amplifier and mixer with dc-offset and im2 suppression feedback loop |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102138283A CN102138283A (zh) | 2011-07-27 |
CN102138283B true CN102138283B (zh) | 2014-06-25 |
Family
ID=41050506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980134908.9A Active CN102138283B (zh) | 2008-06-30 | 2009-06-23 | 一种接收器装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8149955B2 (zh) |
EP (1) | EP2294700B1 (zh) |
CN (1) | CN102138283B (zh) |
AT (1) | ATE548805T1 (zh) |
WO (1) | WO2010000643A1 (zh) |
Families Citing this family (106)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9026070B2 (en) * | 2003-12-18 | 2015-05-05 | Qualcomm Incorporated | Low-power wireless diversity receiver with multiple receive paths |
US9450665B2 (en) * | 2005-10-19 | 2016-09-20 | Qualcomm Incorporated | Diversity receiver for wireless communication |
US8571510B2 (en) * | 2008-08-18 | 2013-10-29 | Qualcomm Incorporated | High linearity low noise receiver with load switching |
FR2936115B1 (fr) * | 2008-09-18 | 2010-10-01 | St Microelectronics Sa | Amplificateur-melangeur pour chaine de reception radiofrequence. |
KR101656266B1 (ko) * | 2009-06-15 | 2016-09-12 | 삼성전자 주식회사 | 무선 통신 시스템의 직접변환 수신기에서 직류전압 오프셋을 보상하기 위한 장치 및 방법 |
US8644773B2 (en) * | 2009-12-10 | 2014-02-04 | Skyworks Solutions, Inc. | Multiband low noise amplifier (LNA) with parallel resonant feedback |
US8463215B2 (en) * | 2009-12-29 | 2013-06-11 | Silicon Laboratories Inc. | Integrating components in a radio tuner integrated circuit (IC) for a tracking filter |
US20110250861A1 (en) * | 2010-04-08 | 2011-10-13 | Viasat, Inc. | Highly integrated, high frequency, high power operation mmic |
US8401512B2 (en) | 2010-04-08 | 2013-03-19 | Viasat, Inc. | Compact high linearity MMIC based FET resistive mixer |
US9246713B2 (en) | 2010-05-20 | 2016-01-26 | Kandou Labs, S.A. | Vector signaling with reduced receiver complexity |
US9985634B2 (en) | 2010-05-20 | 2018-05-29 | Kandou Labs, S.A. | Data-driven voltage regulator |
US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
US9325360B2 (en) * | 2010-09-28 | 2016-04-26 | Qualcomm Incorporated | Reducing non-linearities in a differential receiver path prior to a mixer using calibration |
US8436695B2 (en) | 2010-12-01 | 2013-05-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Imbalance detection and reduction for wideband balun |
CN102111109B (zh) * | 2011-01-11 | 2013-01-30 | 东南大学 | 一种返回式电流复用混频器 |
EP2485393B1 (en) | 2011-02-08 | 2014-05-14 | ST-Ericsson SA | Amplifier for a wireless receiver |
US8818309B2 (en) | 2011-03-28 | 2014-08-26 | Silicon Laboratories Inc. | Providing multiple inductors for a radio tuner |
US9178669B2 (en) | 2011-05-17 | 2015-11-03 | Qualcomm Incorporated | Non-adjacent carrier aggregation architecture |
TWI500256B (zh) | 2011-05-25 | 2015-09-11 | Realtek Semiconductor Corp | 振盪頻率偏移偵測方法以及振盪頻率偏移偵測電路 |
US9252827B2 (en) | 2011-06-27 | 2016-02-02 | Qualcomm Incorporated | Signal splitting carrier aggregation receiver architecture |
US9154179B2 (en) | 2011-06-29 | 2015-10-06 | Qualcomm Incorporated | Receiver with bypass mode for improved sensitivity |
US8503960B2 (en) * | 2011-07-29 | 2013-08-06 | Mediatek Singapore Pte. Ltd. | Amplifier and associated receiver |
US20130107925A1 (en) * | 2011-10-28 | 2013-05-02 | Broadcom Corporation | Down converter with offset cancellation and methods for use therewith |
US8774334B2 (en) | 2011-11-09 | 2014-07-08 | Qualcomm Incorporated | Dynamic receiver switching |
US9172402B2 (en) | 2012-03-02 | 2015-10-27 | Qualcomm Incorporated | Multiple-input and multiple-output carrier aggregation receiver reuse architecture |
US9362958B2 (en) | 2012-03-02 | 2016-06-07 | Qualcomm Incorporated | Single chip signal splitting carrier aggregation receiver architecture |
PL2831875T3 (pl) * | 2012-03-29 | 2016-05-31 | Ericsson Telefon Ab L M | Rozszerzenie pasma harmonicznego sygnału audio |
US9118439B2 (en) | 2012-04-06 | 2015-08-25 | Qualcomm Incorporated | Receiver for imbalanced carriers |
US9268683B1 (en) | 2012-05-14 | 2016-02-23 | Kandou Labs, S.A. | Storage method and apparatus for random access memory using codeword storage |
US9154356B2 (en) | 2012-05-25 | 2015-10-06 | Qualcomm Incorporated | Low noise amplifiers for carrier aggregation |
US9867194B2 (en) | 2012-06-12 | 2018-01-09 | Qualcomm Incorporated | Dynamic UE scheduling with shared antenna and carrier aggregation |
JP5853881B2 (ja) * | 2012-06-26 | 2016-02-09 | 三菱電機株式会社 | 無線通信装置 |
US9300420B2 (en) | 2012-09-11 | 2016-03-29 | Qualcomm Incorporated | Carrier aggregation receiver architecture |
US9857447B2 (en) | 2012-09-28 | 2018-01-02 | William Marsh Rice University | Electron spin resonance for medical imaging |
US9543903B2 (en) | 2012-10-22 | 2017-01-10 | Qualcomm Incorporated | Amplifiers with noise splitting |
WO2014124450A1 (en) | 2013-02-11 | 2014-08-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth chip-to-chip communications interface |
US8995591B2 (en) | 2013-03-14 | 2015-03-31 | Qualcomm, Incorporated | Reusing a single-chip carrier aggregation receiver to support non-cellular diversity |
US8942656B2 (en) | 2013-03-15 | 2015-01-27 | Blackberry Limited | Reduction of second order distortion in real time |
US8811538B1 (en) | 2013-03-15 | 2014-08-19 | Blackberry Limited | IQ error correction |
US8983486B2 (en) | 2013-03-15 | 2015-03-17 | Blackberry Limited | Statistical weighting and adjustment of state variables in a radio |
EP2779510B1 (en) | 2013-03-15 | 2018-10-31 | BlackBerry Limited | Statistical weighting and adjustment of state variables in a radio |
US9197279B2 (en) | 2013-03-15 | 2015-11-24 | Blackberry Limited | Estimation and reduction of second order distortion in real time |
CN105379170B (zh) | 2013-04-16 | 2019-06-21 | 康杜实验室公司 | 高带宽通信接口方法和系统 |
US9344124B2 (en) * | 2013-05-01 | 2016-05-17 | Qualcomm Incorporated | Jammer resistant noise cancelling receiver front end |
DE102013104485A1 (de) * | 2013-05-02 | 2014-11-06 | Infineon Technologies Ag | Eine vorrichtung und ein verfahren zum bearbeiten eines empfangssignals und eine mischereinheit |
US8824078B1 (en) * | 2013-05-24 | 2014-09-02 | Texas Instruments Incorporated | Receiver circuits and methods for processing received signals |
US9325358B2 (en) * | 2013-06-10 | 2016-04-26 | Imec | Method for reducing second order distortion in harmonic rejection mixer |
WO2014210074A1 (en) | 2013-06-25 | 2014-12-31 | Kandou Labs SA | Vector signaling with reduced receiver complexity |
US9178473B2 (en) | 2013-12-19 | 2015-11-03 | Qualcomm Incorporated | Distortion cancellation for low noise amplifier (LNA) non-linear second order products |
US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
US9100232B1 (en) | 2014-02-02 | 2015-08-04 | Kandou Labs, S.A. | Method for code evaluation using ISI ratio |
US9363114B2 (en) | 2014-02-28 | 2016-06-07 | Kandou Labs, S.A. | Clock-embedded vector signaling codes |
US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
US9852806B2 (en) | 2014-06-20 | 2017-12-26 | Kandou Labs, S.A. | System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
DE102014109102B4 (de) * | 2014-06-30 | 2021-09-16 | Intel Corporation | Empfänger, Sende-Empfangs-Gerät und Verfahren zum Empfangen eines Signals |
EP3138253A4 (en) | 2014-07-10 | 2018-01-10 | Kandou Labs S.A. | Vector signaling codes with increased signal to noise characteristics |
US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
KR102243423B1 (ko) | 2014-07-21 | 2021-04-22 | 칸도우 랩스 에스에이 | 다분기 데이터 전송 |
EP3175592B1 (en) | 2014-08-01 | 2021-12-29 | Kandou Labs S.A. | Orthogonal differential vector signaling codes with embedded clock |
US9379753B2 (en) | 2014-09-15 | 2016-06-28 | Qualcomm Incorporated | On-chip linearity calibration |
US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
US9374063B1 (en) * | 2015-02-05 | 2016-06-21 | University Of Macau | Gain-boosted N-path bandpass filter |
EP3314835B1 (en) | 2015-06-26 | 2020-04-08 | Kandou Labs S.A. | High speed communications system |
EP3148077B1 (en) * | 2015-09-25 | 2019-07-17 | Delta Electronics (Thailand) Public Co., Ltd. | Driver for a p-channel mosfet |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
US10177722B2 (en) | 2016-01-12 | 2019-01-08 | Qualcomm Incorporated | Carrier aggregation low-noise amplifier with tunable integrated power splitter |
WO2017132292A1 (en) * | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
US9712198B1 (en) * | 2016-03-18 | 2017-07-18 | Samsung Electronics Co., Ltd | Apparatus and method for providing background real-time second order input intercept point calibration |
CN115085727A (zh) | 2016-04-22 | 2022-09-20 | 康杜实验室公司 | 高性能锁相环 |
US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
WO2017185070A1 (en) | 2016-04-22 | 2017-10-26 | Kandou Labs, S.A. | Calibration apparatus and method for sampler with adjustable high frequency gain |
WO2017190102A1 (en) | 2016-04-28 | 2017-11-02 | Kandou Labs, S.A. | Low power multilevel driver |
US10333741B2 (en) | 2016-04-28 | 2019-06-25 | Kandou Labs, S.A. | Vector signaling codes for densely-routed wire groups |
US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
US9935584B1 (en) | 2017-03-30 | 2018-04-03 | Nvidia Corporation | Self-biased gyrator-based receiver for amplification and equalization of single-ended signals |
US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
US10523254B2 (en) * | 2017-07-20 | 2019-12-31 | Qualcomm Incorporated | Mixer S11 control via sum component termination |
US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10931249B2 (en) | 2018-06-12 | 2021-02-23 | Kandou Labs, S.A. | Amplifier with adjustable high-frequency gain using varactor diodes |
CN112805972B (zh) | 2018-06-12 | 2024-04-23 | 康杜实验室公司 | 用于多线路总线正交码的无源多输入比较器 |
KR102579595B1 (ko) | 2018-09-10 | 2023-09-18 | 칸도우 랩스 에스에이 | 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저 |
US10581453B1 (en) * | 2018-12-18 | 2020-03-03 | Robert Bosch Gmbh | Precision current-to-digital converter |
WO2020183619A1 (ja) * | 2019-03-12 | 2020-09-17 | 三菱電機株式会社 | ミクサ |
US10574487B1 (en) | 2019-04-08 | 2020-02-25 | Kandou Labs, S.A. | Sampler offset calibration during operation |
US10680634B1 (en) | 2019-04-08 | 2020-06-09 | Kandou Labs, S.A. | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit |
US10721106B1 (en) | 2019-04-08 | 2020-07-21 | Kandou Labs, S.A. | Adaptive continuous time linear equalization and channel bandwidth control |
US10608849B1 (en) | 2019-04-08 | 2020-03-31 | Kandou Labs, S.A. | Variable gain amplifier and sampler offset calibration without clock recovery |
US11158941B2 (en) * | 2019-11-04 | 2021-10-26 | Bae Systems Information And Electronic Systems Integration Inc. | Decorrelation of intermodulation products in mixer circuits |
DE102020203841A1 (de) * | 2020-03-25 | 2021-09-30 | Infineon Technologies Ag | Elektrische schaltung, pulsradargerät, verfahren zum bereitstellen eines ausgangssignals und radarverfahren |
US11303484B1 (en) | 2021-04-02 | 2022-04-12 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using asynchronous sampling |
US11374800B1 (en) | 2021-04-14 | 2022-06-28 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using peak detector |
US11456708B1 (en) | 2021-04-30 | 2022-09-27 | Kandou Labs SA | Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain |
US11843418B2 (en) * | 2021-09-16 | 2023-12-12 | Cisco Technology, Inc. | DC and offset cancellation for fully differential optical receiver |
TWI835678B (zh) * | 2023-06-27 | 2024-03-11 | 瑞昱半導體股份有限公司 | 具有不匹配校正機制的訊號傳送裝置及方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1742441A (zh) * | 2003-03-03 | 2006-03-01 | 诺基亚有限公司 | 用于补偿自适应无线电接收机中直流电平的方法和设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111412A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 増幅回路 |
AU2002240055A1 (en) * | 2001-01-25 | 2002-08-06 | Regents Of The University Of Minnesota | High linearity circuits and methods regarding same |
JP4004018B2 (ja) * | 2001-06-29 | 2007-11-07 | 株式会社東芝 | 周波数変換器及びこれを用いた無線通信装置 |
US6670901B2 (en) * | 2001-07-31 | 2003-12-30 | Motorola, Inc. | Dynamic range on demand receiver and method of varying same |
US7203472B2 (en) * | 2002-03-15 | 2007-04-10 | Nokia Corporation | Method and apparatus providing calibration technique for RF performance tuning |
US6781467B2 (en) * | 2003-01-24 | 2004-08-24 | Qualcomm Incorporated | High linearity low noise amplifier |
WO2007149346A2 (en) * | 2006-06-16 | 2007-12-27 | Pulsewave Rf, Inc. | Radio frequency power amplifier and method using a controlled supply |
-
2008
- 2008-06-30 US US12/164,142 patent/US8149955B2/en active Active
-
2009
- 2009-06-23 WO PCT/EP2009/057789 patent/WO2010000643A1/en active Application Filing
- 2009-06-23 CN CN200980134908.9A patent/CN102138283B/zh active Active
- 2009-06-23 AT AT09772343T patent/ATE548805T1/de active
- 2009-06-23 EP EP09772343A patent/EP2294700B1/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1742441A (zh) * | 2003-03-03 | 2006-03-01 | 诺基亚有限公司 | 用于补偿自适应无线电接收机中直流电平的方法和设备 |
Also Published As
Publication number | Publication date |
---|---|
EP2294700B1 (en) | 2012-03-07 |
US8149955B2 (en) | 2012-04-03 |
WO2010000643A1 (en) | 2010-01-07 |
CN102138283A (zh) | 2011-07-27 |
EP2294700A1 (en) | 2011-03-16 |
ATE548805T1 (de) | 2012-03-15 |
US20090323864A1 (en) | 2009-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102138283B (zh) | 一种接收器装置 | |
KR101118925B1 (ko) | 적응적-바이어스된 혼합기 | |
CN102315856B (zh) | 无表面声波接收器 | |
CN101331678B (zh) | 切换电路、调制器、解调器、以及混频单元及其操作方法 | |
CN100502229C (zh) | 具有改良二阶截取点的用于直接转换收发器的混频器电路 | |
CN102271000B (zh) | 一种便携式计算装置 | |
EP2191566B1 (en) | Harmonic rejection mixer unit and method for performing a harmonic rejection mixing | |
KR20050055762A (ko) | 알에프 다운 컨버젼용 디씨 트리밍 회로 | |
CN101507102A (zh) | 多功能无源混频器 | |
Syu et al. | Large improvement in image rejection of double-quadrature dual-conversion low-IF architectures | |
US8478219B2 (en) | Heterodyne receiver | |
CN107017847A (zh) | 减少损失的单端混频器 | |
CN111969956A (zh) | 一种Ka波段宽带上变频器 | |
CN112491364A (zh) | 一种毫米波cmos正交混频器电路 | |
CN101409533B (zh) | 跨导器 | |
US7860470B2 (en) | Cross coupled high frequency buffer | |
EP2704315B1 (en) | Frequency mixer topology providing high linearity, low noise and high gain | |
US20080113644A1 (en) | Low Noise Mixer | |
EP0961398A1 (en) | Mixer circuit arrangements | |
US5821802A (en) | Transformer-coupled mixer circuit | |
Manstretta et al. | Analysis and optimization of IIP2 in CMOS direct down-converters | |
US20060006921A1 (en) | Mixer | |
US8078133B2 (en) | Reduction of gain switching induced phase jumps in high dynamic range downcoversion mixers | |
He et al. | A Double-balance Active Mixer with Carrier Leakage Calibration Circuit in 65-nm CMOS Technology | |
Shraddha et al. | Study of double balanced Gilbert mixer cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |