CN102138205A - 绝缘膜材料、使用该绝缘膜材料的成膜方法和绝缘膜 - Google Patents

绝缘膜材料、使用该绝缘膜材料的成膜方法和绝缘膜 Download PDF

Info

Publication number
CN102138205A
CN102138205A CN2009801340046A CN200980134004A CN102138205A CN 102138205 A CN102138205 A CN 102138205A CN 2009801340046 A CN2009801340046 A CN 2009801340046A CN 200980134004 A CN200980134004 A CN 200980134004A CN 102138205 A CN102138205 A CN 102138205A
Authority
CN
China
Prior art keywords
insulating film
dielectric film
film
diffusion barrier
barrier properties
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801340046A
Other languages
English (en)
Inventor
大野隆央
田岛畅夫
稻石美明
神力学
宫泽和浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Taiyo Nippon Sanso Corp
Original Assignee
National Institute for Materials Science
Taiyo Nippon Sanso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science, Taiyo Nippon Sanso Corp filed Critical National Institute for Materials Science
Publication of CN102138205A publication Critical patent/CN102138205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了以下述化学式(1)表示的等离子体CVD用绝缘膜材料，使用了该绝缘膜材料的成膜方法和绝缘膜。在式(1)中，m和n是3～6的整数，m和n在一个分子中可以相同，也可以相互不同。

Description

绝缘膜材料、使用该绝缘膜材料的成膜方法和绝缘膜
技术领域
本发明涉及形成绝缘膜时所使用的绝缘膜材料和使用该绝缘膜材料的成膜方法以及绝缘膜。
本申请基于2008年9月1日在日本申请的日本特愿2008-223907号主张优先权，将其内容合并于此。
背景技术
伴随着半导体装置的高集成化，配线层正不断地被微细化。但是，在微细的配线层中，配线层的信号延迟的影响变大，妨碍了信号传送速度的高速化。该信号延迟与配线层的电阻和配线层间容量成比例。因此，为了实现高速化，配线层的低电阻化和配线层间容量的降低是必须的。
因此，最近作为构成配线层的材料，代替以往的铝而使用电阻率低的铜。进一步为了降低配线层间容量，使用相对介电常数低的层间绝缘膜。
例如，作为层间绝缘膜，尽管SiO2膜具有4.1、SiOF膜具有3.7的相对介电常数，然而，近年来使用相对介电常数更低的SiOCH膜或者有机膜。
这样层间绝缘膜的相对介电常数近年来逐渐变小。用于下一代用途的相对介电常数为2.4以下的低介电常数层间绝缘膜的研究开发正在进行，现在，还有报道相对介电常数低于2.0的层间绝缘膜。
并且，目前为止所提出的层间绝缘膜中，铜易在膜中扩散，在将铜用于配线层的多层配线结构中，为了防止铜扩散到绝缘膜中，通常将铜扩散阻挡性绝缘膜插入到铜配线层和层间绝缘膜的边界中。
对于该铜扩散阻挡性绝缘膜，使用具有优异的铜扩散阻挡性的氮化硅或者SiCN等构成的绝缘膜。但是，这些膜的相对介电常数高至4～7。这样高的相对介电常数使构成多层配线结构的绝缘膜整体的实际有效的相对介电常数变高。
例如，即使使用相对介电常数为2.5左右的层间绝缘膜，在层压有相对介电常数为2.5左右的层间绝缘膜和相对介电常数为4左右的铜扩散阻挡性绝缘膜的多层配线结构中，该结构的实际有效的相对介电常数也为3左右。
即，为了降低多层配线结构的实际有效的相对介电常数，需要铜扩散阻挡性绝缘膜的低介电常数化，为此的研究开发正在进行。
例如，到目前为止，有关于使用了具有π电子键的有机硅烷系材料的硅和碳为主要成分的铜扩散阻挡性绝缘膜的报道(参照专利文献1)。
然而，在上述专利文献1中公开的铜扩散阻挡性绝缘膜中，其相对介电常数高至3.9，而且与以往的SiCN构成的铜扩散阻挡性绝缘膜相比，存在铜扩散阻挡性不能称为特别优异的问题。
这样，要求具有良好地平衡了低相对介电常数和铜扩散阻挡性的绝缘膜，进而优选不含有使铜氧化的氧的材料构成的绝缘膜，但目前为止几乎没有报道这样的绝缘膜。
专利文献1：日本特开2005-45058号公报
发明内容
有鉴于此，本发明的目的在于，得到具有铜扩散阻挡性、并且具有极低的相对介电常数的绝缘膜。
为了解决所述问题，提供以下发明。
(i)本发明的第一方面为等离子体CVD(化学气相沉积)用绝缘膜材料，以下述化学式(1)表示，
Figure BPA00001324959200021
在式(1)中，m和n是3～6的整数，m和n在一个分子中可以相同，也可以相互不同。
(ii)本发明的等离子体CVD用绝缘膜材料，其特征在于，分子中不含有氧。
(iii)本发明的等离子体CVD用绝缘膜材料，其特征在于，分子中不含有碳的双键。
(iv)本发明的等离子体CVD用绝缘膜材料，其特征在于，分子中含有与硅键合且CH2构成的两个环状结构。
(v)本发明的第二方面为成膜方法，使用上述(i)～(iv)中的任意一项所述的绝缘膜材料，通过等离子体CVD法形成绝缘膜。
(vi)本发明的第二方面的成膜方法，优选在成膜时，不伴随有载气。
(vii)本发明的第三方面为绝缘膜，用(v)或(vi)所述的成膜方法得到。
(viii)本发明的第三方面的绝缘膜，优选相对介电常数为3.5以下。
(iv)本发明的第四方面为绝缘膜材料的应用，是本发明的第一方面的绝缘膜材料在利用等离子体CVD法形成绝缘膜中的应用。
本发明的绝缘膜优选为包含配线层和层间绝缘膜的多层配线结构中的层间绝缘膜。
本发明的绝缘膜优选为包含配线层、铜扩散阻挡性绝缘膜和层间绝缘膜的多层配线结构中的铜扩散阻挡性绝缘膜。
本发明的绝缘膜的相对介电常数优选为2.9～3.5。
根据本发明，将上述化学式(1)表示的硅化合物作为绝缘膜材料，通过等离子体CVD法成膜的绝缘膜，其介电常数低而且铜扩散阻挡性高。
附图说明
图1是表示用于本发明的成膜方法的成膜装置的一例的简要构成图。
图2是表示本发明中使用的铜扩散阻挡性的评价方法的曲线图。
图3是表示本发明中使用的铜扩散阻挡性的评价方法的曲线图。
图4是表示实施例1的铜扩散阻挡性评价结果的曲线图。
图5是表示实施例2的铜扩散阻挡性评价结果的曲线图。
图6是表示实施例3的铜扩散阻挡性评价结果的曲线图。
图7是表示比较例1的铜扩散阻挡性评价结果的曲线图。
图8是表示比较例2的铜扩散阻挡性评价结果的曲线图。
图9是表示比较例3的铜扩散阻挡性评价结果的曲线图。
具体实施方式
本发明涉及形成对半导体装置的层间绝缘膜等有用的绝缘膜时所使用的绝缘膜材料和使用该绝缘膜材料的成膜方法以及绝缘膜。根据本发明，能够得到低介电常数、且具有铜扩散阻挡性的绝缘膜。
以下对本发明进行详细说明。
本发明的等离子体CVD用绝缘膜材料是上述化学式(1)表示的硅化合物，可以是该范围内的所有公知化合物，并可以通过公知合成方法得到。而且，将该化学式(1)表示的化合物用作铜扩散阻挡性绝缘膜材料是目前并不知道的。通过为解决上述课题而进行的本发明人的专心研究而新发现的。
该硅化合物在分子内具有两个选自三元环至六元环的环状结构，在任何环中(CH2)m和(CH2)n的两端部的碳与硅原子直接键合。另外，在该环状结构内，不含有双键。
作为化学式(1)表示的化合物的具体化合物，可以举出5-硅杂螺[4，4]壬烷(在化学式(1)中m＝4、n＝4)为优选的化合物。
作为除此以外使用的硅化合物的例子，可以举出4-硅杂螺[3，3]庚烷、4-硅杂螺[3，4]辛烷、4-硅杂螺[3，5]壬烷、4-硅杂螺[3，6]癸烷、5-硅杂螺[4，5]癸烷、5-硅杂螺[4，6]十一烷、6-硅杂螺[5，5]十一烷、6-硅杂螺[5，6]十二烷、7-硅杂螺[6，6]十三烷等。
接下来，说明本发明的成膜方法。
本发明的成膜方法基本上使用上述化学式(1)表示的绝缘膜材料，通过等离子体CVD法进行成膜。该情况下，可以使用化学式(1)表示的硅化合物的一种或者混合两种以上来使用。
混合两种以上的绝缘膜材料使用时的混合比率没有特别的限定，可以考虑得到的绝缘膜的相对介电常数、铜扩散阻挡性等而决定。
另外，在成膜时，也可以向含有上述化学式(1)表示的硅化合物的绝缘膜材料添加载气进行成膜，但是，为了改善铜扩散阻挡性，优选将本发明的绝缘膜材料单独成膜。
对于上述载气，除了不含氧的气体，例如氦气、氩气、氪气、氙气等稀有气体以外，可以举出氮气，氢气，甲烷、乙烷等烃等。但不特别限定在这些载气。对于载气可以混合两种以上来使用，包括绝缘膜材料在内其混合比例没有特别的限定。
因此，送入到成膜装置的室内而用于成膜的成膜用气体，有可能成为除了仅由绝缘膜材料构成的气体以外混合有载气的混合气体。
绝缘膜材料以及载气如果在常温下为气态则可直接使用。如果在常温下为液态则可通过使用氦气等惰性气体的鼓泡而进行的气化、通过气化器进行的气化、或者通过加热进行的气化使其成为气体之后使用。
作为等离子体CVD法，使用公知的方法，可以根据需要进行选择。例如可以使用如图1所示的平行平板型的等离子体成膜装置等进行成膜。
图1所示的等离子体成膜装置，具备有可以减压的室1，该室1通过排气管2和开闭阀3，与排气泵4连接。另外，室1具备有压力计(未图示)，可以测定室1内的压力。在室1内，设有相对向的一对平板状的上部电极5和下部电极6。上部电极5与高频电源7连接，可以向上部电极5施加高频电流。
下部电极6兼做载置基板8的载置台，在其内部内装有加热器9，可以加热基板8。
另外，气体供给管道10与上部电极5连接。该气体供给管道10与成膜用气体供给源(未图示)相连接，从该成膜用气体供给装置供给成膜用的气体，该气体穿过在上部电极5内形成的多个贯通孔，向下部电极6扩散的同时流出。
另外，在上述成膜用气体供给源具备有将本发明的上述绝缘膜材料气化的气化装置和调整该气体流量的流量调节阀的同时，还设有供给载气的供给装置。载气也流过气体供给管道10，从上部电极5向室1内流出。
在成膜时，在等离子体成膜装置的室1内的下部电极6上放置基板8，从成膜用气体供给源向室1内送入上述成膜用气体。从高频电源7向上部电极5施加高频电流，使室1内产生等离子体。由此，在基板8上形成由上述成膜用气体通过气相化学反应生成的绝缘膜。
基板8使用主要由硅晶片构成的基板。在该硅晶片上可以存在预先形成的其他的绝缘膜、导电膜和/或配线结构等。
作为本发明中使用的等离子体CVD法，除了平行平板型以外，可以使用ICP等离子体、ECR等离子体、磁控管等离子体、高频等离子体、微波等离子体、电容耦合等离子体和电感耦合等离子体等。也可以使用在平行平板型装置的下部电极6也导入高频的双频激发等离子体。
该等离子体成膜装置的成膜条件优选以下的范围，但是不限于此。
绝缘膜材料流量：15～100cc/分钟(两种以上的情况下为合计量)
载气流量：0～80cc/分钟
压力：1Pa～1330Pa
RF功率：50～500W，优选50～250W
基板温度：400℃以下
反应时间：1秒～180秒
成膜厚度：100nm～200nm
接下来，对本发明的绝缘膜进行说明。
本发明的绝缘膜是使用上述的等离子体CVD用绝缘膜材料或者该等离子体CVD用绝缘膜材料与载气，由等离子体成膜装置通过等离子体CVD反应成膜。其相对介电常数通常为3.5以下，更优选2.9～3.5，这样铜扩散阻挡性更高。另外，该绝缘膜不含氧，由硅、氢和碳构成。
对于由本发明的绝缘膜形成方法得到的绝缘膜具有优异的铜扩散阻挡性且具有低相对介电常数的理由，进行如下推测。
即，关于构成本发明的绝缘膜材料的硅化合物，与硅键合的环状结构中，C-C部分的键能最低，因此被等离子体切断该键而开环。
开环的CH2的环状结构与其他开环的CH2的环状结构键合的同时在基板上堆积。换一句话说，生成Si-CH2-CH2-Si或Si-CH2-Si等的CH2网络结构，通过该网络结构，形成致密且具有低相对介电常数的绝缘膜。
另外，本发明的绝缘膜材料中不含有氧。所以，在等离子体气氛中形成绝缘膜时，不会使构成导电膜的铜氧化。因此，形成了不易产生对铜的扩散性产生很大影响的铜离子的绝缘膜。
由上所述，认为本发明的绝缘膜成为具有低相对介电常数并且具有铜扩散阻挡性的绝缘膜。
以下通过实施例和比较例进一步对本发明的例子进行详细说明。但是，本发明不受以下实施例的任何限定。
(实施例1)不使用载气的绝缘膜的形成
如下形成了绝缘膜。
使用平行平板型的电容耦合等离子体CVD装置，在预先加热到350℃左右的基座(サセプタ一)上，运送8英寸(直径200mm)的硅晶片，作为绝缘膜材料气体使5-硅杂螺[4，4]壬烷以20cc/min的体积流量流通，将等离子体发生用高频电源装置的输出功率设定为180W来形成绝缘膜。此时的上述等离子体CVD装置的室内压力为133Pa。
(相对介电常数的测定)
为了测定得到的绝缘膜的相对介电常数，将上述硅晶片运送到SSM公司制CV测定装置495上，用汞电极测定了绝缘膜的相对介电常数。测定结果表示在表1。
(铜扩散阻挡性的评价)
在评价得到的绝缘膜的铜扩散阻挡性上，采用了如下方法：对得到的绝缘膜分别使用铜电极(以下，Cu电极)和铝电极(以下，Al电极)时的电流-电压(I-V)特性做成表，比较它们差异的方法。
这是利用了通过在将绝缘膜加热到100℃～300℃程度的状态下施加电场，加速铜向绝缘膜中的扩散的偏压温度应力(Biased Temperature Stress)试验法。
对该方法进行进一步说明，则例如，将不具有铜扩散阻挡性的绝缘膜作为被试验膜时，在使用Cu电极时和使用Al电极时在I-V特性上产生差异。该差异是由于以下原因而产生。通过施加电场，在Cu电极中促进铜离子向绝缘膜中的热扩散并发生铜离子迁移而漏电流变大。另一方面，在Al电极中由于不发生热扩散，漏电流不变大。因此，通过比较在使用Cu电极时的I-V特性和使用Al电极时的I-V特性，可以评价绝缘膜的铜扩散阻挡性。若这些I-V特性的差异小，则可判断为绝缘膜的铜扩散阻挡性良好。
图2是表示由Cu电极和Al电极得到的I-V特性曲线图，是使用铜扩散阻挡性高的材料得到的绝缘膜的特性。即，在该例中，由Cu电极和Al电极得到的I-V特性几乎相同。
图3是表示使用铜扩散阻挡性低的材料得到的绝缘膜的特性的曲线图。在该例中，由Cu电极得到的I-V特性和Al电极得到的I-V特性差异很大，由Cu电极得到的I-V特性的电流值比由Al电极得到的I-V特性的电流值大2个数量级以上。
这样，由Cu电极得到的I-V特性和Al电极得到的I-V特性的电流值几乎相同的情况下，可以判断铜扩散阻挡性高，由Cu电极得到的I-V特性的电流值与由Al电极得到的I-V特性的电流值的差高出1个数量级以上的情况下，可以判断铜扩散阻挡性低。
关于该试验方法，可以参考以下文献。
Alvin L.S.Loke et al.，IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.46，NO.11，2178-2187(1999)
以下，示出对实施例中得到绝缘膜进行的铜扩散阻挡性的具体的评价顺序。
首先，制作2个切割成30mm2左右的被测定样品，加上掩模，通过真空蒸镀在一方形成直径约为1mm的Cu电极、在另一方形成直径约为1mm的Al电极。
然后，将形成了Cu电极的被测定样品设置到真空探测装置，在使该装置内成为0.133Pa以下的真空气氛状态下，用上述CV测定装置测定了I-V特性。然后，向上述真空探测装置内填充氮气直至压力达到93kPa左右，同时将操作台温度加热到140℃或者200℃之后，用上述CV测定装置测定了I-V特性。所使用的操作台温度记载到图中。而且，对于Cu阻挡性高的膜，在操作台温度高的情况下(200℃)进行评价。通过提高操作台温度，能够进行Cu扩散进一步加速的评价。
将以上的形成了Cu电极的被测定样品的I-V特性的测定，同样地实施在形成了Al电极的被测定样品上，通过Cu电极和Al电极的I-V特性的差异，评价了形成的绝缘膜的铜扩散阻挡性。将实施例1中得到的绝缘膜的I-V特性评价结果表示在图4。
此外，对在相对介电常数的测定中使用的膜厚的测定，使用了フアイブラボ社制造的椭圆偏振光谱装置。
铜扩散阻挡性的测定结果表示在表1。
(实施例2)不使用载气的绝缘膜的形成
在形成绝缘膜时使用的装置和方法与实施例1几乎相同，但是作为材料气体使5-硅杂螺[4，4]壬烷以35cc/min的体积流量流通，将等离子体发生用高频电源装置的输出功率设定为150W来形成了绝缘膜。此时的上述等离子体CVD装置的室内压力为66.6Pa。
将得到的绝缘膜的相对介电常数、铜扩散阻挡性和膜厚与实施例1同样地进行了评价。测定结果表示在表1。铜扩散阻挡性的评价结果表示在图5。
(实施例3)使用了载气的绝缘膜的形成
在形成绝缘膜时使用的装置和方法与实施例1几乎相同，但是作为材料气体使5-硅杂螺[4，4]壬烷以17cc/min的体积流量流通，作为载气使氦气以40cc/min伴随着流通，将等离子体发生用高频电源装置的输出功率设定为150W来形成了绝缘膜。此时的上述等离子体CVD装置的室内压力为266Pa。
将得到的绝缘膜的相对介电常数、铜扩散阻挡性、膜厚与实施例1同样地进行了评价。
测定结果表示在表1。铜扩散阻挡性的评价结果表示在图6。
(比较例1)由不含有CH2构成的环状结构的材料气体形成的绝缘膜的形成
在形成绝缘膜时使用的装置和方法与实施例1几乎相同，但是作为材料气体使四乙烯基硅烷以30cc/min的体积流量流通，作为载气使氦气以30cc/min的体积流量伴随着流通，将等离子体发生用高频电源装置的输出功率设定为100W来形成了绝缘膜。此时的上述等离子体CVD装置的室内压力为798Pa。
将得到的绝缘膜的相对介电常数、铜扩散阻挡性、膜厚与实施例1同样地进行了评价。测定结果表示在表1。铜扩散阻挡性的评价结果表示在图7。
(比较例2)由不含有CH2构成的环状结构的材料气体形成的绝缘膜的形成
在形成绝缘膜时使用的装置和方法与实施例1几乎相同，但是作为材料气体使二烯丙基二乙烯基硅烷以30cc/min的体积流量流通，作为载气使氦气以30cc/min的体积流量伴随着流通，将等离子体发生用高频电源装置的输出功率设定为100W来形成了绝缘膜。此时的上述等离子体CVD装置的室内压力为133Pa。
将得到的绝缘膜的相对介电常数、铜扩散阻挡性、膜厚与实施例1同样地进行了评价。测定结果表示在表1。铜扩散阻挡性的评价结果表示在图8。
(比较例3(参考例))由含有部分CH2构成的环状结构的材料气体形成的绝缘膜的形成
在形成绝缘膜时使用的装置和方法与实施例1几乎相同，但是作为材料气体使含有一个与硅键合且CH2构成的环状结构的1，1-二乙烯基-1-硅杂环戊烷以17cc/min的体积流量流通，作为载气使氦气以40cc/min的体积流量伴随着流通，将等离子体发生用高频电源装置的输出功率设定为150W来形成了绝缘膜。此时的上述等离子体CVD装置的室内压力为133Pa。
并且，1，1-二乙烯基-1-硅杂环戊烷是由本申请发明人已经发现作为绝缘膜材料的优异效果的化合物(参考日本特开2009-176898)。若与该化合物具有同等程度或其以上的效果，则可判断为达到了目标效果。
将得到的绝缘膜的相对介电常数、铜扩散阻挡性、膜厚与实施例1同样地进行了评价。测定结果表示在表1。铜扩散阻挡性的评价结果表示在图9。
[表1]
  相对介电常数   铜扩散阻挡性
  实施例1   3.22   有
  实施例2   3.55   有
  实施例3   3.39   有
  比较例1   2.87   无
  比较例2   2.72   无
  比较例3   3.38   有
由表1表示的结果和图4至图9表示的曲线可知，实施例1中形成的绝缘膜的相对介电常数为3.22且具有铜扩散阻挡性，实施例2中形成的绝缘膜的相对介电常数为3.55且具有铜扩散阻挡性，实施例3中形成的绝缘膜的相对介电常数为3.39且具有铜扩散阻挡性。这样在实施例1～3中，得到了具有铜扩散阻挡性的同时，相对介电常数不高的绝缘膜。在实施例3中，由于使用了载气，因此与其他实施例相比发现稍微有I-V特性差，但是在对使用不构成问题的范围内。
另一方面，比较例1中形成的绝缘膜的相对介电常数为2.87且不具有铜扩散阻挡性，比较例2中形成的绝缘膜的相对介电常数为2.72且不具有铜扩散阻挡性。这样在比较例1～2中，虽然相对介电常数低，但得到了不具有铜扩散阻挡性的绝缘膜。比较例3(参考例)中形成的绝缘膜的相对介电常数为3.38且具有铜扩散阻挡性质。可以判断，在实施例1～3中得到了与比较例3(参考例)同等程度或其以上的效果，因此，可确认实施例1～3具有与兼顾Cu阻挡性和低相对介电常数的公知的优异材料同等的性能。
实施例4～8
在实施例1～3中，使用5-硅杂螺[4，4]壬烷进行了评价，但除此以外的包括在本申请范围内的化合物也具有优异的效果是毋庸置疑的。使用以下化合物代替5-硅杂螺[4，4]壬烷，除此之外与实施例1同样地进行实验。通过任意一种化合物都得到了具有铜扩散阻挡性的同时相对介电常数不高的绝缘膜。
[表2]
  相对介电常数   铜扩散阻挡性
 实施例4   5-硅杂螺[4，5]癸烷   3.50   有
 实施例5   5-硅杂螺[4，6]十一烷   3.46   有
 实施例6   6-硅杂螺[5，5]十一烷   3.38   有
 实施例7   6-硅杂螺[5，6]十二烷   3.39   有
 实施例8   7-硅杂螺[6，6]十三烷   3.25   有
这样，使用含有由上述化学式(1)表示的硅化合物的绝缘膜材料，通过等离子体CVD法形成绝缘膜，可以形成具有铜扩散阻挡性并且相对介电常数低的绝缘膜。另外，通过不使用氦气等载气来成膜，可以形成适用于下一代用途的具有更低的相对介电常数的绝缘膜。这样的绝缘膜可以优选地用作铜扩散阻挡性绝缘膜。另外，本发明的绝缘膜还可以优选地用作层间绝缘膜。若将本发明的绝缘膜用作层间绝缘膜，则还能根据需要进而不使用铜扩散阻挡性绝缘膜。
产业上的可利用性
本发明可以适用于使用下一代所要求的高集成化的LSI配线的半导体装置。
符号说明
1室
2排气管
3开闭阀
4排气泵
5上部电极
6下部电极
7高频电源
8基板
9加热器
10气体供给管道

Claims (12)

1.一种等离子体CVD用绝缘膜材料，以下述化学式(1)表示，
Figure FPA00001324959100011
在式(1)中，m和n是3～6的整数，m和n在一个分子中可以相同，也可以相互不同。
2.根据权利要求1所述的等离子体CVD用绝缘膜材料，其特征在于，分子中不含有氧。
3.根据权利要求1所述的等离子体CVD用绝缘膜材料，其特征在于，分子中不含有碳的双键。
4.根据权利要求1所述的等离子体CVD用绝缘膜材料，其特征在于，分子中含有与硅键合且CH2构成的两个环状结构。
5.一种成膜方法，使用权利要求1所述的绝缘膜材料，通过等离子体CVD法形成绝缘膜。
6.根据权利要求5所述的成膜方法，在成膜时，不伴随有载气。
7.一种绝缘膜，用权利要求5所述的成膜方法得到。
8.根据权利要求7所述的绝缘膜，绝缘膜的相对介电常数为3.5以下。
9.一种绝缘膜材料的应用，是权利要求1所述的绝缘膜材料在利用等离子体CVD法形成绝缘膜中的应用。
10.根据权利要求9所述的绝缘膜材料的应用，利用等离子体CVD法形成包含配线层和层间绝缘膜的多层配线结构中的层间绝缘膜。
11.根据权利要求9所述的绝缘膜材料的应用，利用等离子体CVD法形成包含配线层、铜扩散阻挡性绝缘膜和层间绝缘膜的多层配线结构中的铜扩散阻挡性绝缘膜。
12.根据权利要求7所述的绝缘膜，绝缘膜的相对介电常数为2.9～3.5。
CN2009801340046A 2008-09-01 2009-09-01 绝缘膜材料、使用该绝缘膜材料的成膜方法和绝缘膜 Pending CN102138205A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-223907 2008-09-01
JP2008223907A JP5505680B2 (ja) 2008-09-01 2008-09-01 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
PCT/JP2009/004298 WO2010023964A1 (ja) 2008-09-01 2009-09-01 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜

Publications (1)

Publication Number Publication Date
CN102138205A true CN102138205A (zh) 2011-07-27

Family

ID=41721145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801340046A Pending CN102138205A (zh) 2008-09-01 2009-09-01 绝缘膜材料、使用该绝缘膜材料的成膜方法和绝缘膜

Country Status (6)

Country Link
US (1) US20110159212A1 (zh)
JP (1) JP5505680B2 (zh)
KR (1) KR101635120B1 (zh)
CN (1) CN102138205A (zh)
TW (1) TW201016710A (zh)
WO (1) WO2010023964A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490363B (zh) * 2009-02-06 2015-07-01 Nat Inst For Materials Science 絕緣膜材料、使用該絕緣膜材料的成膜方法及絕緣膜
JP5750230B2 (ja) * 2010-03-29 2015-07-15 大陽日酸株式会社 炭窒化珪素膜及び炭窒化珪素膜の成膜方法
US9177783B2 (en) 2013-12-10 2015-11-03 Applied Materials, Inc. Substituted silacyclopropane precursors and their use for the deposition of silicon-containing films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384289A (en) * 1993-06-17 1995-01-24 Micron Semiconductor, Inc. Reductive elimination chemical vapor deposition processes utilizing organometallic precursor compounds in semiconductor wafer processing
US20040132243A1 (en) * 2002-10-29 2004-07-08 Jsr Corporation Method of forming cavity between multilayered wirings
CN1754252A (zh) * 2003-02-26 2006-03-29 陶氏康宁公司 生产氢化碳氧化硅膜的方法
EP1916253A1 (en) * 2006-10-26 2008-04-30 L'AIR LIQUIDE, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude New group V metal containing precursors and their use for metal containing film deposition

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575466B1 (fr) * 1984-12-27 1987-02-20 Centre Nat Rech Scient Nouveaux complexes de silicium hexacoordines, leur procede de preparation et leur application
WO2002011204A1 (en) * 2000-08-02 2002-02-07 International Business Machines Corporation Multiphase low dielectric constant material and method of deposition
US6716770B2 (en) * 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
JP2005045058A (ja) 2003-07-23 2005-02-17 Mitsui Chemicals Inc 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384289A (en) * 1993-06-17 1995-01-24 Micron Semiconductor, Inc. Reductive elimination chemical vapor deposition processes utilizing organometallic precursor compounds in semiconductor wafer processing
US20040132243A1 (en) * 2002-10-29 2004-07-08 Jsr Corporation Method of forming cavity between multilayered wirings
CN1754252A (zh) * 2003-02-26 2006-03-29 陶氏康宁公司 生产氢化碳氧化硅膜的方法
EP1916253A1 (en) * 2006-10-26 2008-04-30 L'AIR LIQUIDE, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude New group V metal containing precursors and their use for metal containing film deposition

Also Published As

Publication number Publication date
TW201016710A (en) 2010-05-01
US20110159212A1 (en) 2011-06-30
JP5505680B2 (ja) 2014-05-28
WO2010023964A1 (ja) 2010-03-04
JP2010062218A (ja) 2010-03-18
KR20110055643A (ko) 2011-05-25
KR101635120B1 (ko) 2016-06-30

Similar Documents

Publication Publication Date Title
JP3600507B2 (ja) 半導体装置及びその製造方法
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
CN100431110C (zh) 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
JP3926588B2 (ja) 半導体装置の製造方法
CN101925690B (zh) 绝缘膜材料、使用该绝缘膜材料的成膜方法和绝缘膜
KR20050020612A (ko) 저유전율막을 형성하는 방법
JP5320570B2 (ja) 層間絶縁膜、配線構造および電子装置と、それらの製造方法
JP2005033203A (ja) シリコンカーバイド膜の形成方法
US6673725B2 (en) Semiconductor device and method of manufacturing the same
JP2007221039A (ja) 絶縁膜および絶縁膜材料
JP3934343B2 (ja) 半導体装置及びその製造方法
CN102138205A (zh) 绝缘膜材料、使用该绝缘膜材料的成膜方法和绝缘膜
WO2006109686A1 (ja) 絶縁膜用材料およびその成膜方法
JP2008263022A (ja) 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
JP2006294671A (ja) 低誘電率炭化珪素膜の製造方法
WO2011108456A1 (ja) 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法
JP2007318070A (ja) 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110727