CN102136240A - 驱动电路和驱动方法 - Google Patents

驱动电路和驱动方法 Download PDF

Info

Publication number
CN102136240A
CN102136240A CN2011100307143A CN201110030714A CN102136240A CN 102136240 A CN102136240 A CN 102136240A CN 2011100307143 A CN2011100307143 A CN 2011100307143A CN 201110030714 A CN201110030714 A CN 201110030714A CN 102136240 A CN102136240 A CN 102136240A
Authority
CN
China
Prior art keywords
circuit
gray scale
scale voltage
period
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100307143A
Other languages
English (en)
Inventor
白井宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102136240A publication Critical patent/CN102136240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及驱动电路和驱动方法，其用于通过在对像素写入期间停止个别的操作放大器来降低电流消耗。本发明的实施例的驱动电路包括为基于基准电压生成的每个不同的灰阶电压电势形成的多个放大器电路；和控制单元，该控制单元用于将输出相邻的灰阶电压的多个放大器电路分成两个或更多的组，并且单独地控制每个组中的单个放大器电路和所有其它放大器电路的接通和切断。

Description

驱动电路和驱动方法
通过引用并入
在此通过引用整体并入2010年1月25日提交的日本专利申请No.2010-13375的包括说明书、附图以及摘要的公开。
技术领域
本发明涉及用于显示装置的驱动电路和驱动方法。
背景技术
近年来以蜂窝电话为代表的便携式显示装置的使用已经变得节能，这对于延长显著地影响电池使用时间的液晶显示的显示控制电路中的使用时间来说是很重要的。在显示控制电路中实现低功率消耗或者节能要求高效的驱动方法和使用这些方法的驱动电路。
在日本未经审查的专利申请公开No.2008-129386中的技术公开一种驱动电路，该驱动电路用于通过单独地控制写入时段的初始第一时段和接下来的第二时段来缩短对像素的写入时段。图9示出在日本未经审查的专利申请公开No.2008-129386中描述的液晶显示装置的结构的框图。在图10中示出日本未经审查的专利申请公开No.2008-129386的源极驱动器15的结构的图。
如图10中所示，在源极驱动器15中，运算放大器(在下文中被称为，“op-amp”)形成在灰阶(gradation)设定器单元20的节点中的每一个中。
直到在第一时段中写入开始之后达到充满电，像素被充电到包含必须达到目标灰阶电压的节点的节点组中的指定节点的灰阶电压电势。此外，等于节点组中的节点的数目的多条布线被并行地耦合在指定的节点和像素之间。在像素已经被充电到目标灰阶电压电势之后的第二时段中，上述并行耦合被消除并且只有匹配目标灰阶电压电势的节点保持被耦合到像素。
图11示出用于节点A1的电压电势V_A1(a)、控制信号SN1(b)、以及控制信号SC1(c)。图11示出当目标灰阶电压处于V1至V4之间(节点组GN1的灰阶电压)时的波形。如图11中所示，多条布线被并行地耦合在指定的节点和像素之间使得布线电阻下降并且像素能够在短时间内充电。然后，在第二时段中，像素能够通过仅耦合到指定的节点而充电到目标灰阶电压电势。
在日本未经审查的专利公开No.2009-145639中的技术公开一种驱动电路，该驱动电路用于通过当在高电压电势和低电压电势之间切换第一存储电荷元件的一端和第二存储电荷元件的一端时短接第一存储电荷元件的一端和第二存储电荷元件的一端以设置中间电压电势来降低电功率消耗。
然而，这些驱动电路不包含用于op-amp的部分控制的功能并且因此具有在当对像素写入时的时段期间所有的op-amp都在操作并且存在大的电流消耗的问题。
发明内容
因此，现有技术的驱动电路具有大的电流消耗的问题，因为在对像素的写入期间所有的op-amp都在操作。
根据本发明的方面的驱动电路包括多个放大器电路，该多个放大器电路形成用于基于基准电压生成的每个不同的灰阶电压电势；和控制电路，该控制电路用于通过将输出相邻的电压的多个放大器电路分成两个或更多放大器电路的子组来单独地接通或者切断：放大器的每个组中的一个放大器电路和所有其它放大器电路。
根据本发明的另一方面的驱动方法：将形成用于基于基准电压生成的每个不同的灰阶电压的多个放大器电路分组成输出相邻的灰阶电压的两个或更多放大器电路；在当对像素写入时的时段期间的第一时段中，在每组中，操作单个放大器电路，并且停止所有其它放大器电路，以在第一时段之后的第二时段中从与显示数据相对应的放大器电路对像素进行写入。
将在每个不同的灰阶电压处形成的放大器电路分组为输出灰阶电压的两个或更多的相邻的放大器电路的单元的这种类型的结构，能够单独地接通和切断每组中的一个op-amp电路和所有其它op-amp。因此能够以该方式通过在用于对像素写入的时段中的第一时段中仅操作每组中的一个op-amp来减少电功率消耗。
本发明能够在当对像素写入时的时段中单独地停止op-amp并且因此能够减少电功率消耗。
附图说明
图1是示出利用第一实施例的驱动电路的显示装置的结构的框图；
图2是示出第一实施例的驱动电路的结构的图；
图3A是示出通过第一实施例的驱动电路提供的来自于控制单元的各种控制信号波形的图；
图3B是示出数据线DL_m中的电压波动的图；
图4A是示出本实施例的驱动电路的灰阶电压选择器电路中的64个灰阶的逻辑操作的真值表；
图4B是示出本实施例的驱动电路的灰阶电压选择器电路中的64个灰阶的逻辑操作的真值表；
图5是示出第二实施例的驱动电路的结构的电路图；
图6A是示出通过第二实施例的驱动电路提供的来自控制单元的各种控制信号波形的图；
图6B是示出数据线DL_m的电压波动的图；
图7是示出64个灰阶的γ(伽玛)曲线的示例的图；
图8是示出第三实施例的驱动电路的结构的电路图；
图9是示出在日本未经审查的专利公开No.2008-129386中描述的显示装置的结构的框图；
图10是示出在日本未经审查的专利公开No.2008-129386中描述的驱动电路的结构的电路图；
图11是用于描述在日本未经审查的专利公开No.2008-129386中描述的驱动电路的操作的图。
具体实施方式
第一实施例
接下来参考图1描述利用本发明的第一实施例的驱动电路的显示装置的结构。图1是示出实施例中的显示装置的整个结构的框图。在本实施例中描述的示例描述用于处理64灰阶显示数据的驱动电路，然而本发明不限于此示例。
如图1中所示的本实施例的显示装置由液晶面板(在下文中被称为LCD(液晶显示))10、源极驱动器单元150、栅极驱动器50、灰阶电压生成器电路200、以及控制单元600组成。本发明的驱动电路由源极驱动器单元150和灰阶电压生成器电路200组成。
液晶像素(在下文中被称为像素)以j行m列的矩阵形式排列在LCD面板10内。在耦合到j条扫描线SL_1至SL_j和m条数据线DL_1至DL_m的情况下，排列在此矩阵中的像素被驱动。
像素通常由薄膜晶体管(TFT)和用于液晶单元的电容器Cs以及辅助电容Cj(在附图中未示出)组成。电容Cs和辅助电容Cj是跨过TFT的漏电极和LCD面板10的公共电极(VCOM)的电容。电容Cs和辅助电容Cj保持在一个帧时段积累的电荷。
根据积累在电容器Cs和辅助电容器Cj中的电荷量改变液晶分子的取向；并且改变来自背光的光的透射量产生灰阶显示。TFT源极电极被耦接到对应的数据线DL_1至DL_m；并且TFT栅极电极被耦接到对应的扫描线SL_1至SL_j。
栅极驱动器50顺序地选择扫描线SL_1至SL_j，接通被耦接到所选择的扫描线SL_1至SL_j的像素的TFT。当TFT被接通时，经由数据线DL_1至DL_m，源极驱动器单元150的输出端子S1至Sm将与显示数据相对应的灰阶电压提供到用于每个像素的电容器Cs和辅助电容器Cj。
控制单元600是用于控制灰阶电压生成器电路200和源极驱动器单元150的控制电路。控制电路600将显示数据DATA、控制信号DAC_ON、控制信号OUTSW_ON、选通信号STRB、以及时钟信号SCLK传输到源极驱动器单元150；并且还将控制信号A1ON和控制信号A2ON以及控制信号GSWON传输到灰阶电压生成器电路200。
源极驱动器单元150由数据锁存单元400、DA转换器电路300、以及切换元件OUTSW1至OUTSWm组成。数据锁存单元400是由锁存电路400_1至400_m和锁存电路401_1至401_m组成的两级结构。初始级锁存电路400_1至400_m与从控制单元600输出的时钟信号SCLK同步地，顺序地加载一个水平时段内的显示数据DATA的一行(line)部分。
第二级锁存电路401_1至401_m与从控制单元600输出的选通信号STRB同步地接收从初始级锁存电路400_1至400_m传递的数据。在初始水平时段中输出选通信号STRB从而在一个水平时段中保持第二级锁存电路401_1至401_m的数据。
DA转换器电路300由灰阶电压选择电路300_1至300_m组成。灰阶电压选择电路300_1至300_m根据在第二级锁存电路401_1至401_m积累的数据从灰阶电压生成器电路200输出来自于灰阶电压V1至V64当中的一个任意灰阶电压。
开关元件OUTSW1至OUTSWm被安装在每个源极输出端子S1和每个灰阶电压选择电路300_1至300_m之间。当控制信号OUTSW_ON为高时开关元件OUTSW1至OUTSWm中的每一个被电气地短路。当控制信号OUTSW_ON为低时开关元件OUTSW1至OUTSWm中的每一个被电气地断开。
源极驱动器单元150被分组为与源极驱动器输出端子S1至Sm中的每一个相对应的源极驱动器电路150_1至150_m。源极驱动器电路150_1至150_m中的每一个包括两级锁存电路、灰阶电压选择器电路、以及开关元件。
接下来参考图2描述本实施例的驱动电路。图2是示出本实施例的驱动电路的结构的图。在图2中，省略了源极驱动器电路150_1至150_m的锁存电路400_1至400_m和锁存电路401_1至401_m。
如图2中所示，灰阶电压生成器电路200包括电阻器R1至R65、op-amp OP1至OP64、以及开关元件GSW1至GSW64。电阻器R1至R65生成灰阶电压基准电势。电阻器R1至R65被串联地耦合在高电平基准电压VREFH和低电平基准电压VREFL之间。节点N1被安装在电阻器R1和R2之间，节点N2被安装在电阻器R2和电阻器R3之间，以此类推，并且节点N64被安装在电阻器R64和电阻器R65之间。节点N1至N64中的每一个的电压电势是用于每个灰阶电压的基准电压电势。
节点N1至N64中的每一个被耦合到op-amp OP1至OP64的非反转输入端子(+)。来自于op-amp OP1至OP64的输出被耦合到反转输入端子(-)。换言之，op-amp OP1至OP64包括电压跟随器。
在灰阶电压生成器电路200中，四个相邻的灰阶被设置为一组。在本实施例中，op-amp OP1至OP4被设置为一组；op-amp OP5至OP8被设置为一组；以此类推，并且op-amp OP61至OP64被设置为一组。
op-amp OP1至OP64分别输出灰阶电压V1至V64。如果灰阶电压V1是高电压电势并且灰阶电压V64是低电压电势；那么在灰阶电压组V1至V32的高灰阶电压侧当中，最佳灰阶电压是每个四个灰阶的子组中的第二高的灰阶电压。例如，灰阶电压V1至V4当中的最佳灰阶电压是灰阶电压V2。
此外，在灰阶电压组V33至V64的低灰阶电压侧当中，最佳灰阶电压是每个四个灰阶的子组中的第二低的电压。例如，灰阶电压V61至V64当中的最佳灰阶电压是灰阶电压V63。稍后描述此最佳灰阶电压。
控制单元600借助于控制信号A1ON和A2ON控制分组为四个灰阶的op-amp OP1至OP64。控制信号A1ON控制输出最佳灰阶电压的op-amp(OP2、OP6、...、OP63)。例如，如果控制信号A1ON为高，则输出最佳灰阶电压的op-amp(OP2、OP6、...、OP63)被设置为操作状态。如果控制信号A1ON为低，那么输出最佳灰阶电压的op-amp(OP2、OP6、...、OP63)被设置为停止状态的并且它们的输出处于HiZ(高阻抗)状态。
控制单元600借助于控制信号A2ON控制除了用于输出最佳灰阶电压的op-amp之外的op-amp(OP1、OP3、OP4、...、OP61、OP62、OP64)。例如，如果控制信号A2ON为高，那么op-amp(OP1、OP3、OP4、...、OP61、OP62、OP64)处于操作状态。如果控制信号A2ON为低，那么op-amp(OP1、OP3、OP4、...、OP61、OP62、OP64)被设置为停止状态并且它们的输出处于HiZ(高阻抗)状态。
沿着输出均被分组为四个灰阶的子组中的最佳灰阶电压和其它灰阶电压的布线安装开关元件GSW1至GSW64。例如，在具有高灰阶电压的组中的灰阶电压V1至V4当中，最佳灰阶电压是V2。因此开关元件GSW1被安装在灰阶电压V1和灰阶电压V2之间，开关元件GSW3被安装在灰阶电压V2和灰阶电压V3之间，并且开关GSW4被安装在灰阶电压V2和灰阶电压V4之间。
在具有低灰阶电压的组中的灰阶电压V61至V64当中，最佳灰阶电压是V63。因此开关元件GSW61被安装在灰阶电压V61和灰阶电压V63之间；开关元件GSW62被安装在灰阶电压V62和灰阶电压V63之间；并且开关元件GSW64被安装在灰阶电压V63和灰阶电压V64之间。
控制单元600借助于控制信号GSWON控制开关元件GSW1至GSW64。例如，如果GSWON为高，那么开关元件GSW1至GSW64中的每一个处于被电气短路状态。如果GSWON为低，那么开关元件GSW1至GSW64中的每一个处于电气断开状态。
灰阶布线的布线电阻pR表示铝布线本身中的寄生电阻分量。灰阶电压选择电路300_1至300_m由开关元件302_1至302_6，和开关元件303_1至303_6组成。开关元件302_1和303_1对应于显示数据的低阶位，并且开关元件302_2和303_2对应于从显示数据的底部开始的第二位。
借助于来自于控制单元600的控制信号DAC_ON并且不依赖于显示数据地控制开关元件302_1和303_1，以及开关元件302_2和303_2。当控制信号DAC_ON为高时，开关元件302_1和303_1，以及开关元件302_2和303_2都被设置为电气短路状态(在下文中被称为并行操作)。在并行操作中，节点Nd_1、N_1、N_2、N_3、以及N_4被设置为相同的电压电势，并且节点Nd-2、N_61、N-62、N_63、以及N_64被设置为相同的电势。
根据不包括显示数据的低两位的数据，接通和切断开关元件302_3至302_6、和开关元件303_3至303_6。
开关元件OUTSW1至OUTSWm是用于源极驱动器150的输出端子并且被安装在源极输出端子S1至Sm和灰阶电压选择电路300_1至300_m中的每一个之间。如果控制信号OUTSW_ON为高，那么开关元件OUTSW1至OUTSWm被设置为电气短路状态。如果控制信号OUTSW_ON为低，那么开关元件OUTSW1至OUTSWm被设置为电气断开状态。
当开关元件OUTSW1至OUTSWm处于电气短路状态时，借助于数据线DL_1至DL_m把来自由灰阶电压选择电路300_1至300_m选择的最佳灰阶电压V1至V64中的任何一个的灰阶电压从源极输出端子S1至Sm输出到像素10_1至10_m中的每一个。
接下来参考图3A和图3B在此描述本实施例的驱动电路的操作。图3A示出控制单元600提供到驱动电路的各种控制信号(A1ON、A2ON、GSWON、DAC_ON、OUTSW_ON)的波形。图3B是示出沿着数据线DL_m的电压电势中的波动的图。附图中的示例示出灰阶电压V1至V4中的任何一个是对像素写入期间的数据线DL_M上的电压电势的情况。
在图3A和图3B中，水平轴表示时间并且垂直轴表示电压振幅。图3A示出用于各控制信号(A1ON、A2ON、GSWON、DAC_ON、OUTSW_ON)的高电平和低电平中的每一个。这些控制信号也是数字信号。在图3A和图3B中，Q0至Q4之间的时段T1是单个水平时段，Q1至Q3的时段T2是用于对像素写入的写入时段，Q1至Q2的时段T3是第一时段，并且Q2至Q3的时段T4是第二时段。
在Q0至Q1的水平前沿时段中，控制信号状态被设置为A1ON处于高状态，A2ON为低，GSWON为低，DAC_ON为低，并且OUTSW_ON为低。在此时段中，只有均划分为四个灰阶的子组中的op-amp OP1至OP64当中输出最佳灰阶电压的op-amp(OP2、OP6、...、OP63)进行操作；并且所有其它op-amp(OP1，OP3、OP4、OP5、OP7、OP8、...、OP61、OP62、OP64)处于停止状态。因此在单个水平时段(Q0至Q1)期间的op-amp本身的电流消耗是总电流消耗的四分之一(1/4)。
在对像素写入的时段期间第一时段利用并行驱动。在用于Q1至Q2的第一时段期间，控制信号A1ON处于高状态，控制信号A2ON为低，控制信号GSWON为高，控制信号DAC_ON为高，控制信号OUTSW_ON被设置为高状态。切换到高状态的控制信号GSWON，使开关元件GSW1至GSW64切换到电气短路状态。输出最佳灰阶电压的op-amp(OP2、OP6、...、OP63)均分别驱动四条灰阶线。因此在此情况下的布线电阻是当驱动一条灰阶线时的布线电阻的四分之一。
不管显示数据如何，切换为高状态的控制信号DAC_ON使DA转换器电路300的低两位的开关元件302_1至302_2、303_1至303_2设置为电气短路状态。因此，直到节点Nd_1的开关元件302_1至302_2的导通电阻下降，因为开关元件302_1至302_2被并行地耦合。此外，因为开关元件303_1至303_2被并行地耦合，因此直到节点Nd_21的开关元件303_1至303_2的导通电阻下降。
在Q2至Q3的第二时段中，控制信号A1ON处于高状态，控制信号A2ON为高，控制信号GSWON为低，控制信号DAC_ON为低，并且控制信号OUTSW_ON处于高状态。在此时段中，所有op-amp OP1至OP64处于操作状态。DA转换器电路300将依赖于显示数据的灰阶电压(在图3的示例中的电压V1至V4中的任何一个)写入像素10_1至10_m。
接下来，在Q3至Q4时段的水平后沿时段中，控制信号状态被设置为控制信号A1ON处于高状态，A2ON为低，GSWON为低，控制信号DAC_ON为低，并且控制信号OUTSW_ON为低。以该方式结束对像素写入。在此时段中，在均被划分为四个灰阶的子组中的op-amp OP1至OP64当中，只有输出最佳灰阶电压的op-amp(OP2、OP6、...、OP63)进行操作，并且所有其它op-amp(OP1、OP3、OP4、OP5、OP7、OP8、...、OP61、OP62、OP64)处于停止状态。在本实施例中通过op-amp本身的电流消耗是总电流消耗的四分之一(1/4)。
图4A和图4B是示出用于本实施例的驱动电路中的灰阶电压选择电路3001至300m的逻辑操作64个灰阶(6位)的真值表。接下来参考图4A和图4B描述上述有关的最佳灰阶电压。在实际显示装置中，在每条线或者每帧中利用AC驱动反转来防止烧坏。由于此反转驱动，V1电压电势可以为低并且V64电压电势可以为高。
使用图4A和图4B描述当被建立为灰阶电压V1＞灰阶电压V2＞灰阶电压V3…＞灰阶电压V64时的64个灰阶的灰阶电压关系。用于灰阶电压选择电路300_1至300_m的输入信号是来自于控制单元600的控制信号DAC_ON，积累在第二级锁存电路401_1至401_m中的显示数据D5至D0，以及来自于灰阶电压生成器电路200的灰阶电压V1至V64。
来自于灰阶电压选择电路300_1至300_m的输出信号是等于[000000]的灰阶电压V1至V64，那么输出电压是灰阶电压V1。如果输入信号DAC_ON＝0，并且D5至D0＝[000001]，那么输出电压是灰阶电压V1，那么输出电压是灰阶电压V2，以此类推。如果输入信号DAC_ON＝0，并且D5至D0＝[111111]，那么输出电压是灰阶电压V64。
此外，如果输入信号DAC_ON＝1，那么均被划分为四个灰阶的相邻的子组当中的指定的最佳灰阶电压被输出并且不依赖于被积累在第二级锁存电路401_1至401_m中的显示数据D1至D0。
如图4B中所示，例如，当积累在第二级锁存电路401_1至401_m中的显示数据是[000000]至[000011]时，灰阶电压选择器电路选择灰阶电压V2作为最佳灰阶电压。而且，例如，当积累在第二级锁存电路401_1至401_m中的显示数据是[000100]至[000111]时，那么选择器电路选择灰阶电压V6作为最佳灰阶电压；以此类推，并且当积累在第二级锁存电路401_1至401_m中的显示数据是[011100]至[011111]时，选择器电路选择灰阶电压V30作为最佳灰阶电压。
当积累在第二级锁存电路401_1至401_m中的显示数据是[100000]至[100011]时，灰阶电压选择器电路选择灰阶电压V35作为最佳灰阶电压。当积累在第二级锁存电路401_1至401_m中的显示数据是[100100]至[100111]时，灰阶电压选择器电路选择灰阶电压V39作为最佳灰阶电压，以此类推，并且当积累在第二级锁存电路401_1至401_m中的显示数据是[111100]至[111111]时，灰阶电压选择器电路选择灰阶电压V63作为最佳灰阶电压。
接下来描述最佳灰阶电压。在具有高灰阶电压的灰阶电压V1至V32中，均被划分为四个灰阶的子组的灰阶电压当中的第二高的电压被设置为最佳灰阶电压。此选择的理由是就在第一时段中达到最佳灰阶电压之前进行到第二时段的转变，以便在第二时段中保持长的驱动时段，并且这样允许在第二时段已经结束的时间点对像素写入对应于显示数据的灰阶电压，以便于避免图像质量的劣化。
如果最佳灰阶电压被设置为V1，那么在第一时段的末尾的灰阶电压达到稍微低于灰阶电压V1的电压(大约V2至V3的灰阶电压)的阶段进行到第二时段的转变。如果灰阶电压选择器电路在第二时段中选择灰阶电压V4，那么电压电势从大致灰阶电压V2至V3降低到灰阶电压V4。这样电压上升到灰阶电压V2至V3并且然后电压下降到灰阶电压V4从而出现大致1.5个灰阶的浪费电压波动。
如果最佳灰阶电压被设置为V4，那么在第一时段的末尾的灰阶电压达到稍微低于灰阶电压V4的电压(大致V5至V6的灰阶电压)的阶段进行到第二时段的转变。如果灰阶电压选择器电路在第二时段中选择灰阶电压V1，那么灰阶电压V1的电压电势必须从灰阶电压V5至V6上升大致4.5个灰阶。然而由于在第二时段中没有使用并行驱动所以驱动性能低，因此在第二时段中电压电势可能不上升到灰阶电压V1。
为了以该方式抑制第一时段中的浪费电压波动并且在第二时段中获得高效的驱动性能，高灰阶电压V1至V4当中的最佳灰阶电压被设置为是第二高的灰阶电压的灰阶电压V2。以相同的方式将低灰阶电压V61至V64当中的最佳灰阶电压设置为V63，其中V63是从最低的灰阶电压起第二个灰阶电压。
上述本发明能够在通过将多个op-amp划分为输出相邻的灰阶电压的两个或更多op-amp的子组形成的每组内单独地接通和切断一个op-amp电路和所有其它op-amp。本发明能够以该方式在一个写入时段内的第一时段中仅操作每组中的一个op-amp。这样能够减少电功率消耗。
此外，在第一时段中，除了单独操作的op-amp之外的op-amp的输出被电气短路。这样能够减少布线电阻并且能够缩短当对像素写入时的写入时段。在第一时段之后的第二时段中，单个组中的输出相邻的灰阶电压的所有op-amp被设置为操作状态。对应于显示数据的灰阶电压能够以该方式被写入到像素。
通过停止被次划分为组的op-amp中的一个之外的所有的op-amp能够降低除了第二时段之外的时段中的电流消耗。本实施例能够将四个op-amp中的三个设置为停止状态。因此与当操作所有的四个op-amp时相比较，能够在除了第二时段之外的所有的时段将电流消耗减少四分之三。
第二实施例
接下来参考图5描述本发明的第二实施例的驱动电路的结构。图5是示出本实施例的驱动电路的结构的图。本实施例与第一实施例的不同之处在于，图2中所示的灰阶电压生成器电路200被替换为灰阶电压生成器电路201，并且新添加了开关元件DSW1至DSW64。本实施例中的示例描述处理64灰阶显示数据，与第一实施例相同。在图5中，相同的附图标记被分配给与图2中相同的结构元件并且它们的描述被省略。
开关元件DSW1至DSW64被安装在各op-amp OP1至OP64的输出侧。开关元件DSW1至DSW64是不管开关元件GSW1至GSW64如何而接通和切断的开关电路。控制单元600借助于控制信号GSWON控制开关元件DSW1至DSW64。
参考图6A和图6B描述本实施例的驱动电路的操作。图6A是示出从控制单元600提供到驱动电路的每个控制信号(A1ON、A2ON、GSWON、OUTSW_ON)的波形的图。图6B是示出沿着数据线DL_m的电压波动的图。图6A和图6B与图3A和图3B的不同之处在于控制信号A2ON变化时序已经从Q2移位到Q5。
即使在停止状态之后已经输入操作开始信号，op-amp通常要求启动时间以允许内部电路中的电压稳定。在本实施例中，除了操作最佳灰阶电压的那些之外的op-amp(OP1、OP3、OP4、...、OP61、OP62、OP64)的开始操作的时序比第二时段的开始(Q2)更早地开始(Q5)。这样在第二时段的开始之前能够稳定除了用于输出最佳灰阶电压的op-amp之外的op-amp的输出。因此本实施例的驱动电路能够在第二时段中平滑地写入与显示数据相对应的灰阶电压，并且能够缩短总写入时间。
此外，在第一时段T3内的Q5至Q2的时段T5中，本实施例的驱动电路能够停止op-amp的四分之三(3/4)。这样驱动电路能够减少op-amp本身中的电功率消耗。
第三实施例
图7是示出64个灰阶的γ(伽玛)曲线的示例的图。在图7中，水平轴表示灰阶并且垂直轴表示灰阶电压。γ(伽玛)曲线通常根据正或者负极性或者各单独的液晶面板特性而不同。在利用64个灰阶的图7中所示的示例中，在上侧(灰阶电压V1)和下侧(灰阶电压V64)的相邻的最佳电压的差较大。中间部分附近的灰阶电压(灰阶电压V32)和相邻的灰阶电压之间的差小。
本发明的本实施例的驱动电路在此被应用于具有如图7中所示的伽玛曲线的LCD面板10。在这里参考图8描述第三实施例的驱动电路的结构。图8是示出本实施例的驱动电路的结构的图。在图8中，相同的附图标记被分配给与图2中相同的结构元件并且它们的描述被省略。
图8示出64个灰阶当中的上8个灰阶部分的示例。不同于第一实施例，64个灰阶当中的上和下四个灰阶部分没有被构造用于并行驱动。即，与图2相比较，在op-amp(OP1至OP4)的输出侧上不存在用于电气短路灰阶布线的开关元件(GSW1至GSW4)。
控制单元600输出各种控制信号的时序与第一实施例中的时序相同。控制单元600利用控制信号A1ON用于op-amp(OP1至OP4)的4个灰阶部分的接通和切断控制。根据显示数据恒定地接通和切断耦合到灰阶电压V1至V4的灰阶选择电路的开关元件302_1至302_2。
没有并行地驱动灰阶电压V1至V4的组从而与第一时段中的中间灰阶组的附近相比较，驱动性能变小。因此为了提升驱动性能，灰阶电压V1至V4的线电阻值pRL必须小于其它线电阻pR。
图8中的示例示出上侧八个灰阶部分，然而可以为下侧灰阶电压V61至V64利用相同的结构。换言之，在op-amp(OP61至OP64)的输出侧上不存在用于电气短路灰阶布线的开关元件(GSW61至GSW64)。
控制单元借助于控制信号A1ON接通和切断op-amp(OP61至OP64)。而且，根据显示数据恒定地接通和切断耦合到灰阶电压V61至V64的灰阶选择电路的开关元件303_1至303_2。
没有并行地驱动灰阶电压V61至V64的组从而与第一时段中的中间灰阶组的附近相比较，驱动性能变小。为了提升驱动性能，灰阶电压V61至V64的线电阻值pRL必须小于其它线电阻pR。
因此本实施例能够抑制由于当在被划分为子组的组中的相邻的灰阶电压之间存在大的电压差时的电压波动导致的电流消耗的增加。
上述本发明能够在写入时段的初始第一时段中在由输出相邻的灰阶电压的多个op-amp组成的op-amp组内，仅操作输出最佳灰阶电压的op-amp并且切断所有其它op-amp。在第一时段之后的第二时段中，能够操作所有的op-amp并且与显示数据相对应的灰阶电压能够以该方式被写入到像素。这样能够减少通过驱动电路的电流消耗。
日本未经审查的专利公开No.2008-129386中的技术包括比较器电路，该比较器电路用于防止由于输出每个灰阶电压的op-amp相互短路导致的贯通电流。然而，本发明在一个水平时段内的第一时段中仅操作分组后的op-amp中的一个并且因此在op-amp之间不存在贯通电流。因此不需要比较器电路，从而驱动电路能够具有较小的表面区域。
此外当在被进一步分组为组的op-amp之间的灰阶电压中存在大的差时本发明不执行并行驱动。这样本发明抑制电流消耗的增加同时防止了像素写入期间的不想要的电压波动。
本发明不限于上述实施例并且允许不脱离本发明的范围和精神的所有方式的修改和改编。在实施例中描述的用于划分为组的op-amp的数目、op-amp的灰阶电压的数目和γ(伽玛曲线)等等仅是示例并且不限制本发明。

Claims (15)

1.一种驱动电路，包括：
为基于基准电压生成的每个不同的灰阶电压电势形成的多个放大器电路；和
控制电路，所述控制电路单独地接通或者切断：通过将输出相邻的灰阶电压的放大器电路分成两个或更多放大器电路的子组而形成的每组放大器电路内的单个放大器电路和所有其它放大器电路。
2.根据权利要求1所述的驱动电路，
其中所述驱动电路在对像素进行写入时的时段期间的第一时段中，操作每组中的单个放大器电路，并且停止所有其它放大器电路；并且
在所述第一时段之后的第二时段中，从与显示数据相对应的所述放大器电路对像素进行写入。
3.根据权利要求2所述的驱动电路，进一步包括：
第一开关电路，所述第一开关电路能够电气短路单个放大器和所有其它放大器电路的输出，
其中在所述第一时段中，所述驱动电路电气短路单个放大器电路和所有其它放大器电路的输出。
4.根据权利要求2所述的驱动电路，进一步包括：
灰阶电压选择器电路，所述灰阶电压选择器电路在所述第一时段中，在包括输出与所述显示数据相对应的灰阶电压的放大器电路的组中，输出不依赖于显示数据的指定的灰阶电压；并且
在所述第二时段中，输出依赖于显示数据的灰阶电压。
5.根据权利要求4所述的驱动电路，
其中所述灰阶电压选择器电路包括与所述显示数据的低阶位相对应的第二开关电路，所述第二开关电路被安装在所述多个放大器电路的输出和灰阶电压选择器电路的输出端子之间，并且
其中在所述第一时段中，所述第二开关电路处于电气短路状态。
6.根据权利要求4所述的驱动电路，包括：
第三开关电路，所述第三开关电路分别被安装在所述灰阶电压选择器电路和除了所述单个放大器电路之外的放大器电路的输出之间。
7.根据权利要求6所述的驱动电路，
其中紧接在所述第二时段的开始之前，所述控制电路将所述第一开关电路设置为电气开路状态，将所述第三开关电路设置为电气短路状态，并且将多个运算放大器电路设置为操作状态。
8.根据权利要求1所述的驱动电路，包括：
第一组和第二组，所述第二组包括具有大于所述第一组中的所述放大器电路之间的灰阶电压差的灰阶电压差的放大器电路，
其中所述第二组中的所述放大器电路被控制为单独地接通和切断。
9.一种驱动方法，包括：
将为基于基准电压生成的每个不同的灰阶电压形成的多个放大器电路分组成输出相邻的灰阶电压的两个或更多放大器电路的组；
在对像素进行写入时的时段期间的第一时段中，在每个组中，操作单个放大器电路，并且停止所有其它放大器电路；以及
在所述第一时段之后的第二时段中，从与显示数据相对应的放大器电路对像素进行写入。
10.根据权利要求9所述的驱动方法，进一步包括：
在所述第一时段中，电气短路单个放大器电路和所有其它放大器电路的输出。
11.根据权利要求9所述的驱动方法，进一步包括：
在所述第一时段中，在包括输出与所述显示数据相对应的灰阶电压的放大器电路的组中，输出不依赖于显示数据的指定的灰阶电压；和
在所述第二时段中输出依赖于显示数据的灰阶电压。
12.根据权利要求4所述的驱动方法，进一步包括：
在所述第一时段中，将输出端子和所述放大器的输出设置为电气短路状态。
13.根据权利要求9所述的驱动方法，进一步包括：
紧接在所述第二时段的开始之前，控制电路取消所述单个放大器电路和所有其它放大器电路的输出之间的电气短路状态，并且将运算放大器设置为操作状态。
14.根据权利要求9所述的驱动方法，进一步包括：
在除了所述第二时段之外的时段中，在所述组中，操作单个放大器电路并且停止所有其它放大器电路。
15.根据权利要求9所述的驱动方法，所述组包括第一组和第二组，所述第二组拥有具有大于所述第一组中的所述放大器电路之间的灰阶电压差的灰阶电压差的放大器电路，所述方法包括：
使所述第二组中的所述放大器电路被控制为单独地接通和切断。
CN2011100307143A 2010-01-25 2011-01-25 驱动电路和驱动方法 Pending CN102136240A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-013375 2010-01-25
JP2010013375A JP2011150256A (ja) 2010-01-25 2010-01-25 駆動回路及び駆動方法

Publications (1)

Publication Number Publication Date
CN102136240A true CN102136240A (zh) 2011-07-27

Family

ID=44296006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100307143A Pending CN102136240A (zh) 2010-01-25 2011-01-25 驱动电路和驱动方法

Country Status (3)

Country Link
US (1) US20110181577A1 (zh)
JP (1) JP2011150256A (zh)
CN (1) CN102136240A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734951B2 (ja) * 2010-03-03 2015-06-17 シャープ株式会社 表示装置およびその駆動方法、ならびに液晶表示装置
EP2453618B1 (en) * 2010-11-16 2016-09-14 Nxp B.V. Power reduction in switched-current line-drivers
CN107256698B (zh) * 2013-12-06 2021-04-06 矽创电子股份有限公司 显示面板的驱动电路及其驱动模块与显示设备和制造方法
US10365756B2 (en) * 2017-06-14 2019-07-30 Pixart Imaging Inc. Hybrid transmitter driver
CN110174804B (zh) * 2019-06-27 2022-03-01 上海中航光电子有限公司 一种阵列基板、显示面板、其驱动方法及显示装置
JP7446800B2 (ja) 2019-12-06 2024-03-11 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313612A (ja) * 1992-05-14 1993-11-26 Seiko Epson Corp 液晶表示装置及び電子機器
US20050122321A1 (en) * 2003-12-08 2005-06-09 Akihito Akai Driver for driving a display device
CN101136195A (zh) * 2003-03-10 2008-03-05 恩益禧电子股份有限公司 用于液晶显示器的驱动电路和驱动方法
US20080117195A1 (en) * 2006-11-22 2008-05-22 Oki Electric Industry Co., Ltd. Driving circuit

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695981B2 (ja) * 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
KR0140041B1 (ko) * 1993-02-09 1998-06-15 쯔지 하루오 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로
US6304241B1 (en) * 1998-06-03 2001-10-16 Fujitsu Limited Driver for a liquid-crystal display panel
KR100354204B1 (ko) * 1999-10-21 2002-09-27 세이코 엡슨 가부시키가이샤 전압 공급 장치 및 그것을 사용한 반도체 장치, 전기 광학장치 및 전자 기기
JP4579377B2 (ja) * 2000-06-28 2010-11-10 ルネサスエレクトロニクス株式会社 多階調デジタル映像データを表示するための駆動回路及びその方法
JP3506235B2 (ja) * 2000-08-18 2004-03-15 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
JP4472155B2 (ja) * 2000-10-31 2010-06-02 富士通マイクロエレクトロニクス株式会社 液晶表示装置用データドライバ
JP2003084722A (ja) * 2001-09-12 2003-03-19 Matsushita Electric Ind Co Ltd 表示装置の駆動回路
JP4372392B2 (ja) * 2001-11-30 2009-11-25 ティーピーオー ホンコン ホールディング リミテッド 列電極駆動回路及びこれを用いた表示装置
US7006071B2 (en) * 2001-12-25 2006-02-28 Himax Technologies, Inc. Driving device
JP4015908B2 (ja) * 2002-08-29 2007-11-28 松下電器産業株式会社 表示装置用駆動回路及び表示装置
JP4794801B2 (ja) * 2002-10-03 2011-10-19 ルネサスエレクトロニクス株式会社 携帯型電子機器の表示装置
JP2005043865A (ja) * 2003-07-08 2005-02-17 Seiko Epson Corp 表示装置の駆動方法及び駆動装置
JP4744075B2 (ja) * 2003-12-04 2011-08-10 ルネサスエレクトロニクス株式会社 表示装置、その駆動回路およびその駆動方法
JP4079873B2 (ja) * 2003-12-25 2008-04-23 Ｎｅｃエレクトロニクス株式会社 表示装置用の駆動回路
JP2007163913A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 液晶表示駆動装置
JP4528748B2 (ja) * 2006-07-20 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
JP4360500B2 (ja) * 2006-08-16 2009-11-11 Ｏｋｉセミコンダクタ株式会社 液晶表示装置の駆動回路及び駆動装置
JP2008102344A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 表示装置の駆動回路およびそのテスト方法
JP5086010B2 (ja) * 2007-09-10 2012-11-28 ラピスセミコンダクタ株式会社 Ｌｃｄパネル駆動回路
JP4715840B2 (ja) * 2007-12-14 2011-07-06 エプソンイメージングデバイス株式会社 駆動装置、電気光学装置及び電子機器
JP5203993B2 (ja) * 2009-02-02 2013-06-05 ルネサスエレクトロニクス株式会社 ドライバ、表示装置及びアンプ回路駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313612A (ja) * 1992-05-14 1993-11-26 Seiko Epson Corp 液晶表示装置及び電子機器
CN101136195A (zh) * 2003-03-10 2008-03-05 恩益禧电子股份有限公司 用于液晶显示器的驱动电路和驱动方法
US20050122321A1 (en) * 2003-12-08 2005-06-09 Akihito Akai Driver for driving a display device
US20080117195A1 (en) * 2006-11-22 2008-05-22 Oki Electric Industry Co., Ltd. Driving circuit

Also Published As

Publication number Publication date
JP2011150256A (ja) 2011-08-04
US20110181577A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
CN100375143C (zh) 液晶显示装置及其驱动方法和移动终端
CN101425281B (zh) 具有改善的可视性的液晶显示设备
KR100613325B1 (ko) 구동 장치 및 표시 모듈
CN100470630C (zh) 可移动液晶显示器及其驱动方法
CN101008723B (zh) 驱动装置及其驱动方法
CN100356435C (zh) 一种液晶显示装置及其驱动电路和驱动方法
CN100419821C (zh) 显示用驱动电路
CN100419840C (zh) 用于液晶显示器的列电极驱动电路和电压产生电路
CN102136240A (zh) 驱动电路和驱动方法
CN100478750C (zh) 用于驱动液晶显示器的设备和方法
CN102053413B (zh) 显示设备
CN100388343C (zh) 包括主-从结构数据驱动器的液晶显示器及其驱动方法
CN113066423A (zh) Led显示驱动控制方法及装置
US6756959B2 (en) Display driving apparatus and display apparatus module
CN102024409A (zh) 显示装置及其使用的驱动电路
CN100392482C (zh) 驱动电压控制装置、显示装置和驱动电压控制方法
CN101609637A (zh) 驱动电路及显示装置
CN101197121A (zh) 液晶显示器及其驱动控制电路
CN101110200A (zh) 驱动电路
KR100347065B1 (ko) 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
CN101424795B (zh) 液晶显示器及其检测方法
CN102915691A (zh) 显示面板及其操作方法
KR100329465B1 (ko) 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
US8154490B2 (en) Apparatus and method for driving liquid crystal display
CN1991959B (zh) 驱动液晶显示器件的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110727