CN102129169A - 一种辅助图案填充方法和装置 - Google Patents

一种辅助图案填充方法和装置 Download PDF

Info

Publication number
CN102129169A
CN102129169A CN2010100228876A CN201010022887A CN102129169A CN 102129169 A CN102129169 A CN 102129169A CN 2010100228876 A CN2010100228876 A CN 2010100228876A CN 201010022887 A CN201010022887 A CN 201010022887A CN 102129169 A CN102129169 A CN 102129169A
Authority
CN
China
Prior art keywords
auxiliary patterns
block
density
pattern
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010100228876A
Other languages
English (en)
Other versions
CN102129169B (zh
Inventor
卑多慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010100228876A priority Critical patent/CN102129169B/zh
Publication of CN102129169A publication Critical patent/CN102129169A/zh
Application granted granted Critical
Publication of CN102129169B publication Critical patent/CN102129169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种辅助图案填充方法和装置,其中,所述方法包括:根据预置参数将制作芯片的掩模板设计版图划分为多个区块;确定为每个区块填充的辅助图案密度和间隙值;所述间隙值为辅助图案与有效图案之间的间隔距离;使用所述间隙值和辅助图案密度对应的辅助图案单元填充各个区块中的空白区域;所述辅助图案由至少一个辅助图案单元平铺排列形成。通过将掩模板划分为多个区块,根据每个区块原始图案的分布密度和特征确定需填充的辅助图案密度和间隙值,以及使用可变的间隙值对每个区块的图案密度进行细微调节,使区块最后的图案密度尽可能接近预设密度值,使CMP后中间膜层的上表面形貌起伏得到改善。

Description

一种辅助图案填充方法和装置
技术领域
本发明涉及半导体器件制造技术领域,尤其是涉及一种辅助图案填充方法和装置。
背景技术
随着半导体制造技术的飞速发展,半导体器件的线宽特征尺寸已经进入深亚微米结构。半导体器件后段连线制造中常用的流程是:在中间膜层的上表面旋涂光刻胶(所述中间膜层可以为硅基底,也可以为非介电薄膜等),通过光刻将掩模板上的图案转移到光刻胶上;对所述中间膜层上没有光刻胶覆盖的区域进行刻蚀,在所述中间膜层上形成掩模板图案定义的沟槽和通孔;在沟槽和通孔的底部和侧壁沉积扩散阻挡层(例如钽、氮化钽、钛或氮化钛等);在沟槽和通孔中沉积金属铜;对上表面形成有沟槽和通孔并且沉积有铜的中间膜层进行CMP(化学机械抛光),得到由铜、扩散阻挡层和除所述沟槽和通孔以外的部分构成的平坦上表面。若所述器件包含多层结构,则重复上述流程。
但是由于原始设计版图不均匀,会导致沟槽刻蚀过程中,反应速度不一致,进一步影响刻蚀深度不一致。另外,在化学机械研磨过程中,由于金属和非介电薄膜/硅基底的研磨速度不一致,原始设计图案分布不均匀也会导致晶片表面在化学机械研磨CMP后凹凸不平,CMP前的中间膜层截面如图1所示(对于含有多层结构的情形,为了便于清楚描述,省略了相邻的下层结构),在形成有沟槽和通孔的中间膜层10p上表面沉积有扩散阻挡层20p,扩散阻挡层20p之上沉积有过量的铜30p;CMP后的中间膜层截面如图2所示,CMP后的中间膜层10’p的高度H2会小于CMP前中间膜层10p的高度H1,对于通孔和沟槽,其中的铜30’p的高度会低于中间膜层10’p的高度H2,形成碟陷和侵蚀。
CMP后中间膜层上表面起伏较大会引发如下问题:
A、图案密度大的区域中铜导线高度会低于图案密度小的区域中铜导线的高度(图中未示出),由此造成整个芯片铜导线的电性不均匀;
B、在下层图案密度大的区域,由于过度抛光,导致邻接上层的铜/扩散阻挡层在这些区域会存在残留物,影响器件性能;
C、由于CMP后中间膜层上表面形貌起伏较大,在对涂覆在该中间膜层上的光刻胶进行曝光时所述形貌起伏会超出透镜的焦深范围,影响光刻图案的精确度。
由于器件尺寸向着越来越小的方向发展,晶片上会形成越来越多的金属层来完成相应的电学性能,因此,控制CMP后中间膜层上表面的形貌起伏变得越发重要。
因此,现有技术采用对形成沟槽和通孔前的中间膜层进行辅助图案填充的方式来减小CMP后中间膜层上表面的形貌起伏,如2009年7月22日公开的中国公开号为CN101487973A的发明专利公布说明书所使用的辅助填充方法。辅助填充,即在掩模板没有有效图案的空白区域填充辅助图案,对应辅助图案所填充的金属并不具有实际的电性能,其作用是平衡刻蚀的沟槽、通孔深度以及缓解该层的形貌起伏。
但是,现有的辅助填充方法在空白区域填充辅助图案时,是采用同样的辅助图案或者相同的密度进行填充,不会考虑掩膜板上原始有效图案的密度,而且辅助图案和有效图案之间的距离是预设的常数,这会导致如下两个问题:
I.若有效图案的密度较高,那么在有效图案的密度高的空白区域填充辅助图案,会使所述有效图案密度高的区域密度更高;
II.若有效图案的分布如图3所示,相邻有效图案相距4μm,若辅助图案和有效图案之间的距离固定为2μm,则所述两个有效图案之间就无法进行辅助填充。
由此,使用上述辅助图案填充方法填充后的掩模板所加工的CMP后中间膜层,其上表面的形貌仍然起伏较大。
发明内容
本发明的目的是提供一种辅助图案填充方法和装置,来改善图案分布的均匀性,进一步改善制程均一性和CMP后中间膜层上表面的形貌起伏。
本发明提供了一种辅助图案填充方法,包括:
根据预置参数将制作芯片的掩模板设计版图划分为多个区块;
确定为每个区块填充的辅助图案密度和间隙值;所述间隙值为辅助图案与有效图案之间的间隔距离;
使用所述间隙值和辅助图案密度对应的辅助图案单元填充各个区块中的空白区域;所述辅助图案由至少一个辅助图案单元平铺排列形成。
所述确定为每个区块填充的辅助图案的密度和间隙值具体可以为:
计算所述区块的有效图案密度;
根据预置的有效图案密度和需填充辅助图案密度的对应关系,确定所述区块使用的辅助图案单元;
根据预设间隙值和所述辅助图案单元对所述区块的空白区域进行辅助图案填充;
获取辅助图案单元填充后该区块的图案密度;所述图案密度为有效图案和辅助图案中的图案面积之和除以所在区块面积;
若该区块的图案密度大于预设密度,则从预设间隙值开始,按照预设步长进行增加,使用增加后的间隙值和所述辅助图案单元重新执行所述辅助图案填充步骤;直到该区块的图案密度不大于预设密度,则确定当前间隙值为最后真实填充的间隙值。
优选的,若某个区块的有效图案密度大于预设密度,则为该区块增加禁止填充标识,并结束对该区块的辅助图案填充。
所述预置参数可以为区块尺寸或划分的区块数。
所述预设间隙值可以为0.2~0.3μm。
所述预设步长可以为0.01~0.5μm。
本发明还提供了一种辅助图案填充装置,所述装置包括:
划分模块,用于根据预置参数将制作芯片的掩模板设计版图划分为多个区块;
确定模块,用于确定为每个区块填充的辅助图案密度和间隙值;所述间隙值为辅助图案与有效图案之间的间隔距离;
填充模块,用于使用所述确定模块确定的间隙值和辅助图案密度对应的辅助图案单元填充各个区块中的空白区域;所述辅助图案由至少一个辅助图案单元平铺形成。
所述确定模块可以包括:
计算单元,用于计算所述区块的有效图案密度;
图案确定单元,用于根据预置的有效图案密度和需填充辅助图案密度的对应关系,确定所述区块使用的辅助图案单元;
填充单元,用于根据预设间隙值和所述辅助图案单元对所述区块的空白区域进行辅助图案填充;
获取单元,用于获取辅助图案单元填充后该区块的图案密度;所述图案密度为有效图案和辅助图案中的图案面积之和除以所在区块面积;
判断单元,用于当该区块的图案密度大于预设密度时,从预设间隙值开始,按照预设步长进行增加,调用所述填充单元使用增加后的间隙值和所述辅助图案重新执行所述辅助图案填充;直到该区块的图案密度不大于预设密度时,确定当前间隙值为最后真实填充的间隙值。
所述图案确定单元还可以用于:
若某个区块的有效图案密度大于预设密度,则为该区块增加禁止填充标识,并结束对该区块的辅助图案填充。
所述预置参数可以为区块尺寸或划分的区块数。
所述预设间隙值可以为0.2~0.3μm。
所述预设步长可以为0.01~0.5μm。
本发明的辅助图案填充方法,通过将掩模板划分为多个区块,根据每个区块原始图案的分布密度和特征确定需填充的辅助图案密度以及确定距离有效图案的间隙值,以区块为单位调整掩模板上的图案密度,使掩模板的图案密度均匀;通过使用可变的间隙值d对每个区块的图案密度进行细微调节,使区块最后的图案密度尽可能接近预设密度值,由此使得整个掩模板上的图案密度均匀一致,最终实现使用该掩模板处理的晶片每一层中的沟槽和通孔刻蚀深度一致,在所述沟槽和通孔中填充金属铜并对该层进行CMP后,金属铜的分布均匀,CMP后中间膜层的上表面形貌起伏得到改善。
附图说明
图1是现有技术在沟槽和通孔中填充金属铜后的中间膜层截面示意图;
图2是对图1中的中间膜层进行CMP后的截面示意图;
图3是现有技术中有效图案的示意图;
图4是本发明辅助图案填充方法的流程示意图;
图5是本发明划分区块的示意图;
图6是本发明确定每个区块填充的辅助图案和距离有效图案的间隙值的流程示意图;
图7是本发明进行辅助图案填充后的区块局部示意图;
图8是本发明的一个具体实例的流程示意图;
图9是本发明辅助图案填充装置的框架示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明实施例作进一步详细的说明。
本发明提供的技术方案是对现有的辅助图案填充方法进行的优化,将制作芯片的掩模板设计版图划分成多个区块,分别为每个区块选择辅助图案密度、并确定辅助图案和有效图案之间的间隙值。通过划分区块和调整间隙值,可以使掩膜板上的图案密度分布均匀,使通过所述掩模板转移到中间膜层上表面的图案,刻蚀形成的沟槽和通孔深度一致,后续对该掩膜板进行辅助图案填充,可以使利用该掩模板处理后的中间膜层上表面金属铜分布均匀,在经过CMP处理后,表面形貌得到较大改善。
实施例一
本实施例提供了一种在掩模板版图设计过程中,对掩模板上有效图案区域以外的空白区域进行辅助图案填充的方法,以使经本实施例方法辅助填充后的掩模板制造出来的半导体器件,中间膜层中刻蚀形成的沟槽和通孔深度均匀一致、所述中间膜层在填充铜并进行CMP后拥有比较平坦的表面。本实施例的辅助图案填充方法如图4所示,包括:
S10,根据预置参数将制作芯片的掩模板设计版图划分为多个区块。
所述预置参数可以为区块尺寸,也可以为划分的区块数。对于图5所示的掩模板1,若所述掩模板的有效区域为5mm×5mm,可以根据预设的区块尺寸0.2mm×0.2mm,将掩模板划分为图5所示的区块10分布,并对各个区块进行编号1、2、3......625。当然,划分方式并不限于图示的划分方式,所述区块可以为规则形状(例如矩形、三角形、六边形等),也可以为不规则形状(例如拼图的形状),本发明对此不做限定。
S20,确定为每个区块填充的辅助图案密度和间隙值。
其中,有效图案密度和辅助图案密度的对应关系是预存好的,通常一个有效图案密度范围对应一个辅助图案密度范围,每种辅助图案密度可以对应至少一个辅助图案单元,每个辅助图案单元具有固定的辅助图案密度。在不影响精确性的前提下,为减少存储资源的占用,还可以为一个辅助图案密度范围对应一个辅助图案单元。辅助图案是填充在区块空白区域的图案,由至少一个辅助图案单元平铺形成。每个辅助图案单元中包括图形区和空白区,因此保证了每种辅助图案单元具有固定的辅助图案密度。所述间隙值为辅助图案与有效图案之间的间隔距离。
步骤S20可以为:根据预存的有效图案密度、辅助图案密度和间隙值的对应关系,当得到区块的有效图案密度后,就可以使用与所述有效图案密度对应的间隙值和与辅助图案密度对应的辅助图案单元对该区块进行填充。
步骤S20也可以如图6所示,包括如下步骤:
S211,计算所述区块的有效图案密度。
所述图案包括有效图案和辅助图案。所述有效图案的密度可以使用有效图案的面积除以所在区块的面积获得,如35%。
S212,根据预置的有效图案密度和需填充辅助图案密度的对应关系,确定所述区块使用的辅助图案单元。由于有效图案密度和辅助图案密度具有对应关系,辅助图案密度和辅助图案单元之间也具有对应关系,因此,当得到有效图案密度后,可以通过对应的辅助图案密度查找到辅助图案单元。
其中,辅助图案密度即为所选的辅助图案单元的密度,一个区块中的图案密度即为有效图案和辅助图案中的图案面积之和除以所在区块面积。
预置的有效图案密度和辅助图案密度的对应关系可以以表格的形式进行存储,参见表1:
表1
  有效图案密度   辅助图案密度
  密度≥50%   不填充图案
  30%≤密度<50%   5~15%
  15%≤密度<30%   25~35%
  密度<15%   35~50%
一个辅助图案密度范围可以对应至少一个辅助图案单元,辅助图案单元是预先设计并存储好的。本发明中,还可以使用密度非常小(如5%)的辅助图案单元,能够对有效图案密度高的区块进行精细调整。在进行辅助图案填充时,可以放缩辅助图案单元的尺寸来适应填充区域。
S213,根据预设间隙值和所述辅助图案单元对所述区块的空白区域进行辅助图案填充。
在设计的掩模板版图上,根据预设间隙值d0和步骤S212中选择的辅助图案单元对所述区块的空白区域进行填充,所述有效图案密度和需填充辅助图案密度的对应关系可以使用表1中的数据。当预设间隙值确定,则在区块空白区域中填充辅助图案的精确位置即可确定,可以边填充边计算辅助图案单元与有效图案的距离,并适当调整辅助图案单元的尺寸;也可以先根据所述间隙值计算出辅助图案的填充区域,然后使用辅助图案单元在该填充区域中平铺排列。预设间隙值d0优选为0.2~0.3μm,该预设间隙值可以对运算量和对图案密度调整的精确度进行一个较好的折中;当然,用户还可以根据需要和经验对预设间隙值d0进行设定。
S214,获取辅助图案单元填充后该区块的图案密度。
获取区块图案密度的方式可以使用图案的面积除以所在区块的面积获得。所述图案面积为区块内有效图案和辅助图案中的图案面积之和。
S215,若该区块的图案密度大于预设密度(如55%),则从预设间隙值d0开始,按照预设步长p进行增加,使用增加后的间隙值d和所述辅助图案单元重新执行步骤S213;直到该区块的图案密度不大于预设密度,则确定当前间隙值d为最后真实填充的间隙值;所述图案密度为有效图案和辅助图案中的图案面积之和除以所在区块面积。在此过程中,所选择的辅助图案单元不发生变化。
若步骤S215初始时得到的该区块的图案密度小于预设密度,则表示预设间隙值偏大,需要对预设间隙值进行调整后,再重新执行步骤S213。
所述预设步长p优选为0.01μm~0.5μm,该预设步长值可以对运算量和对图案密度调整的精确度进行一个较好的折中。某个区块内进行辅助图案填充后的图案分布可以参见图7,其中斜线阴影区101为有效图案,与有效图案间隙为d的是辅助图案填充区102,其中辅助图案单元1020在辅助图案填充区102内进行平铺排列。辅助图案单元1020中的阴影部分表示有图案,空白部分表示没有图案,由此实现每种辅助图案单元1020拥有一定的辅助图案密度。
通过对间隙值d进行细微调整,可以使区块最后的图案密度尽可能接近预设密度值,由此实现在整个掩模板上图案密度趋于均匀一致。
优选的,在步骤S211之后还包括步骤S216:若某个区块的有效图案密度大于预设密度,则为该区块增加禁止填充标识(例如将该区块标红),结束对该区块的辅助图案填充。后续在为各区块选择辅助图案单元和调整d值时,会略过带有禁止填充标识的区块,减少运算量,提高辅助图案填充的效率;另外,用户也可以通过所述禁止填充标识直观的查看有效图案密度偏高的区域。
可选的,步骤S211~S216可以是对区块逐个进行辅助图案填充,也可以是对所有区块同时进行辅助图案填充。
下面通过一个具体的例子对步骤S211~S216进行详细解释(参见图8):
S221,计算所述区块的有效图案密度,如为35%;
S222,根据预置的有效图案密度和需填充辅助图案密度的对应关系,确定所述区块使用的辅助图案单元,由表1知应选辅助图案密度为5~15%的辅助图案单元;
S223,根据预设间隙值和所述辅助图案单元对所述区块的空白区域进行辅助图案填充,设d0为0.2μm;
S224,获取辅助图案单元填充后该区块的图案密度,设辅助图案填充后的密度变为70%;
所述图案密度为有效图案和辅助图案中的图案面积之和除以所在区块面积;
S225,将该区块的图案密度与预设密度(55%)进行比较;由于70%大于55%,因此执行S226:为间隙值d增加预设步长p(0.1μm),d的初始值为预设间隙值d0(0.2μm),使用增加后的间隙值d(0.2+0.1=0.3μm)和所述辅助图案单元重新执行步骤S223;
若重新执行S223~S225后,区块的图案密度还是大于55%,则S226中为d增加p,使用增加后的间隙值d(0.3+0.1=0.4μm)和所述辅助图案单元再次执行步骤S223,直到区块的图案密度不大于55%,则进行步骤S227:结束对当前区块的辅助图案填充,确定当前间隙值d为最后真实填充的间隙值。
若步骤S225初始时得到的该区块的图案密度小于预设密度,则表示预设间隙值偏大,需要对预设间隙值进行调整后,再重新执行步骤S223。
S30,使用所述间隙值和辅助图案密度对应的辅助图案单元填充各个区块中的空白区域。
所述辅助图案由至少一个辅助图案单元平铺排列形成。
本实施例的辅助图案填充方法,除了可以应用于金属层外,还同样适用于多晶硅层和有源区层。
根据区块的有效图案密度,为该区块选择相应密度的辅助图案单元,可以避免现有技术不论图案密度高低都使用同样的辅助图案进行辅助图案填充的缺陷,为图案密度高的区域填充低密度辅助图案单元或不填充辅助图案单元,使有效图案密度高的区块图案密度接近预设密度。由于间隙值d和辅助图案单元的尺寸是可以进行调整的,因此,对于因辅助图案和有效图案之间的距离固定、相邻有效图案之间距离等于辅助图案和有效图案之间的距离的2倍的情况,能够避免出现无法对所述相邻有效图案之间的空白区域进行辅助图案填充的问题,调整出在相邻有效图案之间进行辅助图案填充的d值。
本实施例的辅助图案填充方法,通过将掩模板设计版图划分为多个区块,根据每个区块原始图案的分布密度和特征确定需填充的辅助图案密度以及间隙值,以区块为单位调整掩模板上的图案密度,使掩模板的图案密度均匀;通过使用可变的间隙值d对每个区块的图案密度进行细微调节,使区块最后的图案密度尽可能接近预设密度值,由此使得整个掩模板上的图案密度均匀一致,最终实现使用该掩模板处理的晶片每一层中的沟槽和通孔刻蚀深度一致,在所述沟槽和通孔中填充金属铜并对该层进行CMP后,金属铜的分布均匀,CMP后中间膜层的上表面形貌起伏得到改善。
实施例二
本发明还提供了一种辅助图案填充装置,如图9所示,所述装置包括:
划分模块10,用于根据预置参数将制作芯片的掩模板设计版图划分为多个区块;
所述预置参数可以为区块尺寸或划分的区块数。
确定模块20,用于确定为每个区块填充的辅助图案密度和间隙值;所述间隙值为辅助图案与有效图案之间的间隔距离;
填充模块30,用于使用所述确定模块20确定的间隙值和辅助图案密度对应的辅助图案单元填充各个区块中的空白区域;所述辅助图案由至少一个辅助图案单元平铺形成。
所述确定模块20可以包括:
计算单元201,用于计算所述区块的有效图案密度;
图案确定单元202,用于根据预置的有效图案密度和需填充辅助图案密度的对应关系,确定所述区块使用的辅助图案单元;
填充单元203,用于根据预设间隙值和所述辅助图案单元对所述区块的空白区域进行辅助图案填充;
获取单元204,用于获取辅助图案单元填充后该区块的图案密度;所述图案密度为有效图案和辅助图案中的图案面积之和除以所在区块面积;
判断单元205,用于当该区块的图案密度大于预设密度时,从预设间隙值开始,按照预设步长进行增加,调用所述填充单元203使用增加后的间隙值和所述辅助图案重新执行辅助图案填充;直到该区块的图案密度不大于预设密度时,确定当前间隙值为最后真实填充的间隙值。所述预设间隙值优选为0.2~0.3μm,所述预设步长可以为0.01~0.5μm。
所述图案确定单元202还可以用于:若某个区块的有效图案密度大于预设密度,则为该区块增加禁止填充标识,并结束对该区块的辅助图案填充。
本实施例的辅助图案填充装置,通过将掩模板设计版图划分为多个区块,根据每个区块原始图案的分布密度和特征确定需填充的辅助图案密度以及间隙值,以区块为单位调整掩模板上的图案密度,使掩模板的图案密度均匀;通过使用可变的间隙值d对每个区块的图案密度进行细微调节,使区块最后的图案密度尽可能接近预设密度值,由此使得整个掩模板上的图案密度均匀一致,最终实现使用该掩模板处理的晶片每一层中的沟槽和通孔刻蚀深度一致,在所述沟槽和通孔中填充金属铜并对该层进行CMP后,金属铜的分布均匀,CMP中间膜层的上表面形貌起伏得到改善。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本发明的保护范围内。

Claims (12)

1.一种辅助图案填充方法,其特征在于,包括:
根据预置参数将制作芯片的掩模板设计版图划分为多个区块;
确定为每个区块填充的辅助图案密度和间隙值;所述间隙值为辅助图案与有效图案之间的间隔距离;
使用所述间隙值和辅助图案密度对应的辅助图案单元填充各个区块中的空白区域;所述辅助图案由至少一个辅助图案单元平铺排列形成。
2.如权利要求1所述的方法,其特征在于,所述确定为每个区块填充的辅助图案的密度和间隙值具体为:
计算所述区块的有效图案密度;
根据预置的有效图案密度和需填充辅助图案密度的对应关系,确定所述区块使用的辅助图案单元;
根据预设间隙值和所述辅助图案单元对所述区块的空白区域进行辅助图案填充;
获取辅助图案单元填充后该区块的图案密度;所述图案密度为有效图案和辅助图案中的图案面积之和除以所在区块面积;
若该区块的图案密度大于预设密度,则从预设间隙值开始,按照预设步长进行增加,使用增加后的间隙值和所述辅助图案单元重新执行所述辅助图案填充步骤;直到该区块的图案密度不大于预设密度,则确定当前间隙值为最后真实填充的间隙值。
3.如权利要求2所述的方法,其特征在于,若某个区块的有效图案密度大于预设密度,则为该区块增加禁止填充标识,并结束对该区块的辅助图案填充。
4.如权利要求1-3任一项所述的方法,其特征在于,所述预置参数为区块尺寸或划分的区块数。
5.如权利要求2或3所述的方法,其特征在于,所述预设间隙值为0.2~0.3μm。
6.如权利要求2或3所述的方法,其特征在于,所述预设步长为0.01~0.5μm。
7.一种辅助图案填充装置,其特征在于,所述装置包括:
划分模块,用于根据预置参数将制作芯片的掩模板设计版图划分为多个区块;
确定模块,用于确定为每个区块填充的辅助图案密度和间隙值;所述间隙值为辅助图案与有效图案之间的间隔距离;
填充模块,用于使用所述确定模块确定的间隙值和辅助图案密度对应的辅助图案单元填充各个区块中的空白区域;所述辅助图案由至少一个辅助图案单元平铺形成。
8.如权利要求7所述的装置,其特征在于,所述确定模块包括:
计算单元,用于计算所述区块的有效图案密度;
图案确定单元,用于根据预置的有效图案密度和需填充辅助图案密度的对应关系,确定所述区块使用的辅助图案单元;
填充单元,用于根据预设间隙值和所述辅助图案单元对所述区块的空白区域进行辅助图案填充;
获取单元,用于获取辅助图案单元填充后该区块的图案密度;所述图案密度为有效图案和辅助图案中的图案面积之和除以所在区块面积;
判断单元,用于当该区块的图案密度大于预设密度时,从预设间隙值开始,按照预设步长进行增加,调用所述填充单元使用增加后的间隙值和所述辅助图案重新执行所述辅助图案填充;直到该区块的图案密度不大于预设密度时,确定当前间隙值为最后真实填充的间隙值。
9.如权利要求8所述的装置,其特征在于,所述图案确定单元还用于:
若某个区块的有效图案密度大于预设密度,则为该区块增加禁止填充标识,并结束对该区块的辅助图案填充。
10.如权利要求7-9任一项所述的装置,其特征在于,所述预置参数为区块尺寸或划分的区块数。
11.如权利要求8或9所述的装置,其特征在于,所述预设间隙值为0.2~0.3μm。
12.如权利要求8或9所述的装置,其特征在于,所述预设步长为0.01~0.5μm。
CN2010100228876A 2010-01-13 2010-01-13 一种辅助图案填充方法和装置 Active CN102129169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100228876A CN102129169B (zh) 2010-01-13 2010-01-13 一种辅助图案填充方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100228876A CN102129169B (zh) 2010-01-13 2010-01-13 一种辅助图案填充方法和装置

Publications (2)

Publication Number Publication Date
CN102129169A true CN102129169A (zh) 2011-07-20
CN102129169B CN102129169B (zh) 2012-08-22

Family

ID=44267306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100228876A Active CN102129169B (zh) 2010-01-13 2010-01-13 一种辅助图案填充方法和装置

Country Status (1)

Country Link
CN (1) CN102129169B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094421A (zh) * 2016-07-22 2016-11-09 上海华力微电子有限公司 用于执行版图 opc 处理的方法
US9570433B2 (en) 2012-12-19 2017-02-14 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
CN107766674A (zh) * 2017-11-10 2018-03-06 算丰科技(北京)有限公司 一种解决soc布局中电压降的方法及装置
CN109711006A (zh) * 2018-12-11 2019-05-03 上海华力微电子有限公司 一种冗余图形添加方法
CN109891414A (zh) * 2019-01-28 2019-06-14 长江存储科技有限责任公司 用于设计虚设图案的系统和方法
CN110838156A (zh) * 2019-11-06 2020-02-25 京东方科技集团股份有限公司 一种金属掩膜板的绘图方法及装置
CN113761828A (zh) * 2021-09-03 2021-12-07 珠海市睿晶聚源科技有限公司 掩膜数据、掩膜数据的处理方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
US7235424B2 (en) * 2005-07-14 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for enhanced CMP planarization using surrounded dummy design
CN101571670A (zh) * 2009-04-21 2009-11-04 上海宏力半导体制造有限公司 用于扩大焦深参数工艺窗口的掩膜版、反掩膜版及其曝光方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570433B2 (en) 2012-12-19 2017-02-14 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
CN103985709B (zh) * 2012-12-19 2017-09-08 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法
CN106094421A (zh) * 2016-07-22 2016-11-09 上海华力微电子有限公司 用于执行版图 opc 处理的方法
CN106094421B (zh) * 2016-07-22 2019-10-25 上海华力微电子有限公司 用于执行版图opc处理的方法
CN107766674A (zh) * 2017-11-10 2018-03-06 算丰科技(北京)有限公司 一种解决soc布局中电压降的方法及装置
CN107766674B (zh) * 2017-11-10 2021-05-04 北京比特大陆科技有限公司 一种解决soc布局中电压降的方法及装置
CN109711006A (zh) * 2018-12-11 2019-05-03 上海华力微电子有限公司 一种冗余图形添加方法
CN109891414A (zh) * 2019-01-28 2019-06-14 长江存储科技有限责任公司 用于设计虚设图案的系统和方法
US10956648B2 (en) 2019-01-28 2021-03-23 Yangtze Memory Technologies Co., Ltd. Systems and methods for designing dummy patterns
CN110838156A (zh) * 2019-11-06 2020-02-25 京东方科技集团股份有限公司 一种金属掩膜板的绘图方法及装置
CN113761828A (zh) * 2021-09-03 2021-12-07 珠海市睿晶聚源科技有限公司 掩膜数据、掩膜数据的处理方法及系统

Also Published As

Publication number Publication date
CN102129169B (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
CN102129169B (zh) 一种辅助图案填充方法和装置
CN1187827C (zh) 用来降低全局图形密度效应的栅层填充方法
US7235424B2 (en) Method and apparatus for enhanced CMP planarization using surrounded dummy design
US5790417A (en) Method of automatic dummy layout generation
JP3479052B2 (ja) 半導体装置のダミー配置判定方法
US9570378B2 (en) Semiconductor device including dummy pattern
CN103902789A (zh) 一种冗余图形的填充方法
CN102427046B (zh) 一种电化学淀积结果确定方法
CN102117348A (zh) 一种用冗余金属填充实现版图密度均匀化的预处理方法
US6905967B1 (en) Method for improving planarity of shallow trench isolation using multiple simultaneous tiling systems
CN103441096B (zh) 一种冗余图形填充方法
JP2003140319A (ja) 半導体素子製造用マスク基板,及び,半導体素子の製造方法
US20070020880A1 (en) Method of fabricating a semiconductor device and a method of generating a mask pattern
KR20020080474A (ko) 집적 회로 내에 거의 평탄한 유전체막을 제조하는 방법
US7197737B1 (en) Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
US6613688B1 (en) Semiconductor device and process for generating an etch pattern
WO2020154862A1 (en) Systems and methods for designing dummy patterns
KR100264191B1 (ko) 하전 입자빔을 사용하는 패턴 드로잉 방법 및 장치
CN100550309C (zh) 制造半导体器件的方法以及电镀装置
CN107658314A (zh) 半导体器件及其制造方法
US10128233B2 (en) Semiconductor device and semiconductor device manufacturing method
Lang et al. Modeling and controlling layout dependent variations in semi-additive copper electrochemical plating
TW350119B (en) Manufacturing method and the structure of IC capacitors the invention relates to a manufacturing method and the structure of IC capacitors
US7157289B2 (en) Method for homogenizing the thickness of a coating on a patterned layer
Boning Pattern dependent characterization of copper interconnect

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation