CN102110674A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN102110674A
CN102110674A CN 201010624748 CN201010624748A CN102110674A CN 102110674 A CN102110674 A CN 102110674A CN 201010624748 CN201010624748 CN 201010624748 CN 201010624748 A CN201010624748 A CN 201010624748A CN 102110674 A CN102110674 A CN 102110674A
Authority
CN
China
Prior art keywords
substrate
metal level
electric
conductor
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010624748
Other languages
English (en)
Other versions
CN102110674B (zh
Inventor
钟启生
翁千禾
陈建成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 201010624748 priority Critical patent/CN102110674B/zh
Publication of CN102110674A publication Critical patent/CN102110674A/zh
Application granted granted Critical
Publication of CN102110674B publication Critical patent/CN102110674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种半导体封装件。半导体封装件包括基板、导电件、半导体组件、封装体以及金属层。基板具有周边表面、上表面与下表面，周边表面具有基板侧面。导电件在基板中，导电件具有导电件侧面，导电件侧面暴露并实质上齐平于基板侧面。半导体组件在基板的上表面上并与基板电性连接。封装体覆盖基板的上表面及半导体组件。封装体有外表面，外表面具有封装体侧面，封装体侧面与基板侧面实质上齐平。金属层在基板的周边表面与封装体的外表面上，金属层与导电件电性连接。金属层包括防电磁干扰金属层以及防锈金属层。防锈金属层覆盖防电磁干扰金属层。

Description

半导体封装件
技术领域
本发明是有关于一种半导体封装件，且特别是有关于一种可屏蔽电磁干扰的半导体封装件。
背景技术
典型的半导体组件设置在基板上，此半导体组件的效能可能会因外来的电磁干扰(EMI)而受到不利的影响。
而现代电子系统变得越来越小，电子系统内电子构件的密度越来越大。但同时，这些电子系统操作频率的增加亦造成高频电磁波干扰的发生。以往，解决电磁波干扰的方式经由在半导体封装件的外表面设置一金属罩子做为屏蔽电磁干扰的用途，用以使半导体封装件中的电子构件不受外来的电磁干扰影响，亦可避免半导体封装件中的电子构件产生的电磁干扰影响外部的电子构件。但金属罩子通常具有一定厚度，而使半导体封装件的体积变大。另外，要完全刚好使金属罩子包覆住封装体亦有其难度。因此，研发出一厚度较薄且可完全包覆封装体，并有良好的电磁防护效果的封装体实为业界一致努力的目标。
发明内容
本发明有关于一种半导体封装件，其利用涂布金属于半导体封装件的外部以屏蔽电磁干扰。
根据本发明的第一方面，提出一种半导体封装件。半导体封装件包括一基板、一导电件、一半导体组件、一封装体以及一金属层。基板具有多个周边表面、一上表面与一下表面，此些周边表面具有一基板侧面。导电件位于基板中，导电件具有一导电件侧面，导电件侧面暴露并实质上齐平于基板侧面上。半导体组件位于基板的上表面上并与基板电性连接。封装体覆盖于基板的上表面及半导体组件上。封装体具有多个外表面，此些外表面中具有一封装体侧面，封装体侧面与基板侧面实质上齐平。金属层位于基板的此些周边表面与封装体的此些外表面上，金属层与导电件电性连接。金属层包括一防电磁干扰金属层以及一防锈金属层。防锈金属层覆盖于防电磁干扰金属层上。
根据本发明的第二方面，提出一种半导体封装件。半导体封装件包括一基板、一导电件、一半导体组件、一封装体以及一金属层。基板具有多个周边表面、一上表面与一下表面。导电件位于基板中并暴露于基板的上表面，导电件邻近设置于基板的此些周边表面其中之一。半导体组件位于基板的上表面上并与基板电性连接。封装体覆盖于基板的上表面与半导体组件上并暴露出至少部分的导电件，封装体具有多个外表面。金属层位于封装体的此些外表面上并与导电件电性连接。金属层包括一防电磁干扰金属层以及一防锈金属层。防锈金属层覆盖于防电磁干扰金属层上。
根据本发明的第三方面，提出一种半导体封装件。半导体封装件包括一基板、一导电件、一半导体组件、一封装体以及一金属层。基板具有多个周边表面、一上表面、一下表面与一接地面。导电件位于基板中并与接地面电性连接。半导体组件位于基板的上表面上并与基板电性连接。封装体覆盖于基板的上表面与半导体组件上并暴露出至少部分的导电件。封装体具有多个外表面。金属层以溅镀的方式涂布于封装体的此些外表面上并与导电件电性连接。金属层包括一防电磁干扰金属层以及一防锈金属层。防电磁干扰金属层其材质为铜。防锈金属层其材质为不锈钢且覆盖于防电磁干扰金属层上。
为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示依据本发明的一实施例的半导体封装件的剖面图。
图1B绘示依据本发明的另一实施例的半导体封装件的剖面图。
图2A绘示依据本发明的再一实施例的半导体封装件的剖面图。
图2B绘示依据本发明的再另一实施例的半导体封装件的剖面图。
主要组件符号说明：
10、20：半导体封装件
100、600：基板
110a：基板侧面
120、620：上表面
130、630：下表面
200、700：导电件
200b、700b：贯孔
200c、700c：盲孔
210a：导电件侧面
210b、710b：导电件底面
210c、710c：导电件顶面
220b、220c：导电层
310、330、810、830：半导体组件
320、820：被动组件
331：焊线
400、900：封装件
410、910：外表面
410a：封装体侧面
500、1000：金属层
510、1010：防电磁干扰金属层
520、1020：防锈金属层
530、1030：内层金属层
610：周边表面
具体实施方式
请参照图1A，其绘示依据本发明的一实施例的半导体封装件的剖面图。半导体封装件10包括一基板100、一导电件200、半导体组件310与330、一封装体400以及一金属层500。基板100具有多个周边表面、一上表面120与一下表面130，其中此些周边表面具有一基板侧面110a。导电件200位于基板100中，导电件200具有一导电件侧面210a，导电件侧面210a暴露并实质上齐平于基板侧面110a上。半导体组件310与330位于基板100的上表面120上并与基板100电性连接。封装体400覆盖于基板100的上表面120及半导体组件310与330上。封装体400具有多个外表面410，此些外表面410中具有一封装体侧面410a，封装体侧面410a与基板侧面110a实质上齐平。金属层500位于基板100的周边表面与封装体400的外表面410上，金属层500与导电件200电性连接。导电件200例如与接地面(未绘示于图中)电性连接。金属层500具有防止电磁干扰的功能，以保护半导体封装件10中的半导体组件310与330。金属层500包括一防电磁干扰金属层510以及一防锈金属层520。防锈金属层520覆盖于防电磁干扰金属层510上。以下将详细说明半导体封装件10。
在本实施例中，半导体封装件10的基板100具有实质上为平面的多个周边侧面例如是基板侧面110a。基板侧面110a邻接于基板100的上表面120与下表面130，且位于上表面120与下表面130之间。基板100的周边侧面与基板100的上表面120及下表面130的交角实质上分别为直角。但基板100的方面并非限缩于如上所述。
在本实施例中，导电件200设置于基板100中且邻接于基板100的多个周边表面其中之一。导电件200可由金属、金属合金、散布有金属合金的结构或一适当的电性传导材料实现。导电件200例如可电性连接至基板100中的走线以提供导电件200与基板100的接地面电性连接的路径。导电件200具有导电件侧面210a，导电件侧面210a暴露于基板侧面110a上，以做为导电件200与金属层500电性连接的平面。导电件侧面210a实质上为平面且齐平于基板侧面上110a。此外，导电件200亦具有导电件底面210b与导电件顶面210c。导电件底面210b实质上与基板100的下表面130齐平，而导电件顶面210c实质上与基板100的上表面120齐平，但导电件200的方面并非限缩于此。导电件200可以一贯孔200b来实现。贯孔200b的俯视形状可例如为半圆，但并不限缩于此形状。导电件200的数量可依据设计的需求增多或减少，并非限缩于如图式中的数量。
在本实施例中，半导体封装件10例如更包括被动组件320。半导体组件310可例如为覆晶(flip chip)，安装于基板100的上表面120上。被动组件320例如是电阻、电容或电感，且被动组件320可以例如是以表面黏着技术安装于基板100上。半导体组件330可例如为芯片，其利用焊线331与基板100电性连接。本实施例并非用以限缩于二个半导体组件，半导体组件的数量可为更多或更少。
在本实施例中，封装体400的侧面轮廓实质上为矩形。封装体400具有多个外表面410，此些外表面中具有一封装体侧面410a，封装体侧面410a与基板侧面110a实质上齐平。封装体400覆盖于基板100的上表面120及半导体组件310与330与被动组件320上。封装体400可用以保护半导体组件310与330免于氧化或潮湿以延长半导体组件310与330的操作寿命，且封装体400可提供机械稳定性用以缓冲并吸收半导体组件310与330所承受的部分碰撞力。
在本实施例中，半导体封装件10包括金属层500。金属层500位于基板100的周边表面与封装体400的外表面410上。金属层500可以溅镀的方式涂布于基板100的周边表面与封装体400的外表面410上。在另一实施例中，金属层500亦可以电镀的方式涂布于基板100的周边表面与封装体400的外表面410上。金属层500的防电磁干扰金属层510可例如为铜，其厚度实质上可介于0.1微米到6微米之间。防电磁干扰金属层510可屏蔽从半导体封装件10外部来的电磁干扰，避免电磁干扰影响到半导体封装件310与330。亦可避免半导体封装件310与330产生的电磁干扰影响到邻近于半导体封装件10外的组件。另外，防锈金属层520例如为不锈钢，其厚度实质上可介于30纳米到500纳米之间。防锈金属层520包覆于防电磁干扰金属层510上可防止防电磁干扰金属层510生锈氧化，使半导体封装件10的整体更为美观。
在本实施例中，金属层500更可包括内层金属层530。防电磁干扰金属层510位于内层金属层530与防锈金属层520之间。内层金属层530位于封装体400与防电磁干扰金属层510之间。设置内层金属层530可进一步提升防电磁干扰金属层510与封装体400之间的接合强度。内层金属层510可例如为不锈钢，其厚度实质上可介于30纳米到300纳米之间。
请参照图1B，其绘示依据本发明的另一实施例的半导体封装件的剖面图。导电件200可以一盲孔200c来实现。盲孔200c暴露于基板100的下表面130。盲孔200c的底视形状可例如为圆形，但并不限缩于此形状。其余部分与上述实施例相似，因此不予赘述。
请参照图2A，其绘示依据本发明的再一实施例的半导体封装件的剖面图。半导体封装件20包括一基板600、一导电件700、半导体组件810与830、一封装体900以及一金属层1000。基板600具有多个周边表面610、一上表面620与一下表面630。导电件700贯穿基板600并暴露于基板600的上表面620与下表面630，导电件700邻近设置于基板600的此些周边表面610其中之一。半导体组件810与830位于基板600的上表面620上并与基板600电性连接。封装体900覆盖于基板600的上表面620与半导体组件810与830上，并暴露出至少部分的导电件700。封装体900具有多个外表面910。金属层1000位于封装体900的外表面910上并与导电件700电性连接。如此一来，金属层1000可例如经由导电件700与接地面(未绘示)电性连接，以保护半导体组件810与830不受电磁干扰。金属层1000包括一防电磁干扰金属层1010以及一防锈金属层1020。防锈金属层1020覆盖于防电磁干扰金属层1010上。以下将详细说明半导体封装件20。
在本实施例中，半导体封装件20的基板600与半导体封装件10的基板100类似，因此不予赘述。半导体封装件20的导电件700贯穿基板600并使导电件顶面710c与导电件底面710b分别暴露于基板600的上表面620与下表面630，导电件700邻近设置于基板600的周边表面610其中之一。导电件700可电性连接至基板600中的走线以提供导电件700电性连接至接地面的电性路径。导电件700可以一贯孔700b来实现。贯孔700b的俯视形状可例如为半圆，但并不限缩于此形状。
在本实施例中，半导体组件810与830与上述的半导体组件310与330类似，因此不予赘述。半导体封装件20亦可包含被动组件820。封装体900覆盖于基板600的上表面620与半导体组件810与830上并暴露出至少部分的导电件700，例如暴露出至少部分的导电件顶面710c。此暴露出至少部分的导电件顶面710c与金属层1000电性连接。封装体900的其它部分与封装体400相似，因此不予赘述。
在本实施例中，金属层1000位于封装体900的外表面910上并与导电件700电性连接。更进一步说明，金属层1000位于封装体900的外表面910上。所以当金属层1000在涂布于封装体900的外表面910以及基板600的部分上表面620时，亦会涂布于至少部分导电件顶面710c上。如此一来，金属层1000便可透过至少部分导电件顶面710c与导电件700电性连接。金属层1000可以溅镀的方式涂布于封装体900的外表面910与基板600的部分上表面620上。在另一实施例中，金属层1000可以电镀的方式涂布于封装体900的外表面910与基板600的部分上表面620上。金属层1000包括防电磁干扰金属层1010、防锈金属层1020及内层金属层1030。电磁干扰金属层1010、防锈金属层1020及内层金属层1030的说明与上述实施例的电磁干扰金属层510、防锈金属层520及内层金属层530类似，因此不予赘述。
此外，请参照图2B，其绘示依据本发明的再另一实施例的半导体封装件的剖面图。导电件700亦可不贯穿基板600，但是需要暴露出至少部分的导电件顶面710c与金属层1000电性连接，另外，导电件顶面710c与金属层1000除了如图2A与图2B所示直接电性连接以外，导电件顶面710c亦可透过其它导电材料与金属层1000电性连接。导电件200可以一盲孔700c来实现。盲孔700c暴露于基板600的上表面620。盲孔700c的俯视形状可例如为圆形，但并不限缩于此形状。其余部分与在图2A中所述的实施例相似，因此不予赘述。
在本实施例中，不仅半导体封装件20具有防止电磁干扰的功能，同时半导体封装件20可维持有漂亮无锈的外观，并使金属层1000与封装体900接合良好。
本实施例提供应用于半导体封装件的良好的金属层配置，使半导体封装件不仅可防止电磁干扰，而且透过涂布一层防锈金属层于屏蔽电磁干扰的金属之外，来防止用以屏蔽电磁干扰的金属的氧化，让半导体封装件的外观不会因为氧化的关系而影响其功能与美观。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (16)

1.一种半导体封装件，包括：
一基板，具有数个周边表面、一上表面与一下表面，该些周边表面具有一基板侧面；
一导电件，位于该基板中，该导电件具有一导电件侧面，该导电件侧面暴露并实质上齐平于该基板侧面上；
一半导体组件，位于该基板的该上表面上并与该基板电性连接；
一封装体，覆盖于该基板的该上表面及该半导体组件上，该封装体具有数个外表面，该些外表面中具有一封装体侧面，该封装体侧面与该基板侧面实质上齐平；以及
一金属层，以溅镀的方式涂布于该基板的该些周边表面与该封装体的该些外表面上，该金属层与该导电件电性连接，该金属层包括：
一防电磁干扰金属层；以及
一防锈金属层，覆盖于该防电磁干扰金属层上。
2.如权利要求1所述的半导体封装件，其中该金属层更包括一内层金属层，该防电磁干扰金属层位于该内层金属层与该防锈金属层之间。
3.如权利要求2所述的半导体封装件，其中该内层金属层的厚度实质上介于30纳米到300纳米之间。
4.如权利要求2所述的半导体封装件，其中该内层金属层的材质为不锈钢。
5.如权利要求1所述的半导体封装件，其中该防电磁干扰金属层的厚度实质上介于0.1微米到6微米之间。
6.如权利要求1所述的半导体封装件，其中该防锈金属层的厚度实质上介于30纳米到500纳米之间。
7.如权利要求1所述的半导体封装件，其中该防电磁干扰金属层与该防锈金属层的材质分别为铜与不锈钢。
8.一种半导体封装件，包括：
一基板，具有数个周边表面、一上表面与一下表面；
一导电件，位于该基板中并暴露于该基板的该上表面，该导电件邻近设置于该基板的该些周边表面其中之一；
一半导体组件，位于该基板的该上表面上并与该基板电性连接；
一封装体，覆盖于该基板的该上表面与该半导体组件上并暴露出至少部分的该导电件，该封装体具有数个外表面；以及
一金属层，以溅镀的方式涂布于该封装体的该些外表面上并与该导电件电性连接，该金属层包括：
一防电磁干扰金属层；以及
一防锈金属层，覆盖于该防电磁干扰金属层上。
9.如权利要求8所述的半导体封装件，其中该金属层更包括一内层金属层，该防电磁干扰金属层位于该内层金属层与该防锈金属层之间。
10.如权利要求9所述的半导体封装件，其中该内层金属层的厚度实质上介于30纳米到300纳米之间。
11.如权利要求9所述的半导体封装件，其中该内层金属层的材质为不锈钢。
12.如权利要求8所述的半导体封装件，其中该防电磁干扰金属层的厚度实质上介于0.1微米到6微米之间。
13.如权利要求8所述的半导体封装件，其中该防锈金属层的厚度实质上介于30纳米到500纳米之间。
14.如权利要求8所述的半导体封装件，其中该防电磁干扰金属层与该防锈金属层的材质分别为铜与不锈钢。
15.一种半导体封装件，包括：
一基板，具有数个周边表面、一上表面、一下表面与一接地面；
一导电件，位于该基板中并与该接地面电性连接；
一半导体组件，位于该基板的该上表面上并与该基板电性连接；
一封装体，覆盖于该基板的该上表面与该半导体组件上并暴露出至少部分的该导电件，该封装体具有数个外表面；以及
一金属层，以溅镀的方式涂布于该封装体的该些外表面上并与该导电件电性连接，该金属层包括：
一防电磁干扰金属层，其材质为铜；以及
一防锈金属层，其材质为不锈钢且覆盖于该防电磁干扰金属层上。
16.如权利要求15所述的半导体封装件，其中该金属层更包括一内层金属层，其材质为不锈钢，且该防电磁干扰金属层位于该内层金属层与该防锈金属层之间。
CN 201010624748 2010-12-31 2010-12-31 半导体封装件 Active CN102110674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010624748 CN102110674B (zh) 2010-12-31 2010-12-31 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010624748 CN102110674B (zh) 2010-12-31 2010-12-31 半导体封装件

Publications (2)

Publication Number Publication Date
CN102110674A true CN102110674A (zh) 2011-06-29
CN102110674B CN102110674B (zh) 2012-07-04

Family

ID=44174787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010624748 Active CN102110674B (zh) 2010-12-31 2010-12-31 半导体封装件

Country Status (1)

Country Link
CN (1) CN102110674B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050375A (zh) * 2011-10-14 2013-04-17 晟铭电子科技股份有限公司 屏蔽层制造方法
CN105552061A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635281A (zh) * 2008-07-21 2010-01-27 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法
CN101930969A (zh) * 2009-06-22 2010-12-29 日月光半导体制造股份有限公司 具有电磁干扰防护罩的半导体封装件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635281A (zh) * 2008-07-21 2010-01-27 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法
CN101930969A (zh) * 2009-06-22 2010-12-29 日月光半导体制造股份有限公司 具有电磁干扰防护罩的半导体封装件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050375A (zh) * 2011-10-14 2013-04-17 晟铭电子科技股份有限公司 屏蔽层制造方法
CN105552061A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装元件
CN105552061B (zh) * 2014-10-22 2018-07-20 日月光半导体制造股份有限公司 半导体封装元件
CN108807304A (zh) * 2014-10-22 2018-11-13 日月光半导体制造股份有限公司 半导体封装元件
CN108807304B (zh) * 2014-10-22 2021-02-12 日月光半导体制造股份有限公司 半导体封装元件

Also Published As

Publication number Publication date
CN102110674B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
US9236356B2 (en) Semiconductor package with grounding and shielding layers
US9984983B2 (en) Semiconductor packages with thermal-enhanced conformal shielding and related methods
US10306777B2 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
CN1909223B (zh) 具有铁氧体屏蔽结构的半导体封装
KR20120087753A (ko) 실드 프린트 배선판
JP2015518229A (ja) ディスクドライブのヘッドサスペンションのフレクシャ用接地形体
JP2013225643A (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
CN103378047B (zh) 封装载板
US11374306B2 (en) Electronic device comprising metal case having metal pad attached thereto
CN102110674B (zh) 半导体封装件
JP6683542B2 (ja) 電磁シールドを備えた半導体装置の製造方法
CN104517929A (zh) 封装载板
TWI606560B (zh) 封裝結構
US20220418089A1 (en) Module
US20110169165A1 (en) Semiconductor device
CN216626052U (zh) 麦克风结构、封装结构及电子设备
US9801282B2 (en) Package structure
TWI623486B (zh) 封裝結構
US10134668B2 (en) Package structure
CN101819957B (zh) 晶片封装结构及封装基板
CN115706068A (zh) Qfn封装结构及其制造方法
JP5629524B2 (ja) 半導体装置
JP2017069493A (ja) 配線基板及び配線基板の製造方法
CN108738230B (zh) 电路板结构及其制造方法
JP7439486B2 (ja) 配線基板および実装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant