CN102103888B - 用于相变存储器的电压控制电路 - Google Patents

用于相变存储器的电压控制电路 Download PDF

Info

Publication number
CN102103888B
CN102103888B CN201010600468.6A CN201010600468A CN102103888B CN 102103888 B CN102103888 B CN 102103888B CN 201010600468 A CN201010600468 A CN 201010600468A CN 102103888 B CN102103888 B CN 102103888B
Authority
CN
China
Prior art keywords
voltage
control circuit
phase transition
supply voltage
selectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010600468.6A
Other languages
English (en)
Other versions
CN102103888A (zh
Inventor
罗格·库彭斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102103888A publication Critical patent/CN102103888A/zh
Application granted granted Critical
Publication of CN102103888B publication Critical patent/CN102103888B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明涉及电压控制电路、半导体存储器件、以及控制相变存储器中的电压的方法，其中电压控制电路产生可以在逻辑电源电压以上的受控的电压。该电压可以限制相变存储器中的位线电压，在存储器单元以及在电路的编程电流部分中允许使用更小的晶体管。这获得了较小的存储器单元和模块。

Description

用于相变存储器的电压控制电路
技术领域
本发明涉及电压控制电路、半导体存储器件以及控制相变存储器的电压的方法。
背景技术
相变存储器是非挥发性存储器，并且可以看作是其缩放变得越来越困难的闪存的可能继承者。在相变存储器中，由某些硫族化物材料形成的电阻器用于存储数据。利用材料的相转变，对电阻器编程。因此，该存储器类型经常被称作相变存储器。
相变存储器的存储器单元可以包括开关或选择元件和电阻器。通过加热，可以使得电阻器的材料从结晶态变为非晶态，或反之。这可以通过使电流流过电阻器来实现。电阻器的材料可以包括锗、锑和碲的合金。用于相变存储器的通用名称是硫族化物随机存取存储器(CRAM)、相变存储器(PCM)、相变RAM(PRAM)、或欧凡尼克斯统一存储器(OvonyxUnified Memory，OUM)。开关元件可以是双极晶体管或二极管或金属氧化物半导体(MOS)晶体管。对于嵌入在互补MOS(CMOS)工艺中的应用，可以使用n型MOS晶体管(nMOST)作为开关或选择元件。
为了从低欧姆态(结晶态)向高欧姆态(非晶态)切换电阻器，将大到足以局部地熔化电阻器材料的电流流经电阻器，在快速冷却期间，熔化的材料变成非晶态，导致高欧姆电阻器。这种状态转变(statetransfer)可以称为“复位”操作。为了从高欧姆态向低欧姆态切换电阻器，将比材料相关的阈值电压更大的电压施加在高欧姆电阻器上，将其电阻态转换到低欧姆态，同时，需要一定的电流流动以加热材料使其结晶。然而，这种电流需要比上述的复位操作更低，以避免材料的熔化。该状态转变可以称为置位操作。为了读取相变存储器的存储器单元，可以将比置位操作的材料阈值电压更低的电压施加到电阻器上，并且可以检测或测量电流，以确定在单元中存储的是对应于低电阻器的第一二进制状态(例如“1”)，还是对应于高电阻器的第二二进制状态(例如“0”)。
在存储器模块的矩阵内维持这三种分立的条件(置位、复位、读取)，以及确保可以在低电压和短时间(例如几个纳秒或几十个纳秒)内仅对所选择的存储器单元执行所需的动作是挑战性的任务。
如果相变存储器单元需要大电流用于复位操作，则该大电流必须通过选择晶体管，在该晶体管上引起电压降。逻辑电源电压较低，并且在下一代的工艺中趋于减小。对于置位操作，必须在电阻器上供给比材料阈值更大的电压。该电压可能大于逻辑电源电压允许的最小值。为了避免选择晶体管影响存储器单元的尺寸，选择晶体管需要在最小的面积内具有最大的电流驱动能力，例如这可以通过具有最小栅长的薄氧化物晶体管来实现。在这种情形下，必须在所有的操作条件下限制存储器中的位线电压。并且，为了避免在电压控制器或调节器的编程电流路上的非常大的晶体管，薄栅氧化物晶体管再次是所期望的。
发明内容
本发明的目的是提供一种改进的相变存储器，该存储器允许使用小尺寸的晶体管以减小存储器单元的尺寸。
在本发明的第一方面中，提出了用于相变存储器的电压控制电路，包括：
-比较器装置(10)，用于在所述相变存储器的编程模式中将所述相变存储器的节点处的电压与参考电压相比较，并且产生将施加至选择元件(M13)的受控的输出电压，用于选择所述节点；以及
-开关装置(M10、M11、M12、M14)，用于在所述相变电路的读取模式中使所述受控的输出电压成为逻辑电源电压。
在本发明的另一方面中，提出了一种控制相变存储器中的电压的方法，包括：
-在所述相变存储器的编程模式中，将所述相变存储器的节点处的电压与参考电压相比较；
-基于比较结果，产生将施加至选择元件的受控的输出电压，用于选择所述节点；以及
-在所述相变电路的读取模式中，使所述受控的输出电压成为逻辑电源电压。
因而，在编程模式中，通过将该电压与参考电压相比较来控制电路中的节点处的电压。为了控制数值在逻辑电源电压以上，在更高的电源电压下进行控制。然而，在读取模式中，不需要该控制，并且可以利用单独的开关装置(例如其他晶体管)使该受控的电压成为逻辑电源电压。从而，可以限制选择元件(例如选择晶体管或控制晶体管)上的电压，使得选择元件可以实现为具有最小栅长的薄栅氧化物晶体管，或者具有较小空间需求的其他晶体管类型。
所提出的电压控制方法例如可以用于对相变存储器的位线电压箝位，使得存储器单元的选择晶体管以及在编程模式中传导编程电流的控制晶体管可以是薄氧化物器件。这提供了存储器模块可以保持较小的优点，同时箝位电压的可编程性可以增加存储器的产率和可靠性，因为该电压可以单独地适合于补偿相变阈值电压变化。
比较器装置可以与比逻辑电源电压更高的电源电压相连接。从而，可以控制逻辑电源电压以上的电压。
并且，比较器装置可以包括差分放大器。这种差分放大器可以采用仅仅四个晶体管来实现，使得空间需求可以保持较低。
开关装置可以包括用于将逻辑电源电压连接至节点的第一开关装置，以及用于将逻辑电源电压连接至选择元件的控制端子的第二开关装置。这些第一和第二开关装置可以响应于相变存储器的操作模式而受到控制，使得在读取模式中限制电压。
此外，开关装置可以包括第三开关装置，用于将比较器装置与电源电压断开。从而可以节省电力，因为在读取模式中不需要控制功能。
作为附加的选项，可以提供控制装置，用于将参考电压控制为比逻辑电源电压更高的数值。如上所述，这种可控的或可修整的参考电压可以用于有利地对箝位电压编程或控制。
受控的节点可以设置在相变存储器的位线上。
并且，开关装置可以包括厚氧化物晶体管，选择元件可以包括薄氧化物晶体管。
应当注意，电压控制电路可以设置成为相变存储器提供的单独的模块、芯片或芯片组，或者可以与相变存储器集成在单个芯片或芯片组中。
在从属权利要求中限定了本发明的优选实施例。应当理解，权利要求1的电压控制电路和权利要求12的方法具有类似和/或相同的优选实施例，如从属权利要求中限定的那样。
附图说明
通过以下的附图和实例进一步阐明本发明，但不希望附图和实例限制本发明的范围。本领域的技术人员将理解可以组合各种实施例。
参照下文描述的实施例将清楚和阐明本发明的这些和其它方面。在附图中
图1示出了按照矩阵组织的相变存储器单元的示意性电路图。
图2示出了根据本发明的实施例的位线电压控制电路。
图3A和3B示出了可以在实施例中实现的差分放大器电路的实例。
具体实施方式
图1示出了相变存储器矩阵的一部分的示意性电路图，具有四个单元PCM i，i；PCM i+1，i；PCM i+1，i+1；和PCM i，i+1。通过相应的选择晶体管M0至M3，可以控制各个电阻器Rc0至Rc3的状态，电阻器Rc0至Rc3的上端与位线bli和bli+1相连接，选择晶体管M0至M3的控制端子与各自的字线bli，bli+1相连接。
由于在复位模式中，所选择的单元需要传导显著的电流(例如在0.1mA至1mA之间)，选择晶体管(例如MOST)需要具有足够大的尺寸以限制其漏源电压降。然而，为了使存储器单元尺寸最小化，期望选择晶体管M0至M3可以实现为具有最小的栅长的薄氧化物MOST，或者其他小尺寸的晶体管。然而，这种晶体管仅仅可以承受有限的最大电压Vmax(达到一段时间)。
并且，所选择的位线上的所有未选择的单元在其选择晶体管的漏极和源极之间具有该位线电压。因而，该电压的水平也必须受限制。在置位模式中，需要将阈值电压以上的电压施加到处于高电阻器状态的所选择的电阻器上。由于现在所选择的选择晶体管上的电压降很小，位线需要该阈值电压以上的电压。逻辑电源电压(vdd)允许在一定的范围内变化，阈值电压也可以在所处理的晶片内以及在晶片之间变化。结果，所需的阈值电压可以比最小电源电压(对应于逻辑电源电压(vdd))大一些，但必须比最大电压Vmax更小。可选地，通过在极限值之间修整位线电压，以允许单独的芯片设置针对优化的操作，可以实现进一步的优化。
根据各种实施例，为了避免在相变存储器的电流路径上使用厚栅氧化物晶体管以及减小功耗(例如在读取模式中)，需要在读取模式中供给逻辑电源电压，这使得电流路径上的晶体管上的电压保持在最大电压Vmax以下，同时切断了经过相应的放大器的电流。由此，受控的电压可以用作列选择的数据输入驱动器和/或输出驱动器的电源电压，与所选择的单元是吸收或抽取小电流或是更大的电流无关地在编程模式中传输几乎恒定的位线电压至位线。由此，在存储器模块中对于每一个比特需要仅一个电路，甚至对于所有的比特需要仅一个电路，使得可以限制额外的芯片面积。
图2示出了位线电压控制电路的示意性电路图。此处，绘制有“厚栅”的晶体管符号表示可以承受更高电压的厚栅氧化物晶体管。
根据图2的实施例，受控的电压(例如位线电压)可以比逻辑电源电压更大(在“复位”阈值电压比逻辑电源电压大一些的情形下)。同时，矩阵的未选择的单元得到保护而不受过电压的作用(达到过多的时间)，在编程电流路径上没有使用厚栅氧化物晶体管。后者将很大，因为这些晶体管电流驱动能力有限。
图2的电压控制电路或电压箝位电路包括可以实现为差分放大器的比较器10，或者产生反映在反相输入端子和同相输入端子处的两个输入信号之间的差的输出信号out的任何其他的比较器装置。将位线电压vdbl提供给比较器10的反相输入端，同时将参考电压Vref提供给同相输入端。现代的逻辑工艺或技术可以处理至少两个不同的电源电压：正常的逻辑电源电压vdd(例如1.2V)或更高的所谓的输入/输出(IO)电源电压vdh(例如2.5V)。在图2的电路中，位线电压vdbl可以被比较器输出out控制为逻辑电源电压vdd以上的电压。因为将IO电源电压vdh提供给比较器10，所以这是可能的。
参考电压Vref可以在电路芯片上产生，或者在电路芯片外产生，并且在相应的电压发生器20中可以控制或修整为逻辑电源电压vdd以上的数值。在控制为逻辑电源电压vdd以上的数值的情形下，向参考电压发生器20提供IO电源电压vdh。
根据图2，读取信号r可以是IO电源电压vdh的水平(例如在电平移位器之后)，读取信号r和反转的读取信号rb分别提供给开关晶体管M10、M12和M14的控制端子，以在相变存储器的不同操作模式中控制电压控制电路的操作。
在编程模式中，读取信号r设置为低的二进制状态，使得比较器10将位线电压vdbl与参考电压Vref相比较，并且只要两个输入电压之间的差不为零就产生一个输出信号。将输出信号out提供给反馈薄氧化物晶体管M13的控制端子，这提高了位线电压vdbl，直到在利用反馈薄氧化物晶体管13产生的控制回路中已经达到稳定的状态。反馈薄氧化物晶体管M13的尺寸以及IO电源电压vdh的水平决定了从位线电压vdbl吸收或被位线电压vdbl抽取的电流水平，直到该电流水平，位线电压vdbl仍然大约等于参考电压Vref。结果，在编程模式中，反馈薄氧化物晶体管M13获得的所有电压均在电压差vdh-Vref以下。
在读取模式中，读取信号转换或切换为高的二进制状态，两个开关晶体管M10和M11切换为低欧姆态，反馈薄氧化物晶体管M13的控制端子和位线电压vdbl箝位或强制为逻辑电源电压vdd。此外，晶体管M12和M14转换为高欧姆态(断开)，使得比较器10从其电源电压切断。因而，通过两个晶体管M12和M14切断流经比较器10的电流，并且强制位线电压vdbl和比较器10输出信号out为逻辑电源电压vdd。应当注意，晶体管M10、M11、M12和M14可以是任何类型的开关元件，或者可以由读取信号r和rb分别控制的开关装置。考虑到空间需求，开关装置可以是任何类型的可控半导体开关元件。在读取模式中，薄氧化物晶体管M13获得的最大电压是差vdh-Vdd。这允许反馈薄氧化物晶体管M13(在编程模式中位于电流路径)为薄氧化物晶体管。
图3A和3B示出了可以用于实现图2中的比较器10的差分放大器电路的实例。
如果与比较器10相连接的图2中的两个开关晶体管(例如MOST)M12和M14之一适合于用作电流源，比较器10自身的差分放大器可以包括仅仅四个晶体管，如图3A和3B所示。
图3A示出了其中图2中的下方的p型晶体管M14用作电流源的电路结构。类似地，在图3B中，假定图2中的上方的n型晶体管M12用作电流源。因而，在图3A中，下方的两个n型晶体管MN0和MN1连接成电流镜电路，以平衡差分电路的上方的两个p型晶体管MP0和MP1的支路电流。在图3B中，上方的两个p型晶体管MP2和MP3连接成电流镜，以平衡流经两个n型晶体管MN2和MN3的差分电路的两个支路电流。
当然，也可以使用差分放大器或比较器电路的其他电路选项，以实现图2中的比较器10。图3A和3B所述的解决方案获得了小电路面积，从而实现了小空间需求。
然而，应当注意，上述实施例不是对位线电压控制电路进行限制。该原理可以用于对电路的任何类型的节点处的电压进行控制或箝位，以允许半导体元件处的电压和/或电流需求。上述实施例可以用于智能卡、微控制器或需要非挥发性存储器电路的任何其他类型的装置中的相变存储器。因而，这些实施例可以在后附权利要求的范围内变化。
总之，本发明涉及电压控制电路、半导体存储器件、以及控制相变存储器中的电压的方法，其中电压控制电路产生可以在逻辑电源电压以上的受控的电压。该电压可以限制相变存储器中的位线电压，在存储器单元以及在电路的编程电流部分中允许使用更小的晶体管。这获得了较小的存储器单元和模块。
尽管已经在附图和前述的说明书中详细说明和描述了本发明，但这样的说明和描述认为是说明性的或示例性的，而非限制性的，本发明不限于所公开的实施例。
本领域的技术人员在实现该要求保护的发明时，通过研究附图、公开内容和所附的权利要求，可以理解和实现所公开的实施例的其它变型。
在权利要求中，词语“包括”不排除其它元件或步骤，并且不定冠词“一个”不排除多个。单个的项目或单元可以满足权利要求中所述的几个项目的功能。重要的是，在彼此不同的从属权利要求中提及的某些措施并非表示不能采用这些措施的组合来获得优点。
计算机程序可以在合适的介质上存储/发布，如光学存储介质，或与其他硬件一起提供或作为其他硬件的一部分而提供的固态介质，也可以按照其他形式发布，如通过互联网或其他有线或无线通信系统。
权利要求中的任何参考标记不应理解为限制范围。

Claims (11)

1.一种用于相变存储器的电压控制电路，包括：
-比较器装置(10)，用于在所述相变存储器的编程模式中将所述相变存储器的节点处的电压与参考电压相比较，并且产生受控的输出电压以施加至第一选择元件（M13），用于选择所述节点；以及
-开关装置（M10、M11、M12、M14），用于在所述相变电路的读取模式中使所述受控的输出电压成为逻辑电源电压。
2.根据权利要求1所述的电压控制电路，其中所述比较器装置（10）与比所述逻辑电源电压更高的电源电压相连接。
3.根据权利要求1或2所述的电压控制电路，其中所述比较器装置包括差分放大器（10）。
4.根据权利要求1或2所述的电压控制电路，其中所述开关装置（M10、M11、M12、M14）包括用于将所述逻辑电源电压与所述节点相连接的第一开关装置（M10）、以及用于将所述逻辑电源电压与所述第一选择元件（M13）的控制端子相连接的第二开关装置（M11）。
5.根据权利要求4所述的电压控制电路，其中所述开关装置（M10、M11、M12、M14）包括用于将所述比较器装置（10）与电源电压断开的第三开关装置（M12、M14）。
6.根据权利要求1或2所述的电压控制电路，还包括用于将所述参考电压控制为比所述逻辑电源电压更高的数值的控制装置（20）。
7.根据权利要求1或2所述的电压控制电路，其中所述节点设置在所述相变存储器的位线上。
8.根据权利要求1或2所述的电压控制电路，其中所述开关装置（M10、M11、M12、M14）包括厚氧化物晶体管，所述第一选择元件（M13）包括薄氧化物晶体管。
9.一种半导体存储器件，包括：
-根据权利要求1的电压控制电路；以及
-多个相变可变电阻器，所述多个相变可变电阻器（Rc0–Rc3）中的每一个包括与多个位线之一相连接的第一端和与第二选择元件（M0–M3）相连接的第二端，其中所述第二选择元件具有与所述半导体存储器件的字线相连接的控制端子。
10.根据权利要求9所述的半导体存储器件，其中所述第二选择元件（M0–M3）是薄氧化物晶体管。
11.一种控制相变存储器的电压的方法，包括：
-在所述相变存储器的编程模式中，将所述相变存储器的节点处的电压与参考电压相比较；
-基于比较结果，产生将施加至选择元件的受控的输出电压，用于选择所述节点；以及
-在所述相变电路的读取模式中，使所述受控的输出电压成为逻辑电源电压。
CN201010600468.6A 2009-12-18 2010-12-17 用于相变存储器的电压控制电路 Expired - Fee Related CN102103888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09180010.2 2009-12-18
EP09180010.2A EP2337031B1 (en) 2009-12-18 2009-12-18 Voltage control circuit for phase change memory

Publications (2)

Publication Number Publication Date
CN102103888A CN102103888A (zh) 2011-06-22
CN102103888B true CN102103888B (zh) 2014-05-28

Family

ID=42139991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010600468.6A Expired - Fee Related CN102103888B (zh) 2009-12-18 2010-12-17 用于相变存储器的电压控制电路

Country Status (3)

Country Link
US (1) US8422281B2 (zh)
EP (1) EP2337031B1 (zh)
CN (1) CN102103888B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104252882B (zh) * 2013-06-28 2018-01-26 华邦电子股份有限公司 具有电源切换功能的非易失性存储器
KR102252643B1 (ko) * 2014-10-20 2021-05-17 삼성전자주식회사 시스템 온 칩의 전원 경로 제어기
KR101753366B1 (ko) 2014-10-29 2017-07-03 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480735A (zh) * 2002-09-03 2004-03-10 旺宏电子股份有限公司 低功率供应电压侦测电路
CN1567479A (zh) * 2003-06-20 2005-01-19 旺宏电子股份有限公司 高速非挥发性存储器装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
EP1826125B1 (en) * 2006-02-28 2009-10-07 Tetra Laval Holdings & Finance SA Folding assembly and method for producing a gable portion of a sealed package of a pourable food product
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100843144B1 (ko) 2006-12-20 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
JP4410272B2 (ja) 2007-05-11 2010-02-03 株式会社東芝 不揮発性メモリ装置及びそのデータ書き込み方法
WO2009122344A1 (en) 2008-04-04 2009-10-08 Nxp B.V. An electronic component, and a method of operating an electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480735A (zh) * 2002-09-03 2004-03-10 旺宏电子股份有限公司 低功率供应电压侦测电路
CN1567479A (zh) * 2003-06-20 2005-01-19 旺宏电子股份有限公司 高速非挥发性存储器装置

Also Published As

Publication number Publication date
EP2337031B1 (en) 2015-03-04
CN102103888A (zh) 2011-06-22
US8422281B2 (en) 2013-04-16
EP2337031A1 (en) 2011-06-22
US20110149644A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
US7929339B2 (en) Phase change memory device
US6928022B2 (en) Write driver circuit in phase change memory device and method for applying write current
US7692979B2 (en) Memory readout circuit and phase-change memory device
US8243504B2 (en) Phase change memory device with reference cell array
TWI460729B (zh) 以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體
KR101469831B1 (ko) 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법
EP3509065B1 (en) A device for switching between different reading modes of a non-volatile memory and method for reading a non-volatile memory
US7944739B2 (en) Phase change memory device with bit line discharge path
US8264872B2 (en) Column decoder for non-volatile memory devices, in particular of the phase-change type
US20100067289A1 (en) Semiconductor device
US7688622B2 (en) Phase change memory device with dummy cell array
CN102339645A (zh) 电熔丝存储器
US11189343B2 (en) Current-generator circuit
CN102103888B (zh) 用于相变存储器的电压控制电路
KR101201858B1 (ko) 반도체 메모리 장치
US8189373B2 (en) Phase change memory device using a multiple level write voltage
US8139427B2 (en) Nonvolatile memory device
CN213459059U (zh) 非易失性存储器设备和电压生成器电路
KR100905166B1 (ko) 상 변화 메모리 장치
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
KR20110001716A (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140528

Termination date: 20181217

CF01 Termination of patent right due to non-payment of annual fee