CN102096433A - 内部电压发生器 - Google Patents

内部电压发生器 Download PDF

Info

Publication number
CN102096433A
CN102096433A CN2010101889791A CN201010188979A CN102096433A CN 102096433 A CN102096433 A CN 102096433A CN 2010101889791 A CN2010101889791 A CN 2010101889791A CN 201010188979 A CN201010188979 A CN 201010188979A CN 102096433 A CN102096433 A CN 102096433A
Authority
CN
China
Prior art keywords
voltage
nmos pass
pass transistor
builtin
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101889791A
Other languages
English (en)
Other versions
CN102096433B (zh
Inventor
宋泽相
权大汉
李骏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102096433A publication Critical patent/CN102096433A/zh
Application granted granted Critical
Publication of CN102096433B publication Critical patent/CN102096433B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

一种内部电压发生器，包括：检测单元，被配置为与参考电压相比较地检测内部电压的电平；第一驱动单元，被配置为响应于检测单元的输出信号来对内部电压端子进行放电，经由该内部电压端子输出内部电压；电流检测单元，被配置为检测流经该第一驱动单元的放电电流；以及第二驱动单元，被配置为响应于电流检测单元的输出信号来对内部电压端子进行充电。

Description

内部电压发生器
相关申请的交叉引用
本申请要求2009年12月14日提交的韩国专利申请No.10-2009-0123978的优先权，该韩国专利申请通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及半导体器件，且更具体地，涉及半导体器件的内部电压发生器。
背景技术
随着半导体器件向高速操作、低功率消耗以及超精细度发展，工作电压也进一步降低。大多数半导体器件包括内部电压发生器，该内部电压发生器被配置为使用外部电源电压来生成内部电压，使得半导体器件为其自身供应用于内部电路的操作的各种电压。在设计这样的内部电压发生器时，主要问题为要将内部电压恒定地维持在所需电平。
图1为常规的内部电压发生器的电路图。
参照图1，内部电压发生器100包括被配置为产生与第一参考电压VREF_UP及第二参考电压VREF_DN相对应的内部电压VINT的第一内部电压驱动单元110及第二内部电压驱动单元120。第一参考电压VREF_UP及第二参考电压VREF_DN具有相等的电压电平，且对应于内部电压VINT的目标电压电平。
第一内部电压驱动单元110包括第一比较器112及上拉驱动器114。第一比较器112被配置为比较第一参考电压VREF_UP与内部电压VINT的反馈电压，且上拉驱动器114被配置为响应于从第一比较器112输出的第一驱动信号V1而受到驱动。第一比较器112被配置有电流镜类型的差动放大器，且上拉驱动器114被配置有PMOS晶体管，该PMOS晶体管耦接于电源电压(VDD)端子与内部电压(VINT)端子之间并且具有接收从第一比较器112输出的第一驱动信号V1的栅极。
第二内部电压驱动单元120包括第二比较器122及下拉驱动器124。第二比较器122被配置为比较第二参考电压VREF_DN与内部电压VINT的反馈电压，且下拉驱动器124被配置为响应于从第二比较器122输出的第二驱动信号V2而受到驱动。第二比较器122被配置有电流镜类型的差动放大器，且下拉驱动器124被配置有NMOS晶体管，该NMOS晶体管耦接于内部电压(VINT)端子与接地电压(VSS)端子之间且具有接收从第二比较器122输出的第二驱动信号V2的栅极。
当汇点电流(吸收电流，sink current)ISINK经由负载电路(未示出)流出时，内部电压发生器100使得第一内部电压驱动单元110能够将内部电压(VINT)端子上拉(亦即，充电)。另一方面，当输出电流ISOURCE自负载电路(未示出)流入时，内部电压发生器100使得第二内部电压驱动单元120能够将内部电压(VINT)端子下拉(亦即，放电)。也就是说，内部电压发生器100检测内部电压(VINT)端子的电压电平，且将目标电压维持在恒定电平。
然而，具有上文所描述的配置的内部电压发生器具有以下问题。
如上文所述，第一比较器112及第二比较器122被配置有差动放大器。在此差动放大器中，制造过程中的工艺变化(process variation)可能引起偏移误差。在此情况下，在上拉驱动器114与下拉驱动器124之间可形成直流路径，如图1的箭头P所指示。例如，当在内部电压必须维持在0.65V的情况下第一比较器112及第二比较器122中出现偏移误差时，第一内部电压驱动单元110的输出电压VOUT_UP可变为0.66V，且第二内部电压驱动单元120的输出电压VOUT_DN可变为0.64V。因此，直流路径P可形成为使得电流从第一内部电压驱动单元110的输出电压(VOUT_UP)端子流向第二内部电压驱动单元120的输出电压(VOUT_DN)端子。在此情况下，第一内部电压驱动单元110从电源电压(VDD)端子连续地输出充电电流，以便将内部电压发生器100的输出电压VINT调整为0.66V。另一方面，第二内部电压驱动单元120连续地将放电电流引至接地电压(VSS)端子，以便将内部电压发生器100的输出电压VINT调整为0.64V。因此，内部电压发生器100引起不必要的功率消耗。
为解决这些问题，将第二内部电压驱动单元120的第二参考电压VREF_DN设置为高于第一内部电压驱动单元110的第一参考电压VREF_UP。一般地，将第二参考电压VREF_DN设置为比第一参考电压VREF_UP高大约40mV。
在此情况下，不会形成直流路径P，但可能形成死区(dead-zone)。如图2中所示，死区是指内部电压发生器100的内部电压VINT随机分布于第一参考电压VREF_UP与第二参考电压VREF_DN之间的区域。具体而言，当负载电流ISOURCE或ISINK为0时，内部电压发生器100的内部电压VINT随机分布于死区内。
若形成了死区，则内部电压VINT不以所期望的电压电平为目标。因此，使用内部电压VINT的电路的速度及抖动(jitter)特性恶化，由此引起半导体器件的良率的降低。
发明内容
本发明的实施例针对在防止形成直流路径的同时防止形成死区的内部电压发生器。
根据本发明的实施例，内部电压发生器包括：检测单元，被配置为与参考电压相比较地检测内部电压的电平；第一驱动单元，被配置为响应于检测单元的输出信号来对内部电压端子进行放电，经由该内部电压端子输出内部电压；电流检测单元，被配置为检测流经第一驱动单元的放电电流；以及第二驱动单元，被配置为响应于该电流检测单元的输出信号而对该内部电压端子进行充电。
根据本发明的另一实施例，内部电压发生器包括：比较单元，被配置为比较与内部电压的目标电平相对应的参考电压和该内部电压的反馈电压；第一NMOS晶体管，耦接于接地电压端子与内部电压端子之间，具有接收该比较单元的输出信号的栅极，且被配置为对该内部电压端子进行放电；第二NMOS晶体管，耦接于接地电压端子与检测节点之间且具有接收该比较单元的输出信号的栅极；第一电流源，被配置为将第一电流输出至该检测节点；以及第三NMOS晶体管，耦接于该内部电压端子与电源电压端子之间，具有耦接至该检测节点的栅极，且被配置为对该内部电压端子进行充电。
根据本发明的又一实施例，内部电压发生器包括：比较单元，被配置为比较与内部电压的目标电平相对应的参考电压和该内部电压的反馈电压；第一NMOS晶体管，耦接于接地电压端子与内部电压端子之间，具有接收该比较单元的输出信号的栅极，且被配置为对该内部电压端子进行放电；第二NMOS晶体管，耦接于该接地电压端子与第一检测节点之间且具有接收该比较单元的输出信号的栅极；第一电流源，被配置为将第一电流输出至检测节点；第三NMOS晶体管，耦接于该接地电压端子与第二检测节点之间且具有耦接至第一检测节点的栅极；第二电流源，被配置为将第二电流输出至该第二检测节点；以及PMOS晶体管，耦接于电源电压端子与该内部电压端子之间，具有耦接至第二检测节点的栅极，且被配置为对该内部电压端子进行充电。
附图说明
图1为常规的内部电压发生器的电路图。
图2为图示根据图1的内部电压发生器中所生成的负载电流而进行的上拉/下拉驱动操作的时序图。
图3为根据本发明的第一实施例的内部电压发生器的电路图。
图4为说明根据图3的内部电压发生器中所生成的负载电流而进行的上拉/下拉驱动操作的时序图。
图5为根据本发明的第二实施例的内部电压发生器的电路图。
具体实施方式
下文参照附图更详细地描述本发明的示例性实施例。然而，本发明可以被实施为不同形式，且不应该被解释为限于此处所阐述的实施例。相反，提供这些实施例以使得本发明透彻完整，且使本领域技术人员全面地了解本发明的范围。在整个公开中，相同的参考数字在本发明的全部附图及实施例中指代相同的部分。
图3为根据本发明的第一实施例的内部电压发生器的电路图。
参照图3，内部电压发生器200包括比较单元210，该比较单元210被配置为比较参考电压VREF与反馈内部电压VINT。参考电压VREF对应于内部电压的目标电压电平。比较单元210被配置有电流镜类型的差动放大器。
内部电压发生器200进一步包括下拉驱动单元220，该下拉驱动单元220被配置为根据比较单元210的比较结果而受到驱动。下拉驱动单元220被配置有第一NMOS晶体管，该第一NMOS晶体管耦接于接地电压(VSS)端子与内部电压(VINT)端子之间，且具有接收从比较单元210输出的第一驱动信号V1G的栅极。在下文中，将该第一NMOS晶体管称为下拉NMOS晶体管220。当负载电流ISOURCE从负载电路流入时，下拉NMOS晶体管220响应于从比较单元210输出的第一驱动信号V1G而导通，使得内部电压(VINT)端子被下拉。
内部电压发生器200进一步包括电流检测单元230，该电流检测单元230被配置为检测流经下拉NMOS晶体管220的放电电流IPULL_DN，且基于检测结果来控制上拉驱动单元240的操作，稍后将描述该上拉驱动单元240的操作。
电流检测单元230被配置为对流经下拉NMOS晶体管220的放电电流IPULL_DN进行镜像(mirror)。电流检测单元230被配置有第二NMOS晶体管232，该第二NMOS晶体管232耦接于接地电压(VSS)端子与检测节点N1之间，且具有接收从比较单元210输出的第一驱动信号V1G的栅极。第二NMOS晶体管232具有比下拉NMOS晶体管220更低的阈值电压。随着从比较单元210输出的第一驱动信号V1G的电压电平逐渐减小，下拉NMOS晶体管220比第二NMOS晶体管232更早地关断，且第二NMOS晶体管232接着在预设时间段过去后关断。在第二NMOS晶体管232关断时，下拉NMOS晶体管220完全关断。
此外，电流检测单元230进一步包括第一电流源234，该第一电流源234被配置为将第一电流输出至第一检测节点N1。由第一电流源234输出的第一电流根据第二NMOS晶体管232是否被驱动来确定是否驱动上拉驱动单元240。
当下拉NMOS晶体管220完全关断(亦即，放电电流IPULL_DN为‘0’)时，电流检测单元230激活用于驱动上拉驱动单元240的第二驱动信号V2G。
电流检测单元230进一步包括上拉驱动单元240，该上拉驱动单元240被配置为由电流检测单元230输出的第二驱动信号V2G驱动。上拉驱动单元240被配置有第三NMOS晶体管，该第三NMOS晶体管耦接于电源电压(VDD)端子与内部电压(VINT)端子之间，且具有耦接至检测节点N1的栅极。第三NMOS晶体管将内部电压(VINT)端子上拉。在下文中，将该第三NMOS晶体管称为上拉NMOS晶体管240。当负载电流ISINK放电时，上拉NMOS晶体管240响应于从电流检测单元230输出的第二驱动信号V2G而导通，且将充电电流IPULL_UP供应给内部电压(VINT)电流。
下文参照图4详细地描述根据本发明的第一实施例的具有上文所描述的配置的内部电压发生器的操作。
为了便于说明，假定下拉NMOS晶体管220的阈值电压为0.5V，第二NMOS晶体管232的阈值电压为0.4V，以及内部电压VINT的目标电压电平为0.6V。此外，在以下描述中，作为实例，当作为比较结果内部电压VINT的电压电平维持0.6V的目标电压电平时，比较单元210将第一驱动信号V1G维持在0.45V。注意，此处描述的电压电平可以不同于实际实验值。
图4为说明根据图3的内部电压发生器中生成的负载电流而进行的上拉/下拉驱动操作的时序图。
参照图4，在负载电流ISOURCE流入的区段A中，比较单元210比较反馈的内部电压VINT的电压电平与参考电压VREF的电压电平，且检测到反馈的内部电压VINT的电压电平高于参考电压VREF的电压电平。例如，当负载电流ISOURCE流入时，内部电压VINT的电压电平从0.6V增加至0.61V。因此，比较单元210输出第一电压电平(例如，0.5V)的第一驱动信号V1G。
下拉NMOS晶体管220响应于从比较单元210输出的第一电压电平的第一驱动信号V1G而导通。
与负载电流ISOURCE相对应的放电电流IPULL_DN被下拉NMOS晶体管220引至接地电压(VSS)端子，且0.61V的内部电压VINT被逐渐调整为0.60V的参考电压VREF。
同时，电流检测单元230检测流经下拉NMOS晶体管220的放电电流IPULL_DN，且控制上拉NMOS晶体管240不导通。具体而言，响应于从比较单元210输出的第一电压电平(0.5V)的第一驱动信号V1G，第二NMOS晶体管232与下拉NMOS晶体管220一起导通。因为由第一电流源234输出的第一电流被引至接地电压(VSS)端子，所以第一检测节点N1的电压电平降低。因此，输出逻辑低电平的第二驱动信号V2G。
然后，当0.61V的内部电压VINT根据下拉NMOS晶体管220的下拉驱动操作而达到0.6V的参考电压VREF时，比较单元210将第一驱动信号V1G的电压电平维持在0.45V。因此，下拉NMOS晶体管220关断，使得下拉驱动操作停止。第二NMOS晶体管232被保持在导通状态，以使得由第一电流源234输出的第一电流被引至接地电压(VSS)端子。也就是说，比较单元210输出的第一驱动信号V1G的电压电平(例如，0.45V)的变动范围是从下拉NMOS晶体管220的阈值电压到第二NMOS晶体管232的阈值电压，使得下拉NMOS晶体管220和上拉NMOS晶体管240的驱动操作都停止。
接下来，在负载电流ISINK流出的区段B中，比较单元210检测到反馈的内部电压VINT低于参考电压VREF。例如，随着负载电流ISINK流出，内部电压VINT的电压电平从0.6V减小至0.59V。因此，比较单元210输出的第一驱动信号V1G的电压电平(例如，0.38V)低于第二NMOS晶体管232的阈值电压。
第二NMOS晶体管232关断，且根据由第一电流源234输出的第一电流将逻辑高电平的第二驱动信号V2G供给上拉NMOS晶体管240的栅极。
当逻辑高电平的第二驱动信号V2G被供给上拉NMOS晶体管240的栅极时，上拉NMOS晶体管240导通，且充电电流IPULL_UP被供给内部电压(VINT)端子。由于在上拉NMOS晶体管240被上拉时下拉NMOS晶体管220已完全关断，所以不会形成直流路径。
然后，当0.59V的内部电压VINT根据上拉NMOS晶体管240的上拉驱动操作达到0.6V的参考电压VREF时，比较单元210输出具有0.45V的电压电平的第一驱动信号V1G。因此，仅第二NMOS晶体管232导通，使得由第一电流源234输出的第一电流被引至接地电压(VSS)端子。第二驱动信号V2G转变为逻辑低电平，且上拉NMOS晶体管240关断。因此，上拉驱动操作停止。在此状态下，如上文所描述，比较单元210输出的第一驱动信号V1G的电压电平(例如，0.45V)的变动范围是从下拉NMOS晶体管220的阈值电压到第二NMOS晶体管232的阈值电压，使得下拉NMOS晶体管220和上拉NMOS晶体管240的驱动操作都停止。
图5为根据本发明的第二实施例的内部电压发生器的电路图。
与第一实施例相比，第二实施例的上拉驱动单元被配置有PMOS晶体管。在以下描述中，在第一实施例及第二实施例中使用相同的参考数字指代相同的部件，且使用不同的参考数字指代不同的部件。为便于说明，省略了对第二实施例的具有与第一实施例的部件相同配置的部件的描述。
参照图5，内部电压发生器400包括驱动控制单元410，该驱动控制单元410被配置为根据来自电流检测单元230的第二驱动信号V2G的逻辑电平来激活第三驱动信号V3G。驱动控制单元410包括第四NMOS晶体管412及第二电流源414。第四NMOS晶体管412耦接于接地电压(VSS)端子与第二检测节点N2之间，且具有耦接至电流检测单元230的第一检测节点N1的栅极。第二电流源414被配置为将第二电流输出至第二检测节点N2。由第二电流源414输出的第二电流根据第四NMOS晶体管412是否被驱动来确定是否驱动上拉PMOS晶体管420，稍后描述该上拉PMOS晶体管420。
仅在下拉NMOS晶体管220完全关断(亦即，作为电流检测单元230的检测结果，流经下拉NMOS晶体管220的放电电流IPULL_DN为0)时，驱动控制单元410激活用于驱动上拉PMOS晶体管420的第三驱动信号V3G。
内部电压发生器400进一步包括上拉PMOS晶体管420，该上拉PMOS晶体管420被配置为根据由驱动控制单元410输出的第三驱动信号V3G而受到驱动。上拉PMOS晶体管420耦接于电源电压(VDD)端子与内部电压(VINT)端子之间，具有耦接至第二检测节点N2的栅极，且被配置为对内部电压(VINT)端子进行充电。
下文参照图5详细地描述根据本发明的第二实施例的具有上文所描述的配置的内部电压发生器的操作。
为了便于说明，如同第一实施例，假定下拉NMOS晶体管220的阈值电压为0.5V，第二NMOS晶体管232的阈值电压为0.4V，且内部电压VINT的目标电压电平为0.6V。此外，在以下描述中，作为实例，当作为比较结果内部电压VINT的电压电平维持0.6V的目标电压电平时，比较单元210维持0.45V的第一驱动信号V1G。注意，此处描述的电压电平可以是不同的。
首先，下文描述负载电流ISOURCE流入的情况。
在此情况下，比较单元210比较反馈的内部电压VINT的电压电平与参考电压VREF的电压电平，且作为比较结果，检测到反馈的内部电压VINT的电压电平高于参考电压VREF的电压电平。例如，随着负载电流ISOURCE流入，内部电压VINT的电压电平从0.6V增加至0.61V。因此，比较单元210输出第一电压电平(例如，0.5V)的第一驱动信号V1G。
下拉NMOS晶体管220响应于从比较单元210输出的第一电压电平的第一驱动信号V1G而导通。
与负载电流ISOURCE相对应的放电电流IPULL_DN被下拉晶体管220引至接地电压(VSS)端子。因此，0.61V的内部电压VINT逐渐被调整为0.60V的参考电压VREF。
电流检测单元230检测流经下拉NMOS晶体管220的放电电流IPULL_DN，且输出逻辑低电平的第二驱动信号V2G。具体而言，响应于从比较单元210输出的第一电压电平(0.5V)的第一驱动信号V1G，第二NMOS晶体管232与下拉NMOS晶体管220一起导通。因为由第一电流源234输出的第一电流被引至接地电压(VSS)端子，所以第一检测节点N1的电压电平降低。因此，输出逻辑低电平的第二驱动信号V2G。
然后，驱动控制单元410接收从电流检测单元230输出的逻辑低电平的第二驱动信号V2G，且将逻辑高电平的第三驱动信号V3G输出给上拉PMOS晶体管420。换句话说，第四NMOS晶体管412响应于从电流检测单元230输出的逻辑低电平的第二驱动信号V2G而关断。逻辑高电平的第三驱动信号V3G通过由第二电流源414输出的第二电流被供给上拉PMOS晶体管420的栅极。
上拉PMOS晶体管420根据由驱动控制单元410输出的逻辑高电平的第三驱动信号V3G而保持关断。
因此，在下拉NMOS晶体管220将内部电压(VINT)端子下拉的同时，上拉PMOS晶体管420不执行上拉驱动操作。
当0.61V的内部电压VINT根据下拉NMOS晶体管220的下拉驱动操作而达到0.6V的参考电压VREF时，比较单元210将第一驱动信号V1G的电压电平维持在0.45V。因此，下拉NMOS晶体管220关断，以使得下拉驱动操作停止。第二NMOS晶体管232保持导通，以使得由第一电流源234输出的第一电流被引至接地电压(VSS)端子。也就是说，比较单元210输出的第一驱动信号V1G的电压电平(例如，0.45V)的变动范围是从下拉NMOS晶体管220的阈值电压到第二NMOS晶体管232的阈值电压，使得下拉NMOS晶体管220和上拉PMOS晶体管420的驱动操作都停止。
接下来，描述负载电流ISINK流出的状况。
在此情况下，比较单元210检测到反馈的内部电压VINT低于参考电压VREF。例如，随着负载电流ISINK流出，内部电压VINT的电压电平从0.6V减小至0.59V。因此，比较单元210输出的第一驱动信号V1G的电压电平(例如，0.38V)低于第二NMOS晶体管232的阈值电压。
第二NMOS晶体管232关断，且逻辑高电平的第二驱动信号V2G通过由第一电流源234输出的第一电流被供给第四NMOS晶体管412的栅极。
在逻辑高电平的第二驱动信号V2G被供给第四NMOS晶体管412的栅极时，由第二电流源414输出的第二电流流入至接地电压(VSS)端子。因此，逻辑低电平的第三驱动信号V3G被供给上拉PMOS晶体管420的栅极。
因此，上拉PMOS晶体管420导通以对内部电压(VINT)端子进行充电。因为在上拉PMOS晶体管420被上拉时下拉NMOS晶体管220已完全关断，所以不会形成直流路径。
然后，当0.59V的内部电压VINT由于上拉PMOS晶体管420的上拉驱动操作而达到0.6V的参考电压VREF时，比较单元210输出具有0.45V的电压电平的第一驱动信号V1G。因此，仅第二NMOS晶体管232导通，使得由第一电流源234输出的第一电流流入接地电压(VSS)端子。第二驱动信号V2G转变为逻辑低电平，且第四NMOS晶体管412关断。因此，逻辑高电平的第三驱动信号V3G通过由第二电流源414输出的第二电流被供给上拉PMOS晶体管420的栅极。上拉PMOS晶体管420响应于被供给的逻辑高电平的第三驱动信号V3G而关断。因此，上拉驱动操作停止。在此状态下，如上文所描述，下拉NMOS晶体管220及上拉PMOS晶体管420的驱动操作皆停止。
根据本发明的示例性实施例，使用单个比较单元来分别驱动下拉驱动单元及上拉驱动单元。因此，在防止由偏移误差引起的直流路径形成的同时，死区被最小化，由此将内部电压VINT维持在恒定电压电平。因此，最小化了不必要的功率消耗。
此外，内部电压以目标电压电平为目标，而不存在死区。因此，内部电压维持在恒定电压电平，而与负载电流无关。因此，内部电压发生器的操作可靠性得以改进。
虽然已针对具体实施例描述了本发明，但本领域技术人员应当清楚，可在不脱离由所附权利要求限定的本发明的精神及范围的情况下进行各种改变及修改。
尽管描述了根据本发明的示例性实施例的内部电压发生器根据下拉驱动单元是否被驱动来确定是否驱动上拉驱动单元，但本发明不限于此。例如，内部电压发生器可被配置为根据上拉驱动单元是否被驱动来确定是否驱动下拉驱动单元。

Claims (14)

1.一种内部电压发生器，包括：
检测单元，被配置为与参考电压相比较地检测内部电压的电平；
第一驱动单元，被配置为响应于所述检测单元的输出信号来对内部电压端子进行放电，经由所述内部电压端子输出所述内部电压；
电流检测单元，被配置为检测流经所述第一驱动单元的放电电流；以及
第二驱动单元，被配置为响应于所述电流检测单元的输出信号来对所述内部电压端子进行充电。
2.如权利要求1所述的内部电压发生器，其中，所述检测单元包括比较单元，所述比较单元被配置为比较与所述内部电压的目标电平相对应的所述参考电压和所述内部电压的反馈电压。
3.如权利要求1所述的内部电压发生器，其中，所述电流检测单元被配置为对流经所述第一驱动单元的所述放电电流进行镜像并且控制所述第二驱动单元。
4.如权利要求3所述的内部电压发生器，其中，所述电流检测单元被配置为根据流经所述第一驱动单元的所述放电电流来调整所述电流检测单元的所述输出信号的电压电平。
5.如权利要求2所述的内部电压发生器，其中，所述第一驱动单元包括：
第一NMOS晶体管，耦接于接地电压端子与所述内部电压端子之间，并且具有接收所述比较单元的输出信号的栅极。
6.如权利要求5所述的内部电压发生器，其中，所述电流检测单元包括：
第二NMOS晶体管，耦接于所述接地电压端子与检测节点之间，且具有接收所述比较单元的输出信号的栅极；以及
第一电流源，被配置为将第一电流输出至所述检测节点。
7.如权利要求6所述的内部电压发生器，其中，所述第二NMOS晶体管的阈值电压低于所述第一NMOS晶体管的阈值电压。
8.如权利要求5所述的内部电压发生器，其中，所述电流检测单元包括：
第二NMOS晶体管，耦接于所述接地电压端子与第一检测节点之间，且具有接收所述比较单元的输出信号的栅极；
第一电流源，被配置为将第一电流输出至所述第一检测节点；
第三NMOS晶体管，耦接于所述接地电压端子与第二检测节点之间，且具有耦接至所述第一检测节点的栅极；以及
第二电流源，被配置为将第二电流输出至所述第二检测节点。
9.如权利要求8所述的内部电压发生器，其中，所述第二NMOS晶体管的阈值电压低于所述第一NMOS晶体管的阈值电压。
10.如权利要求1所述的内部电压发生器，其中，所述第二驱动单元被配置为响应于由所述电流检测单元检测到流经所述第一驱动单元的零放电电流来对所述内部电压端子进行充电。
11.一种内部电压发生器，包括：
比较单元，被配置为比较与内部电压的目标电平相对应的参考电压和所述内部电压的反馈电压；
第一NMOS晶体管，耦接于接地电压端子与内部电压端子之间，具有接收所述比较单元的输出信号的栅极，且被配置为对所述内部电压端子进行放电；
第二NMOS晶体管，耦接于所述接地电压端子与检测节点之间，且具有接收所述比较单元的所述输出信号的栅极；
第一电流源，被配置为将第一电流输出至所述检测节点；以及
第三NMOS晶体管，耦接于所述内部电压端子与电源电压端子之间，具有耦接至所述检测节点的栅极，且被配置为对所述内部电压端子进行充电。
12.如权利要求11所述的内部电压发生器，其中，所述第二NMOS晶体管的阈值电压低于所述第一NMOS晶体管的阈值电压。
13.一种内部电压发生器，包括：
比较单元，被配置为比较与内部电压的目标电平相对应的参考电压和所述内部电压的反馈电压；
第一NMOS晶体管，耦接于接地电压端子与内部电压端子之间，具有接收所述比较单元的输出信号的栅极，且被配置为对所述内部电压端子进行放电；
第二NMOS晶体管，耦接于所述接地电压端子与第一检测节点之间，且具有接收所述比较单元的所述输出信号的栅极；
第一电流源，被配置为将第一电流输出至所述检测节点；
第三NMOS晶体管，耦接于所述接地电压端子与第二检测节点之间，且具有耦接至所述第一检测节点的栅极；
第二电流源，被配置为将第二电流输出至所述第二检测节点；以及
PMOS晶体管，耦接于电源电压端子与所述内部电压端子之间，具有耦接至所述第二检测节点的栅极，且被配置为对所述内部电压端子进行充电。
14.如权利要求13所述的内部电压发生器，其中，所述第二NMOS晶体管的阈值电压低于所述第一NMOS晶体管的阈值电压。
CN201010188979.1A 2009-12-14 2010-05-25 内部电压发生器 Expired - Fee Related CN102096433B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090123978A KR101094383B1 (ko) 2009-12-14 2009-12-14 내부전압 발생기
KR10-2009-0123978 2009-12-14

Publications (2)

Publication Number Publication Date
CN102096433A true CN102096433A (zh) 2011-06-15
CN102096433B CN102096433B (zh) 2014-10-22

Family

ID=44129557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010188979.1A Expired - Fee Related CN102096433B (zh) 2009-12-14 2010-05-25 内部电压发生器

Country Status (5)

Country Link
US (1) US8314651B2 (zh)
JP (1) JP2011123861A (zh)
KR (1) KR101094383B1 (zh)
CN (1) CN102096433B (zh)
TW (1) TWI472895B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104515613A (zh) * 2013-09-30 2015-04-15 爱思开海力士有限公司 温度传感器
CN106601295A (zh) * 2015-10-20 2017-04-26 爱思开海力士有限公司 半导体器件和半导体系统
CN110190737A (zh) * 2018-02-23 2019-08-30 瑞萨电子株式会社 半导体器件、半导体系统和控制系统
CN111740727A (zh) * 2020-07-14 2020-10-02 苏州赛芯电子科技有限公司 Mos驱动电路和集成电路芯片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9274536B2 (en) * 2012-03-16 2016-03-01 Intel Corporation Low-impedance reference voltage generator
JP2014142698A (ja) * 2013-01-22 2014-08-07 Asahi Kasei Electronics Co Ltd レギュレータ
TWI499883B (zh) * 2014-03-13 2015-09-11 Himax Tech Ltd 電壓緩衝器
US9323261B2 (en) 2014-08-12 2016-04-26 Winbond Electronics Corp. Internal voltage generating apparatus
KR102576765B1 (ko) * 2016-11-28 2023-09-11 에스케이하이닉스 주식회사 내부전압생성회로
KR101937268B1 (ko) * 2017-10-11 2019-04-09 현대오트론 주식회사 실시간 기울기 제어 장치 및 그것의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142958B1 (ko) * 1995-02-23 1998-08-17 김광호 내부전원전압 발생회로
JP2000347755A (ja) * 1999-06-09 2000-12-15 Mitsubishi Electric Corp 半導体装置
JP2004288190A (ja) * 2003-03-20 2004-10-14 Samsung Electronics Co Ltd 内部電圧発生回路
CN1637946A (zh) * 2003-12-30 2005-07-13 海力士半导体有限公司 半导体存储装置内的内电压产生电路
US20070069808A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage generator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123849B1 (ko) * 1994-04-08 1997-11-25 문정환 반도체 디바이스의 내부 전압발생기
JP3120795B2 (ja) * 1998-11-06 2000-12-25 日本電気株式会社 内部電圧発生回路
JP2004070813A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体集積回路
JP2005107948A (ja) * 2003-09-30 2005-04-21 Seiko Instruments Inc ボルテージ・レギュレータ
KR100753080B1 (ko) * 2005-09-29 2007-08-31 주식회사 하이닉스반도체 내부전원 생성장치
US7679418B2 (en) * 2007-04-27 2010-03-16 Mosaid Technologies Incorporated Voltage level shifter and buffer using same
US7894220B2 (en) * 2008-03-27 2011-02-22 Elite Semiconductor Memory Technology Inc. Voltage generating circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142958B1 (ko) * 1995-02-23 1998-08-17 김광호 내부전원전압 발생회로
JP2000347755A (ja) * 1999-06-09 2000-12-15 Mitsubishi Electric Corp 半導体装置
JP2004288190A (ja) * 2003-03-20 2004-10-14 Samsung Electronics Co Ltd 内部電圧発生回路
CN1637946A (zh) * 2003-12-30 2005-07-13 海力士半导体有限公司 半导体存储装置内的内电压产生电路
US20070069808A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage generator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104515613A (zh) * 2013-09-30 2015-04-15 爱思开海力士有限公司 温度传感器
CN104515613B (zh) * 2013-09-30 2018-11-02 爱思开海力士有限公司 温度传感器
CN106601295A (zh) * 2015-10-20 2017-04-26 爱思开海力士有限公司 半导体器件和半导体系统
CN106601295B (zh) * 2015-10-20 2020-12-08 爱思开海力士有限公司 半导体器件和半导体系统
CN110190737A (zh) * 2018-02-23 2019-08-30 瑞萨电子株式会社 半导体器件、半导体系统和控制系统
CN110190737B (zh) * 2018-02-23 2024-05-07 瑞萨电子株式会社 半导体器件、半导体系统和控制系统
CN111740727A (zh) * 2020-07-14 2020-10-02 苏州赛芯电子科技有限公司 Mos驱动电路和集成电路芯片
CN111740727B (zh) * 2020-07-14 2024-04-09 苏州赛芯电子科技股份有限公司 Mos驱动电路和集成电路芯片

Also Published As

Publication number Publication date
CN102096433B (zh) 2014-10-22
KR101094383B1 (ko) 2011-12-15
TWI472895B (zh) 2015-02-11
US20110140768A1 (en) 2011-06-16
US8314651B2 (en) 2012-11-20
TW201120607A (en) 2011-06-16
JP2011123861A (ja) 2011-06-23
KR20110067400A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
CN102096433B (zh) 内部电压发生器
US7307469B2 (en) Step-down power supply
US7626792B2 (en) Power supply control apparatus including highly-reliable overcurrent detecting circuit
US7443230B2 (en) Charge pump circuit
JP2012191745A (ja) 電源回路システム
US7579821B2 (en) Voltage generator
US20210149426A1 (en) On-chip active ldo regulator with wake-up time improvement
US10938381B1 (en) Area efficient slew-rate controlled driver
US7012461B1 (en) Stabilization component for a substrate potential regulation circuit
US10018680B2 (en) Semiconductor device, battery monitoring system, and method for activating semiconductor device
US7135898B2 (en) Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction
US20150188436A1 (en) Semiconductor Device
KR101492717B1 (ko) 전압 생성 회로
US8044647B2 (en) Voltage down converter
US6936998B2 (en) Power glitch free internal voltage generation circuit
US7619864B1 (en) Regulator short-circuit protection circuit and method
US20140028276A1 (en) Internal voltage generator having immunity to ground bouncing
US8917137B2 (en) Power supply circuit
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
US8803557B2 (en) Comparator circuit and signal comparison method
US8106689B2 (en) Circuit for generating power-up signal of semiconductor memory apparatus
US20060087366A1 (en) Semiconductor integrated circuit which generates different voltages based on an external power supply voltage and a generating method of the different voltages
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
KR102521572B1 (ko) 정전기 방전 회로 및 정전기 방전 제어 시스템
US20150091541A1 (en) Internal voltage generation circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141022

Termination date: 20160525