JP2014142698A - レギュレータ - Google Patents

レギュレータ Download PDF

Info

Publication number
JP2014142698A
JP2014142698A JP2013009348A JP2013009348A JP2014142698A JP 2014142698 A JP2014142698 A JP 2014142698A JP 2013009348 A JP2013009348 A JP 2013009348A JP 2013009348 A JP2013009348 A JP 2013009348A JP 2014142698 A JP2014142698 A JP 2014142698A
Authority
JP
Japan
Prior art keywords
voltage
current
output transistor
regulator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013009348A
Other languages
English (en)
Inventor
Saiensu Nakano
宰延州 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2013009348A priority Critical patent/JP2014142698A/ja
Publication of JP2014142698A publication Critical patent/JP2014142698A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】通常動作から過電流防止動作に切り替わるときの出力トランジスタに流れる電流の変動幅を小さくするレギュレータ。
【解決手段】レギュレータであって、入力電圧を予め定められた出力電圧に変換する出力トランジスタと、出力トランジスタに流れる電流に応じた第1の電流を生成する第1の電流源と、第1の電流を第1の電圧に変換する第1の電流電圧変換部と、第1の電流電圧変換部の抵抗値に応じた第2の電圧を生成する電圧生成部と、第1の電圧と第2の電圧との差に応じて、出力トランジスタをオンオフする制御部と、を備えたことを特徴とするレギュレータを提供する。
【選択図】図2

Description

本発明は、レギュレータに関する。特に本発明は、出力トランジスタから出力端子に接続された負荷に流れる電流が過電流とならないように、出力トランジスタに流れる電流が予め定められた電流値になったときに、出力トランジスタをオフするレギュレータに関する。より詳細には、出力トランジスタをオフにするときの予め定められた電流値の変動幅が小さなレギュレータに関する。
特許文献1に、出力トランジスタに流れる電流が予め定められた電流値になったときに、出力トランジスタをオフするレギュレータが開示されている。図1を参照して、特許文献1に示された主要な部分を概略的に説明する。
図1は、従来のレギュレータ100の一例を示す。図1のレギュレータ100は、入力電圧Vinを安定した出力電圧Voutに変換して、負荷を駆動する。レギュレータ100は、Voutを分圧する抵抗R1、R2と、分圧電圧と基準電圧Vrefとの差を増幅する差動増幅器AMPと、AMPの出力に応じて抵抗値が変わる出力トランジスタP1で構成される。
Vrefは、所望の出力電圧に応じた基準電圧であり、P1は可変抵抗として働き、Vout=Vref×(R1+R2)/R2となるような抵抗値となる。
従来のレギュレータ100は、負荷が重くなったとき(例えば負荷に含まれる抵抗成分が小さくなって負荷の電流消費が大きくなったとき)に、負荷に過電流が流れないようにP1をオフする過電流防止機能を持つ。過電流防止機能は、P1に流れる電流に応じた電流を生成する電流源I1と、抵抗素子で構成されI1に流れる電流を電圧Vin−VAに変換する電流電圧変換部IV1と、IV1が変換した電圧Vin−VAに応じてオンオフするスイッチ部P2で実現される。
負荷が重くない通常動作時は、P1に流れる電流は小さく、I1に流れる電流も小さい。そのため、IV1に流れる電流も小さく、Vin−VAも小さな電圧となる。Vin−VAは、P2の閾値電圧Vthよりも小さいため、P2はオフする。
負荷が重たくなると、P1に流れる電流が大きくなり、I1に流れる電流も大きくなる。I1に流れる電流が大きくなると、IV1に流れる電流も大きくなり、Vin−VAは大きな電圧となる。Vin−VAがVthよりも大きくなると、P2がオンしてP1のゲートソース間電圧は0となる。そして、P1はオフする。このようにして、P1をオフすることで、負荷に過電流が流れることを防止できる。
[特許文献1] 特開2003−67062号公報
しかしながら、従来のレギュレータ100は、通常動作から過電流防止動作に切り替わるときの出力トランジスタP1に流れる電流の変動幅が大きくなるという問題があった。すなわち、IV1は製造工程によるバラツキや温度変動によりその抵抗値が大きく変動する。IV1の抵抗値が大きく変動することでVAが大きく変動するため、通常動作から過電流防止動作に切り替わるときの出力トランジスタP1に流れる電流の変動幅が大きくなる。つまり、切り替わりの境目となる予め定められた電流値の変動幅が大きくなってしまう。
本発明はこのような問題点に鑑みてなされたものであり、その目的は、通常動作から過電流防止動作に切り替わるときの出力トランジスタP1に流れる電流の変動幅が小さくなるレギュレータを提供することにある。
本発明の第1の態様においては、レギュレータであって、入力電圧を予め定められた出力電圧に変換する出力トランジスタと、出力トランジスタに流れる電流に応じた第1の電流を生成する第1の電流源と、第1の電流を第1の電圧に変換する第1の電流電圧変換部と、第1の電流電圧変換部の抵抗値に応じた第2の電圧を生成する電圧生成部と、第1の電圧と第2の電圧との差に応じて、出力トランジスタをオンオフする制御部と、を備えたことを特徴とするレギュレータを提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
電流電圧変換部IV1が変換する電圧Vin−VAと電流電圧変換部IV1の抵抗値に電圧値がトラッキングした電圧との差に応じて出力トランジスタP1をオンオフするようにしたため、通常動作から過電流防止動作に切り替わるときの出力トランジスタに流れる電流の変動幅が小さくなる。つまり、切り替わりの境目となる予め定められた電流値の変動幅を小さくすることができる。
従来のレギュレータ100の一例を示す。 本実施形態のレギュレータ200の概念を示す図である。 本実施形態のレギュレータ200の概念を具体化した図である。 本実施形態に係るレギュレータ200の第1の変形例を示す。 本実施形態に係るレギュレータ200の第2の変形例を示す。 本実施形態に係るレギュレータ200の第3の変形例を示す。 本実施形態に係るレギュレータ200の第4の変形例を示す。 本実施形態に係る第1の電流電圧変換部130および第2の電流電圧変換部320の構成例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図2は、本実施形態のレギュレータ200の概念を示す図である。本実施形態のレギュレータ200は、図1のレギュレータ100において、第1の電流電圧変換部130の抵抗値に電圧値がトラッキングした電圧を生成する電圧生成部210と、Vin−VAとこのトラッキングした電圧との差に応じて出力トランジスタ110をオンオフする制御部220とを備えるようにした。
レギュレータ200は、入力電圧Vinを安定した出力電圧Voutに変換して、負荷を駆動する。レギュレータ200は、抵抗R1、R2と、基準電圧Vrefと、差動増幅器AMPと、出力トランジスタ110と、第1の電流源120と、第1の電流電圧変換部130と、電圧生成部210と、制御部220とを備える。
抵抗R1およびR2は、直列に接続され、出力電圧Voutを分圧する。Vrefは、予め定められた出力電圧に応じた基準電圧である。差動増幅器AMPは、抵抗R1およびR2によって分圧された分圧電圧と基準電圧Vrefとの差を増幅する。
出力トランジスタ110は、差動増幅器AMPの出力に接続され、当該差動増幅器AMPの出力に応じて抵抗値が変わる可変抵抗として働く。ここで、出力トランジスタ110の抵抗値は、Vout=Vref×(R1+R2)/R2となるように設計される。即ち、出力トランジスタ110は、入力電圧を予め定められた出力電圧に変換する。出力トランジスタ110は、一例として、MOS(Metal Oxide Semiconductor)トランジスタである。
本実施形態において、出力トランジスタ110は、pチャネル型MOSトランジスタの例を示す。この場合、差動増幅器AMPは、出力トランジスタ110のゲートに、当該出力トランジスタ110の閾値電圧の絶対値よりも大きなゲート電圧を印加して当該出力トランジスタ110の抵抗値を下げる。即ち、差動増幅器AMPは、抵抗R1およびR2によって分圧された分圧電圧と基準電圧Vrefとの差が大きくなったことに応じて、出力トランジスタ110のソースよりも低い電圧をゲートに印加する。
また、出力トランジスタ110のソースは入力電圧Vinに接続され、ドレインは抵抗R1およびR2を経て接地される。ここで、出力トランジスタ110のドレインが、レギュレータ200の出力電圧Voutを出力して負荷に接続される。
第1の電流源120は、出力トランジスタ110に流れる電流に応じた電流を生成する。第1の電流源120は、グランド(GND)方向に向けて生成した電流を流す。第1の電流源120は、一例として、差動増幅器AMPの出力に接続され、当該差動増幅器AMPの出力電圧の絶対値の増加に伴い、生成する電流値を増加させる。
第1の電流電圧変換部130は、第1の電流源120が生成する電流を電圧Vin−VAに変換する。第1の電流電圧変換部130は、一例として、抵抗素子を有し、当該抵抗素子に電流を流して生じる電圧降下によって電圧に変換する。第1の電流電圧変換部130は、一端が入力電圧Vinに、他端が第1の電流源120に接続され、当該第1の電流源120を経て接地される。また、第1の電流電圧変換部130は、当該他端より、電圧Vin−VAを出力する。ここで、電圧Vin−VAを第1の電圧とする。
電圧生成部210は、第1の電流電圧変換部の抵抗値に応じた第2の電圧を生成する。即ち、電圧生成部210は、第1の電流電圧変換部130が含む抵抗値で電圧降下される電圧値をトラッキングした電圧を生成する。即ち、電圧生成部210は、第1の電流電圧変換部130が変換する電圧の変動をトラッキングして、好ましくは当該変動と略同一に変動する電圧を出力する。ここで、電圧生成部210は、一例として、トラッキングした電圧としてVin−VBを出力する。ここで、電圧Vin−VBを第2の電圧とする。
制御部220は、第1の電流電圧変換部130、電圧生成部210、および出力トランジスタ110のゲートに接続され、第1の電流電圧変換部130および電圧生成部210がそれぞれ出力する電圧に応じた電圧を出力トランジスタ110に供給する。制御部220は、Vin−VAとトラッキングした電圧との差が通常動作と過電流防止動作の境目を示す予め定められた基準値以下のときに、出力トランジスタ110をオンし、Vin−VAとVin−VBとの差が当該基準値より大きいときに、出力トランジスタ出力トランジスタ110をオフする。つまり、制御部220は、Vin−VAとVin−VBとの差が予め定められた基準値より大きいときに、出力トランジスタ110のゲートに、出力トランジスタ110をオフにさせる電圧を与える。
このように、本実施形態のレギュレータ200は、第1の電流電圧変換部130が変換する電圧Vin−VAと第1の電流電圧変換部130の抵抗値に電圧値がトラッキングした電圧との差に応じて出力トランジスタ110をオンオフするようにしたため、通常動作から過電流防止動作に切り替わるときの出力トランジスタ110に流れる電流の変動幅が小さくなる。つまり、切り替わりの境目となる予め定められた電流値の変動幅を小さくすることができる。
図3は、本実施形態のレギュレータ200の概念を具体化した図である。図3のレギュレータ200において、図2に示された本実施形態のレギュレータ200の動作と略同一のものには同一の符号を付け、説明を省略する。図3のレギュレータ200は、電圧生成部210が、第2の電流源310と、第1の電流電圧変換部130と同種の素子を有し、第2の電流源310に流れる電流を電圧に変換する第2の電流電圧変換部320とで構成される。例えば、電流電圧変換素子は、抵抗素子、ダイオード、ダイオード接続されたMOSトランジスタ、ダイオード接続されたバイポーラトランジスタ等で構成される。
制御部220は、Vin−VAと第1の電流電圧変換部130の抵抗値に電圧値がトラッキングした電圧Vin−VBとの差が通常動作と過電流防止動作の境目を示す予め定められた基準値以下のときに、出力トランジスタ110をオンにする。また、制御部220は、Vin−VAとVin−VBとの差が当該基準値より大きいときに、出力トランジスタ110をオフする。
制御部220は、Vin−VAとVin−VBとの差が予め定められた基準値以下であることを検出したときに、出力トランジスタ110をオンすることを示す信号を出力し、Vin−VAとVin−VBとの差が当該基準値より大きいことを検出したときに、出力トランジスタ110をオフすることを示す信号を出力する検出部330と、検出部330が出力する信号に応じてオンオフするスイッチ部140とで構成される。
スイッチ部140は、出力トランジスタ110のゲートソース間を導通して出力トランジスタ110をオフし、出力トランジスタ110のゲートソース間を遮断して出力トランジスタ110がオンできるようにする。なお、スイッチ部140は、Vinとは別の端子であり、出力トランジスタ110をオフできるような電圧を有する端子と出力トランジスタ110のゲートとを導通または遮断できるようにしてもよい。スイッチ部140は、一例として、出力トランジスタ110と同様に、MOSトランジスタである。
第2の電流電圧変換部320は、第1の電流電圧変換部130と同種の素子で構成されるため、製造バラツキや温度変動により第1の電流電圧変換部130の抵抗値が小さくなると、それにトラッキング(連動)して第2の電流電圧変換部320も小さくなる。逆に、第2の電流電圧変換部320は、第1の電流電圧変換部130の抵抗値が大きくなると、それにトラッキングして第2の電流電圧変換部320も大きくなる。
第2の電流電圧変換部320の抵抗値は、第1の電流電圧変換部130の抵抗値にトラッキングするため、VBは、第1の電流電圧変換部130の抵抗値にトラッキングする。つまり、Vin−VBは、第1の電流電圧変換部130の抵抗値が変動することによるVin−VAの変動にトラッキングする。このため、第1の電流電圧変換部130の抵抗値が変動することによるVin−VAとVin−VBとの差の変動は、小さくなる。
Vin−VAとVin−VBとの差の変動が小さいため、Vin−VAとVin−VBとの差が予め定められた基準値以下であることおよび当該基準値よりも大きいことを確実に検出することができる。
このように、本実施形態に係るレギュレータ200は、第1の電流電圧変換部130が変換する電圧Vin−VAと第1の電流電圧変換部130の抵抗値に電圧値がトラッキングした電圧との差に応じて出力トランジスタ110をオンオフするようにしたため、通常動作から過電流防止動作に切り替わるときの出力トランジスタに流れる電流の変動幅が小さくなる。つまり、切り替わりの境目となる予め定められた電流値の変動幅を小さくすることができる。
図4は、本実施形態に係るレギュレータ200の第1の変形例を示す。本変形例のレギュレータ200において、図2および図3に示された本実施形態のレギュレータ200の動作と略同一のものには同一の符号を付け、説明を省略する。図4に示すように、本実施形態に係るレギュレータ200は、第1の電流源120と第1の電流電圧変換部130の位置と、第2の電流源310と第2の電流電圧変換部320の位置とが逆であってもよい。
すなわち本実施形態に係るレギュレータ200は、第1の電流電圧変換部130の抵抗値に電圧値がトラッキングした電圧を生成する電圧生成部210を設けることである。より具体的には、第2の電流電圧変換部320の両端電圧が第1の電流電圧変換部130の抵抗値が変動することによる第1の電流電圧変換部130の両端電圧の変動にトラッキングする電圧生成部210を設けることである。図4では、VBが第1の電流電圧変換部130の抵抗値が変動することによるVAの変動にトラッキングする。
図5は、本実施形態に係るレギュレータ200の第2の変形例を示す。本変形例のレギュレータ200において、図2から図4に示された本実施形態のレギュレータ200の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例のレギュレータ200は、図4のレギュレータ200における第1の電流源120がPチャネルMOSトランジスタで構成され、第1の電流電圧変換部130、第2の電流電圧変換部320が抵抗素子で構成されている。
そして、検出部330は、電圧VAをゲートに入力し、電圧VBをソースに入力するNチャネルMOSトランジスタN1と、N1のドレインと入力端子Vinとの間に接続され、N1のドレインをプルアップする第3の電流源510で構成される。第3の電流源510は、一例として、第2の電流源310が流す電流I2に比べて少ない電流I3を流す。
第2の変形例のレギュレータ200における通常の動作を説明する。過電流が負荷に流れていない通常動作時には、出力トランジスタ110に流れる電流が小さく、第1の電流源120に流れる電流も小さくなる。第1の電流源120に流れる電流が小さいため、第1の電流電圧変換部130に発生する電圧VAは、第2の電流源310と第2の電流電圧変換部320とで発生する電圧VB以下である。
このとき、MOSトランジスタN1は、閾値電圧より低いため、オフする。N1がオフすると、電流源I3は、N1のドレインをVinにプルアップする。これにより、スイッチ部140のゲートソース間電圧は、0になるため、スイッチ部140はオフする。このように、過電流が流れていない通常動作時には、出力トランジスタ110に流れる電流には制限がかからない。
次に、第2の変形例のレギュレータ200における過電流防止の動作を説明する。出力トランジスタ110に流れる電流が、それ以上の電流値であると過電流となってしまう境目の電流に近づくと、電圧VAは大きくなる。ここで、N1のゲートソース間電圧VGSは、VGS=VA−VBとなる。また、VA=I1×RIV1、VB=I2×RIV2である。ただし、RIV1、RIV2は、それぞれ第1の電流電圧変換部130、第2の電流電圧変換部320の抵抗値である。また、I1、I2は、それぞれ第1の電流源120、第2の電流源310が流す電流値である。
これらの式より、
VGS=I1×RIV1−I2×RIV2 ・・・(1)
となる。
RIV1とRIV2は、同種の抵抗で構成されることから抵抗値がトラッキングされるため、式(1)より、VGSにおける、第1の電流電圧変換部130、第2の電流電圧変換部320の製造バラツキや温度変動の影響を低減できることがわかる。つまり、レギュレータ200は、VGSの変動を低減でき、正確にN1の閾値電圧Vthを超えてN1をオンさせることができる。
そして、N1がオンすると、N1のドレインは、低い電圧VBにクランプされ、スイッチ部140はオンする。スイッチ部140がオンすると、出力トランジスタ110のゲートソース間電圧は0になり、出力トランジスタ110はオフする。このようにして、過電流が負荷に流れることを防止できる。
本変形例の検出部330は、第3の電流源510とNチャネルMOSトランジスタN1で構成することができる。すなわち、少ない素子数で検出部330を構成しているため、実装面積が小さいという効果もある。
図6は、本実施形態に係るレギュレータ200の第3の変形例を示す。本変形例のレギュレータ200において、図2から図5に示された本実施形態のレギュレータ200の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例のレギュレータ200の検出部330は、VAがゲートに入力され、ソースが接地され、VBがバルクに入力されるNチャネルMOSトランジスタN1と、N1とVinとの間に接続され、N1のドレインをプルアップする第3の電流源510で構成されている。
第3の変形例のレギュレータ200における通常の動作を説明する。出力トランジスタ110に流れる電流が過電流でないとき、出力トランジスタ110の電流に比例した電流が第1の電流源120に流れ、第1の電流電圧変換部130により電流電圧変換されて電圧VAが発生する。VAは、VBによって制御される閾値電圧よりも低いため、N1はオフする。N1がオフすると、第3の電流源510はN1のドレインをプルアップして、スイッチ部140のゲートソース間電圧は0となる。これにより、スイッチ部140はオフするため、出力トランジスタ110には電流制限がかからない。
次に、第3の変形例のレギュレータ200における過電流防止の動作を説明する。N1の閾値電圧Vthは、Vth=Vth0+f(VB)となり、VBの関数となる。ここで、f(VB)は、VBに関して単調増加する関数である。つまり、VBが大きくなるとVthも大きくなり、VBが小さくなるとVthも小さくなる。
図6の構成では、第2の電流電圧変換部320の抵抗値が大きくなると、第2の電流電圧変換部320の変換電圧は大きくなり、VBは大きくなる。そして、Vthも大きくなる。第2の電流電圧変換部320の抵抗値が小さくなると、第2の電流電圧変換部320の変換電圧は小さくなり、VBは小さくなる。そして、Vthも小さくなる。また、第2の電流電圧変換部320の抵抗値は、第1の電流電圧変換部130の抵抗値にトラッキングするため、第1の電流電圧変換部130の抵抗値が大きくなると、Vthも大きくなる。第1の電流電圧変換部130の抵抗値が小さくなると、Vthも小さくなる。
N1のゲートソース間電圧VGSは、VGS=VAとなる。VAがVthを超えるとN1はオンするが、上述のように、VAは第1の電流電圧変換部130の抵抗値が大きいと大きくなり、小さいと小さくなる。また、Vthは、第2の電流電圧変換部320が大きいと大きくなり、小さいと小さくなる。つまり、第1の電流電圧変換部130の変動によりVAはトラッキングし、第2の電流電圧変換部320の変動によりVthはトラッキングする。結果として、VAとVthは同じ方向にトラッキングする。
この構成において、出力トランジスタ110に流れる電流が大きくなると、VAも大きくなり、予め定められた電流値に達すると、第1の電流電圧変換部130にトラッキングしたVAは、第2の電流電圧変換部320にトラッキングしたVthを超えて、N1をオンする。N1がオンすると、N1のドレインは、ローとなり、スイッチ部140はオンする。そして、出力トランジスタ110のゲートソース間電圧は、0となって、出力トランジスタ110はオフする。このようにして、出力トランジスタ110に過電流が流れることを防止できる。
本変形例の検出部330は、第3の電流源510とNチャネルMOSトランジスタN1で構成することができる。すなわち、少ない素子数で検出部330を構成しているため、実装面積が小さいという効果もある。
図7は、本実施形態に係るレギュレータ200の第4の変形例を示す。本変形例のレギュレータ200において、図2から図6に示された本実施形態のレギュレータ200の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例のレギュレータ200は、図4のレギュレータにおいて、検出部330がコンパレータCMPで構成されている。
出力トランジスタ110に流れる電流に比例した電流が第1の電流源120に流れ、この電流を第1の電流電圧変換部130により電流電圧変換する。そして、通常動作時と過電流防止時との境目の電流値に対応した電圧VBは、第1の電流電圧変換部130と同種の素子である抵抗素子と予め定められた電流I2を流す第2の電流源310とで生成される。
第4の変形例のレギュレータ200における通常の動作を説明する。出力トランジスタ110に流れる電流が小さいとき、第1の電流源120に流れる電流も小さくなり、VAは小さくなる。このとき、VAは、VB以下であるため、コンパレータCMPは、ハイをスイッチ部140のゲートに出力し、スイッチ部140はオフする。これにより、出力トランジスタ110に流れる電流には、制限がかからない。
次に、第4の変形例のレギュレータ200における過電流防止の動作を説明する。出力トランジスタ110に流れる電流が過電流との境目の電流値に達すると、VAはVBよりも大きくなる。すると、コンパレータCMPは、ローをスイッチ部140のゲートに出力する。これにより、スイッチ部140はオンして、出力トランジスタ110のゲートソース間電圧は0となる。そして、出力トランジスタ110はオフして、過電流が流れることを防止する。
本実施形態は、第1の電流電圧変換部130にトラッキングしたVAと第2の電流電圧変換部320にトラッキングしたVBとをコンパレータCMPで比較するようにしたため、より正確に通常動作から過電流防止動作に移ることができる。
図8は、本実施形態に係る第1の電流電圧変換部130および第2の電流電圧変換部320の構成例を示す。上述した変形例2〜4では、第1の電流電圧変換部130、第2の電流電圧変換部320を抵抗素子で構成した場合について説明したが、抵抗素子に限らず、図8に示すように、(b)ダイオード、(c)ダイオード接続されたMOSトランジスタ、(d)ダイオード接続されたバイポーラトランジスタで構成することもできる。なお、第1の電流電圧変換部130、第2の電流電圧変換部320は、それぞれ(a)から(d)の任意の組み合わせで直列接続して構成してもよい。
以上の本実施形態に係るレギュレータ200は、第1の電流電圧変換部130および第2の電流電圧変換部320が同種の素子を有することで、素子の抵抗値の変動をトラッキングできることを説明した。これに代えて、第1の電流電圧変換部130および第2の電流電圧変換部320は、同一の素子値を有するものであってもよい。第1の電流電圧変換部130および第2の電流電圧変換部320を同一の素子値にすることで、トラッキングの精度をより高めることができる。
ここで、第1の電流電圧変換部130および第2の電流電圧変換部320の素子値をそれぞれ同一にすると、第1の電流電圧変換部130の変動分と第2の電流電圧変換部320の変動分がほぼ一致するため、第1の電流電圧変換部130にトラッキングしたVAの変動分と第2の電流電圧変換部320にトラッキングしたVBの変動分とがほぼ一致する。これにより、第1の電流源120が流す電流値I1および/または第2の電流源310が流す電流値I2の情報同士のみの比較を行えるようになるため、VAおよびVBの差分が予め定められた値以上であるかどうかをより精度よく検出することができる。ここで、VAおよびVBの差分が予め定められた値以上であるかどうかを検出できるように、第1の電流源120が流す電流値I1および/または第2の電流源310が流す電流値I2を、予め定められた値に設定すればよい。これによって、レギュレータ200は、精度良く通常動作から過電流防止動作に移行させることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100 レギュレータ、110 出力トランジスタ、120 第1の電流源、130 第1の電流電圧変換部、140 スイッチ部、200 レギュレータ、210 電圧生成部、220 制御部、310 第2の電流源、320 第2の電流電圧変換部、330 検出部、510 第3の電流源

Claims (8)

  1. レギュレータであって、
    入力電圧を出力電圧に変換する出力トランジスタと、
    前記出力トランジスタに流れる電流に応じた第1の電流を生成する第1の電流源と、
    前記第1の電流を第1の電圧に変換する第1の電流電圧変換部と、
    前記第1の電流電圧変換部の抵抗値に応じた第2の電圧を生成する電圧生成部と、
    前記第1の電圧と前記第2の電圧との差に応じて、前記出力トランジスタをオンオフする制御部と、
    を備えたことを特徴とするレギュレータ。
  2. 前記制御部は、
    前記第1の電圧と前記第2の電圧との差が予め定められた基準値以下のときに、前記出力トランジスタをオンし、前記第1の電圧と前記第2の電圧との差が予め定められた基準値よりも大きいときに、前記出力トランジスタをオフすることを特徴とする請求項1に記載のレギュレータ。
  3. 前記電圧生成部は、
    第2の電流を生成する第2の電流源と、
    前記第1の電流電圧変換部と同種の素子で構成され、前記第2の電流を前記第2の電圧に変換する第2の電流電圧変換部と、
    で構成されることを特徴とする請求項1または2に記載のレギュレータ。
  4. 前記制御部は、
    前記第1の電圧と前記第2の電圧との差が予め定められた基準値以下であることを検出したときに、前記出力トランジスタをオンすることを示す制御信号を出力し、前記第1の電圧と前記第2の電圧との差が予め定められた基準値よりも大きいことを検出したときに、前記出力トランジスタをオフすることを示す制御信号を出力する検出部と、
    前記制御信号に応じて、前記出力トランジスタのゲートと前記出力トランジスタがオフするような電圧を有する端子との間を導通または遮断するスイッチ部と、
    で構成されることを特徴とする請求項3に記載のレギュレータ。
  5. 前記検出部は、
    前記第1の電圧がゲートに与えられ、前記第2の電圧がソースに与えられ、前記制御信号をドレインから出力するMOSトランジスタと、
    前記MOSトランジスタのドレインに第3の電流を流す第3の電流源と、
    で構成されることを特徴とする請求項4に記載のレギュレータ。
  6. 前記検出部は、
    前記第1の電圧がゲートに与えられ、前記第2の電圧がバルクに与えられ、基準電圧がソースに与えられ、前記制御信号をドレインから出力するMOSトランジスタと、
    前記MOSトランジスタのドレインに第3の電流を流す第3の電流源と、
    で構成されることを特徴とする請求項4に記載のレギュレータ。
  7. 前記検出部は、
    前記第1の電圧と前記第2の電圧とを比較して前記制御信号を出力するコンパレータで構成されることを特徴とする請求項4に記載のレギュレータ。
  8. 前記第1および第2の電流電圧変換部は、
    抵抗素子、ダイオード、ダイオード接続されたMOSトランジスタ、およびダイオード接続されたバイポーラトランジスタのいずれかで構成されることを特徴とする請求項3〜7のいずれか1項に記載のレギュレータ。
JP2013009348A 2013-01-22 2013-01-22 レギュレータ Pending JP2014142698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013009348A JP2014142698A (ja) 2013-01-22 2013-01-22 レギュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013009348A JP2014142698A (ja) 2013-01-22 2013-01-22 レギュレータ

Publications (1)

Publication Number Publication Date
JP2014142698A true JP2014142698A (ja) 2014-08-07

Family

ID=51423947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013009348A Pending JP2014142698A (ja) 2013-01-22 2013-01-22 レギュレータ

Country Status (1)

Country Link
JP (1) JP2014142698A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057733A (ja) * 2018-12-26 2019-04-11 ラピスセミコンダクタ株式会社 半導体装置および制御装置
CN115237191A (zh) * 2021-04-23 2022-10-25 世界先进积体电路股份有限公司 电压追踪电路以及电子电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923625A (ja) * 1982-07-30 1984-02-07 Citizen Watch Co Ltd 信号処理回路
JP2006523880A (ja) * 2003-04-16 2006-10-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 動作条件検出手段を有する電圧調整システム
JP2008193210A (ja) * 2007-02-01 2008-08-21 Niigata Seimitsu Kk アナログ−デジタル変換器
JP2011123861A (ja) * 2009-12-14 2011-06-23 Hynix Semiconductor Inc 内部電圧発生器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923625A (ja) * 1982-07-30 1984-02-07 Citizen Watch Co Ltd 信号処理回路
JP2006523880A (ja) * 2003-04-16 2006-10-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 動作条件検出手段を有する電圧調整システム
JP2008193210A (ja) * 2007-02-01 2008-08-21 Niigata Seimitsu Kk アナログ−デジタル変換器
JP2011123861A (ja) * 2009-12-14 2011-06-23 Hynix Semiconductor Inc 内部電圧発生器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057733A (ja) * 2018-12-26 2019-04-11 ラピスセミコンダクタ株式会社 半導体装置および制御装置
CN115237191A (zh) * 2021-04-23 2022-10-25 世界先进积体电路股份有限公司 电压追踪电路以及电子电路
CN115237191B (zh) * 2021-04-23 2024-02-20 世界先进积体电路股份有限公司 电压追踪电路以及电子电路

Similar Documents

Publication Publication Date Title
JP6168864B2 (ja) ボルテージレギュレータ
CN103226370B (zh) 电压调节器
US9454166B2 (en) LDO regulator with improved load transient performance for internal power supply
TWI489239B (zh) 電壓調節器
KR101422924B1 (ko) 저전압 강하 레귤레이터
JP5977963B2 (ja) ボルテージレギュレータ
KR102052896B1 (ko) 볼티지 레귤레이터
US9411345B2 (en) Voltage regulator
US10591947B2 (en) Power supply voltage monitoring circuit
JP6205142B2 (ja) 定電圧回路
US20120098513A1 (en) Semiconductor integrated circuit for regulator
US20160033984A1 (en) Voltage regulator having source voltage protection function
JP6180815B2 (ja) ボルテージレギュレータ
US20150188421A1 (en) Voltage regulator
JP2012159870A (ja) ボルテージレギュレータ
JP5434170B2 (ja) 過電流保護装置
WO2014208261A1 (ja) ボルテージレギュレータ
KR20150024272A (ko) 전압 레귤레이터
EP3416287B1 (en) High voltage comparator
KR20160124672A (ko) 전류 검출 회로
US9720428B2 (en) Voltage regulator
US9213353B2 (en) Band gap reference circuit
KR20140109830A (ko) 볼티지 레귤레이터
JP2014142698A (ja) レギュレータ
JP2022045499A (ja) 電流検出回路、スイッチ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170509