CN102054762A

CN102054762A - 双镶嵌结构的形成方法、半导体结构

Info

Publication number: CN102054762A
Application number: CN 200910198598
Authority: CN
Inventors: 王琪; 周鸣
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-11-10
Filing date: 2009-11-10
Publication date: 2011-05-11
Anticipated expiration: 2029-11-10
Also published as: CN102054762B

Abstract

一种半导体结构、双镶嵌结构的形成方法，其中形成方法包括：提供包括有金属布线层的半导体衬底；在金属布线层上形成第一刻蚀阻挡层、第一层间介质层；在第一层间介质层的表面形成第一光刻胶图形；刻蚀形成接触孔；去除第一光刻胶图形；在接触孔内形成第二刻蚀阻挡层；在第一层间介质层的表面形成第二层间介质层、保护层；在保护层的表面形成第二光刻胶图形；刻蚀形成沟槽；去除第二光刻胶层以及接触孔内的第二刻蚀阻挡层；刻蚀接触孔底部的第一刻蚀阻挡层，露出金属布线层。本发明通过两层层间介质层分别用于制作接触孔以及沟槽，并在接触孔内填充第二刻蚀阻挡层，使得形成沟槽时，刻蚀停止于第二刻蚀阻挡层，而避免产生斜坡效应。

Description

双镶嵌结构的形成方法、半导体结构

技术领域

本发明涉及半导体制造领域，特别涉及双镶嵌结构的形成方法、半导体结构。

背景技术

随着半导体器件制作技术的飞速发展，半导体器件已经具有深亚微米结构。由于集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和接触孔(via)，然后用导电材料填充所述沟槽和接触孔。例如申请号为02106882.8的中国专利申请文件提供的多层互连结构制作工艺，因为双镶嵌结构能避免重叠误差以及解决公知金属工艺的限制，多层互连结构便被广泛地应用在半导体制作过程中而提升器件可靠度。因此，多层互连结构已成为现今金属导线连接技术的主流。

现有制作多层互连结构的方法参考图1至图6。

如图1所示，提供半导体衬底100，在半导体衬底100上形成有金属布线层102；在金属布线层102上形成厚度为600埃至800埃的覆盖层104；在覆盖层104上形成层间介质层106(inter-layer dielectrics；ILD)，所述层间介质层106的材料是未掺杂的硅玻璃(Un-doped Silicate Glass；USG)或低介电常数材料等。所述覆盖层104可防止金属布线层102扩散到层间介质层102中，亦可防止刻蚀过程中金属布线层102被刻蚀。

之后，在层间介质层106上形成保护层108，所述保护层108的作用在于保护层间介质层106，所述保护层108材料选自SiO₂，随后，在保护层108上形成第一光刻胶层110，经过曝光显影工艺，在第一光刻胶层110上形成开口，开口位置对应后续需要形成双镶嵌结构中的接触孔；随后以第一光刻胶层110为掩膜，刻蚀保护层108、层间介质层106直至暴露出覆盖层104，形成接触孔112。

参考附图2所示，灰化法去除第一光刻胶层110，其中灰化温度为250℃；在保护层108上以及接触孔112中形成覆盖层间介质层106的底部抗反射层(Bottom Anti-Reflective Coating，BARC)114。用回蚀法刻蚀底部抗反射层114，直至完全去除保护层108上的底部抗反射层114，并保留接触孔112内的部分底部抗反射层114，其中留在接触孔112内的底部抗反射层114的厚度应该保证在随后刻蚀形成双镶嵌结构的工艺过程中避免覆盖层104被刻蚀穿。

如图3所示，在保护层108上形成第二光刻胶层116，并通过曝光、显影在第二光刻胶层116上形成与后续沟槽对应的开口，开口的宽度大于接触孔112的宽度。以第二光刻胶层116为掩膜，刻蚀保护层108以及层间介质层106，形成沟槽118。

如图4所示，灰化法去除第二光刻胶层116和接触孔112内的底部抗反射层114，其中灰化温度为250℃；然后再用湿法刻蚀法去除残留的第二光刻胶层116；沿接触孔112刻蚀覆盖层104，直至暴露出金属布线层102，形成双镶嵌结构。

参考图5，在保护层108表面形成填充接触孔112的金属层120。

参考图6，用化学机械抛光去除一部分金属层120和保护层108，直至形成金属插塞121。

现有技术中存在如下问题：如图7所示，在刻蚀沟槽118时，由于已形成的接触孔112内填充的是较软的底部抗反射层114，底部抗反射层114更易于被刻蚀掉，因此底部抗反射层114的表面会低于沟槽118的底部，使得接触孔112顶部靠近沟槽118底部的位置(图7中A所指区域)，容易受到侧向刻蚀而产生斜坡效应，最终形成的双镶嵌结构变形，影响后续的互连结构制作，甚至降低器件的性能。

发明内容

本发明解决的问题是提供一种双镶嵌结构的形成方法，解决现有形成方法中存在的斜坡效应以及氮扩散污染光刻胶的问题。

为解决上述问题，本发明提供了一种双镶嵌结构的形成方法，基本步骤包括：提供包括有金属布线层的半导体衬底；在所述金属布线层上形成第一刻蚀阻挡层、第一层间介质层；在所述第一层间介质层的表面形成第一光刻胶图形；以所述第一光刻胶图形为掩膜刻蚀所述第一层间介质层，直至底部露出第一刻蚀阻挡层，形成接触孔；去除所述第一光刻胶图形；在所述接触孔内形成第二刻蚀阻挡层；在所述第一层间介质层的表面形成第二层间介质层、保护层；在所述保护层的表面形成第二光刻胶图形；以所述第二光刻胶图形为掩膜依次刻蚀所述保护层、第二层间介质层，直至底部露出所述第二刻蚀阻挡层，形成沟槽；去除所述第二光刻胶层以及所述接触孔内的第二刻蚀阻挡层；刻蚀所述接触孔底部的第一刻蚀阻挡层，露出所述金属布线层。

作为可选方案，所述第一刻蚀阻挡层材料为氮掺杂的碳化硅，其中Si元素质量百分比为50％至60％，C元素质量百分比为10％至20％，N元素质量百分比为25％至30％。

作为可选方案，所述第一层间介质层的材料为低介电常数材料，包括含碳二氧化硅材料或者黑钻石材料。

作为可选方案，所述第二刻蚀阻挡层的材料为低温氧化硅材料。

作为可选方案，所述第二层间介质层的材料为低介电常数材料，包括含碳二氧化硅材料或者黑钻石材料。

作为可选方案，所述保护层材料为二氧化硅，通过在层间介质层表面沉积正硅酸乙酯层，并低温氧化形成。

作为可选方案，采用选择性刻蚀去除接触孔内的第二刻蚀阻挡层。

基于上述双镶嵌结构的形成方法，本发明还提供了一种半导体结构，包括：半导体衬底；位于所述半导体衬底上的金属布线层；位于所述金属布线层上的第一刻蚀阻挡层；位于所述第一刻蚀阻挡层上的第一层间介质层；接触孔，位于所述第一层间介质层内，底部露出第一刻蚀阻挡层；形成于所述接触孔内的第二刻蚀阻挡层；位于所述第一层间介质层上的第二层间介质层；位于所述第二层间介质层上的保护层；

沟槽，贯穿所述保护层并位于所述第二层间介质层内，底部露出第二刻蚀阻挡层。

所述第一层间介质层的材料为低介电常数材料，包括含碳二氧化硅材料或者黑钻石材料。所述第二刻蚀阻挡层的材料为低温氧化硅材料。

所述第二层间介质层的材料为低介电常数材料，包括含碳二氧化硅材料或者黑钻石材料。

所述保护层材料为正硅酸乙酯低温氧化所形成的二氧化硅。

与现有技术相比，本发明通过两层层间介质层分别用于制作接触孔以及沟槽，并在接触孔内填充第二刻蚀阻挡层，使得形成沟槽时，刻蚀停止于第二刻蚀阻挡层，而避免产生斜坡效应。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1至图6是现有多层互连结构的的形成方法的过程示意图；

图7是现有形成方法中双镶嵌结构产生斜坡效应示意图；

图8是本发明提供的双镶嵌结构的形成方法的流程示意图；

图9至图20是本发明提供的双镶嵌结构的形成方法的过程示意图；

图21是应用本发明所述的双镶嵌结构形成金属互连结构示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

现有形成多层互连结构的工艺中，在刻蚀沟槽时，接触孔顶部靠近沟槽底部的位置，容易受到侧向刻蚀而产生斜坡效应，使得最终形成的双镶嵌结构变形，影响后续的互连结构制作，甚至降低器件的性能。本发明通过两层层间介质层分别制作接触孔以及沟槽，限定沟槽的深度，并在接触孔内填充介质起到刻蚀阻挡作用，从而避免上述斜坡效应的产生。

基于上述思想，本发明提供了一种双镶嵌结构的形成方法，图8是本发明所述形成方法的流程示意图，具体包括如下步骤：

步骤S101，提供带有金属布线层的半导体衬底；

其中金属布线层位于半导体衬底的表面区域，一般材质为铜、铝、钨等材质。

步骤S102，在金属布线层上形成第一刻蚀阻挡层、第一层间介质层；

其中第一层间介质层用于制作接触孔，因此第一刻蚀阻挡层以及第一层间介质层的厚度决定了接触孔的深度。

步骤S103，在第一层间介质层的表面形成第一光刻胶图形；以所述第一光刻胶图形为掩膜刻蚀第一层间介质层，直至底部露出第一刻蚀阻挡层，形成接触孔；

步骤S104，去除第一光刻胶图形；在接触孔内形成第二刻蚀阻挡层；

其中，第二刻蚀阻挡层在后续刻蚀形成沟槽时起到刻蚀停止的作用，且应当与第一层间介质层具有较大差异的选择刻蚀比，以便于后续步骤中进行分离去除。

步骤S105，在第一层间介质层的表面形成第二层间介质层、保护层；

其中，第二层间介质层用于制作沟槽，因此第二层间介质层以及保护层的厚度决定了沟槽的深度。

步骤S106，在保护层的表面形成第二光刻胶图形；以所述第二光刻胶图形为掩膜依次刻蚀保护层、第二层间介质层，直至底部露出第二刻蚀阻挡层，形成沟槽；

步骤S107，去除第二光刻胶层以及接触孔内的第二刻蚀阻挡层；

其中，第二刻蚀阻挡层因为与第一层间介质层具有较大的选择刻蚀比，因此可以采用选择性等离子刻蚀去除。

步骤S108，刻蚀接触孔底部的第一刻蚀阻挡层，露出金属布线层。

下面结合说明书附图，对本发明双镶嵌结构形成方法的一个具体实施例进行详细说明。

参考图9，提供半导体衬底200，在所述半导体衬底200的表面区域内形成金属布线层210。

所述半导体衬底200可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。

所述金属布线层210材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种，其中由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，因此本实施例中，所述金属布线层210材料较优选用铜，所述金属布线层210的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属布线层210的形成工艺需根据金属布线层210选用的材料不同而采用不同的工艺，调整不同的工艺参数。

参考图10，在金属布线层210上形成第一刻蚀阻挡层220以及第一层间介质层230。

所述第一刻蚀阻挡层220材料选自掺碳的氮化硅(NDC)，所述阻挡层220厚度为200埃至400埃。

所述第一刻蚀阻挡层220用于维护金属布线层210的稳定性，并且所述掺碳的氮化硅的阻挡层220具有吸水性比较低，介电常数低与后续形成的层间介质层匹配的优点。

所述第一刻蚀阻挡层220的形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成200埃至400埃厚度的第一刻蚀阻挡层220。

所述第一层间介质层230材料优选为低介电常数材料，例如本实施例中选自碳掺杂的氧化硅或者黑钻石材料(Black Diamond，BD)，所述第一层间介质层230厚度为1000埃至2000埃。

所述第一层间介质层230用于层间介质隔离，所述黑钻石材料的第一层间介质层230除了具有介电常数低，传输延迟小的优点，还具备与第一刻蚀阻挡层220选择刻蚀比高的优点。

所述第一层间介质层230形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9毫米，功率为400瓦至600瓦，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米，八甲基环化四硅氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米，直至形成1000埃至2000埃的第一层间介质层230。

参考图11，在所述第一层间介质层230的表面形成第一光刻胶层301；

所述第一光刻胶图形301用于定义双镶嵌结构中的接触孔图形。

在所述第一层间介质层230的表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第一光刻胶图形301。

参考图12，以所述第一光刻胶图形301为掩膜，刻蚀第一层间介质层230直至露出第一刻蚀阻挡层220，形成接触孔401。

所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀，在本实施例中，以等离子体刻蚀为示范性说明。

所述刻蚀工艺选用等离子体刻蚀设备，具体工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C₄F₈流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O₂流量为每分钟10标准立方厘米至每分钟50标准立方厘米，刻蚀第一层间介质层230，以第一刻蚀阻挡层220为刻蚀停止作用，形成接触孔401。

参考图13，去除所述第一光刻胶图形301。

去除光刻胶图形工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。

在本实施例中，采用等离子轰击去除工艺去除第一光刻胶图形301，所述等离子体轰击去除工艺具体参数包括：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O₂流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N₂流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，以上述刻蚀条件去除第一光刻胶图形301。

参考图14，在接触孔301内填充第二刻蚀阻挡层240；

所述第二刻蚀阻挡层240应当与第一层间介质层230具有较大的选择刻蚀比，作为优选实施例，本实施例中所述第二刻蚀阻挡层240选自低温氧化硅材料LTO，低温氧化硅材料具有薄膜致密，隔离性能优良的优点，因此所述第二刻蚀阻挡层240还能够有效避免接触孔401底部的第一刻蚀阻挡层220中的氮元素扩散到半导体表面，污染后续形成的光刻胶图形中，提高了形成光刻胶图形的良率。

所述第二刻蚀阻挡层240的形成工艺的具体参数为：沉积设备腔体压力为0.5托至3托，沉积温度为200摄氏度至220摄氏度，射频功率为500瓦至1000瓦，SiH₄流量为每分钟100标准立方厘米至每分钟200标准立方厘米，N₂O流量为每分钟10000标准立方厘米至每分钟20000标准立方厘米，N₂流量为每分钟1000标准立方厘米至每分钟2000标准立方厘米，直至填充满接触孔401并覆盖第一层间介质层230的表面，超出接触孔401顶部500至700埃，然后采用等离子刻蚀回刻第一层间介质层230表面的部分，露出第一层间介质层230。

参考图15，在第一层间介质层230的表面形成第二层间介质层250以及保护层260。

所述第二层间介质层250也应当与第二刻蚀阻挡层240具有较大的选择刻蚀比，优选为低介电常数材料，并且可以采用与第一层间介质层230相同的材质，例如本实施例也中选自黑钻石材料(Black Diamond，BD)，所述第二层间介质层250厚度为1500埃至3000埃。

所述第二层间介质层250形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9毫米，功率为400瓦至600瓦，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米，八甲基环化四硅氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米，直至形成1500埃至3000埃的第二层间介质层250。

所述保护层260材料为二氧化硅，优选的，本实施例中采用正硅酸乙酯TEOS层通过低温氧化的方式形成上述保护层260。

可以先采用化学气相沉积工艺，在第二层间介质层250的表面形成正硅酸乙酯TEOS，厚度约为150埃至600埃，然后在200摄氏度至400摄氏度的反应温度下，通入氧气进行低温氧化，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，直至形成200埃至500埃的保护层260。

上述形成的保护层260致密性好，能够与第二层间介质层260形成更好的界面，并且能够防止漏电现象出现。

参考图16，在所述保护层260的表面形成第二光刻胶层302；

所述第二光刻胶图形302用于定义双镶嵌结构中的沟槽图形。

在所述保护层260的表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第二光刻胶图形302。

参考图17，以所述第二光刻胶图形302为掩膜，刻蚀第二层间介质层250直至露出第二刻蚀阻挡层240，形成沟槽402。

所述刻蚀工艺也可以为等离子体刻蚀，具体工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C₄F₈流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O₂流量为每分钟10标准立方厘米至每分钟50标准立方厘米，刻蚀第二层间介质层250，以第二刻蚀阻挡层240为刻蚀停止作用，形成沟槽402。

从上述工艺步骤可知，在刻蚀沟槽时，第二刻蚀阻挡层240起到刻蚀停止作用，从而严格控制沟槽402的刻蚀深度，且由于第二刻蚀阻挡层240的存在，对接触孔401的侧面起到保护作用，使得接触孔401与沟槽402的连接处并不会出现斜坡效应。

参考图18，去除所述第二光刻胶图形302。

去除光刻胶图形工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等。本实施例中与去除第一光刻胶图形301相同，不再详述。

参考图19，去除接触孔401内的第二刻蚀阻挡层240。

由于本实施例中，第二刻蚀阻挡层240为低温氧化硅材料LTO，第一层间介质层250与第二层间介质层230均为黑钻石材料BD，第一刻蚀阻挡层220为含氮碳化硅材料NDC，使得第二刻蚀阻挡层240与第一层间介质层230、第二层间介质层250具有较大的选择刻蚀比，因此可以采用选择性的等离子刻蚀以第一刻蚀阻挡层220为刻蚀停止作用，去除第二刻蚀阻挡层240。

参考图20，刻蚀第一刻蚀阻挡层220，曝露出金属布线层210。

由于第一刻蚀阻挡层220与第一层间介质层230也具有较大选择刻蚀比，因此本实施例中采用等离子刻蚀工艺去除接触孔401底部的第一刻蚀阻挡层，曝露出金属布线层210

经过上述工艺，形成本发明所述的双镶嵌结构，进一步的，参考图21所示，可以以金属布线层210为种子层进行电镀，在上述双镶嵌结构内，填充形成金属插塞211构成金属互连结构。

再如图18所述，本发明基于上述双镶嵌结构的形成方法，提供的一种半导体结构包括：

半导体衬底200；

位于半导体衬底200上的金属布线层210；

位于金属布线层上210的第一刻蚀阻挡层220；

位于第一刻蚀阻挡层220上的第一层间介质层230；

接触孔401，位于所述第一层间介质层230内，底部露出第一刻蚀阻挡层220；

形成于接触孔401内的第二刻蚀阻挡层240；

位于第一层间介质层230上的第二层间介质层250；

位于第二层间介质层250上的保护层260；

沟槽402，贯穿保护层260并位于所述第二层间介质层250内，底部露出第二刻蚀阻挡层240。

所述第一刻蚀阻挡层220材料可以为氮掺杂的碳化硅，其中Si元素质量百分比为50％至60％，C元素质量百分比为10％至20％，N元素质量百分比为25％至30％。

所述第一层间介质层230的材料为低介电常数材料，本实施例中包括含碳二氧化硅材料或者黑钻石材料。

所述第二刻蚀阻挡层240的材料为低温氧化硅材料，与第一层间介质层230具有较大的选择刻蚀比，因此可以通过选择性刻蚀相分离。

所述第二层间介质层250的材料为低介电常数材料，例如含碳二氧化硅材料或者黑钻石材料等，且也与第二刻蚀阻挡层240具有较大的选择刻蚀比，优选的，本实施例中采用与第一层间介质层230相同的材料。

所述保护层260材料可以为正硅酸乙酯TEOS通过低温氧化所形成的二氧化硅。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种双镶嵌结构的形成方法，其特征在于，包括：

提供包括有金属布线层的半导体衬底；

在所述金属布线层上形成第一刻蚀阻挡层、第一层间介质层；

在所述第一层间介质层的表面形成第一光刻胶图形；

以所述第一光刻胶图形为掩膜刻蚀所述第一层间介质层，直至底部露出第一刻蚀阻挡层，形成接触孔；

去除所述第一光刻胶图形；

在所述接触孔内形成第二刻蚀阻挡层；

在所述第一层间介质层的表面形成第二层间介质层、保护层；

在所述保护层的表面形成第二光刻胶图形；

以所述第二光刻胶图形为掩膜依次刻蚀所述保护层、第二层间介质层，直至底部露出所述第二刻蚀阻挡层，形成沟槽；

去除所述第二光刻胶层以及所述接触孔内的第二刻蚀阻挡层；

刻蚀所述接触孔底部的第一刻蚀阻挡层，露出所述金属布线层。

2.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述第一刻蚀阻挡层材料为氮掺杂的碳化硅，其中Si元素质量百分比为50％至60％，C元素质量百分比为10％至20％，N元素质量百分比为25％至30％。

3.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述第一层间介质层的材料为低介电常数材料。

4.如权利要求3所述的双镶嵌结构的形成方法，其特征在于，所述第一层间介质层的材料包括含碳二氧化硅材料或者黑钻石材料。

5.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述第二刻蚀阻挡层的材料为低温氧化硅材料。

6.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述第二层间介质层的材料为低介电常数材料。

7.如权利要求6所述的双镶嵌结构的形成方法，其特征在于，所述第一层间介质层的材料包括含碳二氧化硅材料或者黑钻石材料。

8.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述保护层材料为二氧化硅。

9.如权利要求8所述的双镶嵌结构的形成方法，其特征在于，所述保护层通过在层间介质层表面沉积正硅酸乙酯层，并低温氧化形成。

10.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述去除接触孔内的第二刻蚀阻挡层采用选择性刻蚀法。

11.一种半导体结构，其特征在于，包括：

半导体衬底；

位于所述半导体衬底上的金属布线层；

位于所述金属布线层上的第一刻蚀阻挡层；

位于所述第一刻蚀阻挡层上的第一层间介质层；

接触孔，位于所述第一层间介质层内，底部露出第一刻蚀阻挡层；

形成于所述接触孔内的第二刻蚀阻挡层；

位于所述第一层间介质层上的第二层间介质层；

位于所述第二层间介质层上的保护层；

12.如权利要求11所述的半导体结构，其特征在于，所述第一刻蚀阻挡层材料为氮掺杂的碳化硅，其中Si元素质量百分比为50％至60％，C元素质量百分比为10％至20％，N元素质量百分比为25％至30％。

13.如权利要求11所述的半导体结构，其特征在于，所述第一层间介质层的材料为低介电常数材料。

14.如权利要求13所述的半导体结构，其特征在于，所述第一层间介质层的材料包括含碳二氧化硅材料或者黑钻石材料。

15.如权利要求11所述的半导体结构，其特征在于，所述第二刻蚀阻挡层的材料为低温氧化硅材料。

16.如权利要求11所述的半导体结构，其特征在于，所述第二层间介质层的材料为低介电常数材料。

17.如权利要求16所述的半导体结构，其特征在于，所述第一层间介质层的材料包括含碳二氧化硅材料或者黑钻石材料。

18.如权利要求11所述的半导体结构，其特征在于，所述保护层材料为正硅酸乙酯低温氧化所形成的二氧化硅。