CN102035492A - 层叠型带通滤波器 - Google Patents

Abstract

本发明涉及层叠型带通滤波器。带通滤波器具备使邻接的2个谐振器发生电磁场耦合的3个谐振器和使不邻接的2个谐振器发生电容性耦合的并联的2个耦合路径。2个耦合路径分别包括串联连接的电容器、电感器和电容器。2个耦合路径具有在带通滤波器的通过/衰减特性中在比通频带低频的一侧形成衰减极的功能。

Description

层叠型带通滤波器

技术领域

本发明涉及一种具备设置在具有层叠的多个电介质层的层叠体内的3个以上谐振器的层叠型带通滤波器。

背景技术

近年来，在无线LAN(局域网)用的通信装置、蓝牙(注册商标)标准的通信装置、WiMAX(WiMAX(注册商标)：微波存取全球互通)标准的通信装置、便携式电话机等无线通信装置中，谋求小型化、薄型化，另一方面，谋求能用1台来处理频带不同的多个系统的信号。上述无线通信装置中的电子部件之一有对发送信号、接收信号进行滤波的带通滤波器。在该带通滤波器中，也要求小型化、薄型化。因此，作为能对应上述无线通信装置中的使用频带而且能实现小型化、薄型化的带通滤波器，例如如日本特开2006-33614号公报、日本特开2006-54508号公报和日本特开平11-41004号公报所示，提出了具备设置在具有层叠的多个电介质层的层叠体内的多个谐振器的层叠型带通滤波器。在该层叠型带通滤波器中，邻接的2个谐振器发生电磁场耦合。电磁场耦合包括电感性耦合和电容性耦合。

如日本特开2006-33614号公报和日本特开2006-54508号公报所示，在具备3个以上谐振器、以使邻接的2个谐振器发生电磁场耦合的方式构成的层叠型带通滤波器中，存在具备使不邻接的2个谐振器发生电容性耦合的耦合路径的层叠型带通滤波器。该耦合路径包含电容器。通过设置这种耦合路径，从而能在带通滤波器的通过/衰减特性中，在比通频带低频的一侧形成衰减极(attenuation pole，衰减极点)，由此能提高比通频带低频的一侧的带通滤波器的衰减特性。

如日本特开2006-33614号公报和日本特开2006-54508号公报所示，当在具备3个以上谐振器的层叠型带通滤波器中，设置使不邻接的2个谐振器发生电容性耦合的耦合路径时，有时因该耦合路径会导致在比通频带高频的一侧产生杂波(spurious)。通常认为该杂波产生的原因如下。上述耦合路径除了电容器以外还包括与电容器串联连接的导电通路。该导电通路具有电感，因此能视为电感器(inductor)。因此，耦合路径能视为基于电容器和电感器的串联谐振电路。该串联谐振电路的谐振频率一般成为比通频带高的频率。其结果是，在带通滤波器的通过/衰减特性中，在比通频带高频的一侧，因上述串联谐振电路会导致产生衰减量变小的峰(peak)(以下记作低衰减峰)。产生该低衰减峰的频率是上述串联谐振电路的谐振频率。该低衰减峰使比通频带高频一侧的带通滤波器的衰减特性劣化，特别是会成为具有低衰减峰的频率或其附近频率的杂波的产生原因。

特别是在为了响应于降低通频带中的插入损失的要求而用介电常数大的多个电介质层来构成层叠体的情况下，上述低衰减峰会显著发生。

另外，在用于无线通信装置的带通滤波器中，有时谋求降低通频带中的插入损失并且阻频带内的特定频带中的衰减量为规定值以上的特性。例如，在处理频带不同的多个系统的信号的无线通信装置中，对于在某1个系统中使用的带通滤波器，有时谋求其他系统的信号的频带中的衰减量为规定值以上的特性。在这种情况下，会产生如下问题：当产生上述低衰减峰的频率存在于谋求衰减量为规定值以上的频带内时，无法得到带通滤波器的期望的特性。

因此，考虑通过使串联谐振电路中的电容器的电容和电感器的电感的至少一方变小，来使串联谐振电路的谐振频率即产生低衰减峰的频率向比谋求衰减量成为规定值以上的频带高频的一侧移动。然而，当使电容、电感变小时，在比通频带低频的一侧不会形成衰减极，或者衰减极的频率、衰减量发生变化，会产生损害了耦合路径原本的功能的问题。

在日本特开2006-33614号公报和日本特开2006-54508号公报中，记载了设有在与不邻接的2个谐振电极各自之间形成电容器的2个调整电极和将该2个调整电极电连接起来的连接电极的带通滤波器。另外，在日本特开2006-33614号公报和日本特开2006-54508号公报中，记载了通过降低位于不邻接的2个谐振电极之间的在谐振电极和连接电极之间产生的静电电容来降低在比通频带高频的一侧产生的杂波(低衰减峰)的技术。然而，该技术无法使产生低衰减峰的频率向谋求衰减量成为规定值以上的频带以外移动。

在日本特开平11-41004号公报中，记载了因使邻接的谐振器间电容性耦合的导体层而导致将在比通频带高频的一侧产生的不需要谐振的产生位置向高频侧移动的技术。然而，在日本特开平11-41004号公报中没有记载使不邻接的2个谐振器间电容性耦合的耦合路径，也没有记载由该耦合路径导致产生的低衰减峰所引起的问题的解决方案。

发明内容

本发明的目的在于提供一种层叠型带通滤波器，其能在不损害用于在比通频带低频的一侧形成衰减极的耦合路径的功能的情况下，控制因耦合路径而在比通频带高频的一侧产生的低衰减峰的频率。

本发明的层叠型带通滤波器具备：层叠体，其包括层叠的多个电介质层；3个以上的谐振器，其以使邻接的2个谐振器发生电磁场耦合的方式设置在上述层叠体内；以及并联的多个耦合路径，其使不邻接的2个谐振器发生电容性耦合。各耦合路径包括串联连接的电容器和电感器。

在本发明的层叠型带通滤波器中，3个以上的谐振器和多个耦合路径也可以用设置在层叠体内的多个导体层构成。

另外，在本发明的层叠型带通滤波器中，多个耦合路径各自的谐振频率也可以互不相同。

另外，在本发明的层叠型带通滤波器中，也可以是3个以上谐振器都是具有开路端和短路端的1/4波长谐振器，多个耦合路径将不邻接的2个谐振器的开路端彼此电连接。

另外，在本发明的层叠型带通滤波器中，各耦合路径也可以包括2个电容器和将该2个电容器电连接的电感器。

本发明的层叠型带通滤波器具备使不邻接的2个谐振器发生电容性耦合的并联的多个耦合路径，各耦合路径包括串联连接的电容器和电感器。在本发明中，形成在比通频带低频的一侧的衰减极的频率、衰减量主要依赖于多个耦合路径所包括的多个电容器的合成电容。另一方面，在本发明中，由多个耦合路径各自构成串联谐振电路。各耦合路径(串联谐振电路)的谐振频率依赖于各耦合路径中的电容器的电容和电感器的电感。因此，根据本发明，能使多个耦合路径所包括的多个电容器的合成电容成为适于形成衰减极的值，同时能调整各耦合路径中的电容器的电容和电感器的电感，控制各耦合路径(串联谐振电路)的谐振频率即产生低衰减峰的频率。因此，根据本发明，能在不损害用于在比通频带低频的一侧形成衰减极的耦合路径的功能的情况下，控制因耦合路径而在比通频带高频的一侧产生的低衰减峰的频率。

本发明的其他目的、特征和好处通过以下说明就充分明确了。

附图说明

图1是表示本发明的一个实施方式的层叠型带通滤波器的电路结构的电路图。

图2是表示本发明的一个实施方式的层叠型带通滤波器的外观的立体图。

图3A～图3C是表示本发明的一个实施方式中的层叠体的第1层到第3层的电介质层的上表面的说明图。

图4A～图4C是表示本发明的一个实施方式中的层叠体的第4层到第6层的电介质层的上表面的说明图。

图5A～图5C是表示本发明的一个实施方式中的层叠体的第7层和第8层的电介质层的上表面以及第9层电介质层及其下方的导体层的说明图。

图6是表示比较例的层叠型带通滤波器的电路结构的电路图。

图7是表示比较例的层叠型带通滤波器中的层叠体的第6层的电介质层的上表面的说明图。

图8是表示比较例的层叠型带通滤波器的通过/衰减特性的一例的特性图。

图9是表示比较例的层叠型带通滤波器的通过/衰减特性的其他例的特性图。

图10是表示本发明的一个实施方式中的实施例的层叠型带通滤波器和比较例的层叠型带通滤波器的通过/衰减特性的一例的特性图。

具体实施方式

下面，参照附图详细说明本发明的实施方式。首先，参照图1说明本发明的一个实施方式的层叠型带通滤波器的电路结构。本实施方式的层叠型带通滤波器(以下仅记为带通滤波器)1具备输入端子2、输出端子3、3个谐振器4、5、6、并联的2个耦合路径7、8以及电容器17、18。输入端子2用于信号的输入。输出端子3用于信号的输出。谐振器4电连接到输入端子2。谐振器6电连接到输出端子3。谐振器5在电路结构上设置在谐振器4和谐振器6之间。邻接的谐振器4、5相互电磁场耦合。邻接的谐振器5、6也相互电磁场耦合。电磁场耦合中包括电感性耦合和电容性耦合。

谐振器4具有相互电连接的电感器11和电容器14。谐振器5具有相互电连接的电感器12和电容器15。谐振器6具有相互电连接的电感器13和电容器16。电感器11、12相互电感性耦合。同样，电感器12、13也相互电感性耦合。在图1中，将电感器11、12之间的电感性耦合以及电感器12、13之间的电感性耦合用附加记号M的曲线表示。

电感器11的一端和电容器14、17的各一端与输入端子2电连接。电感器11的另一端和电容器14的另一端电连接于接地。电感器12的一端和电容器15、18的各一端与电容器17的另一端电连接。电感器12的另一端和电容器15的另一端电连接于接地。电感器13的一端、电容器16的一端以及输出端子3与电容器18的另一端电连接。电感器13的另一端和电容器16的另一端电连接于接地。谐振器5通过电感器11、12发生电感性耦合而与谐振器4电感性耦合，并且经由电容器17与谐振器4电容性耦合。另外，谐振器5通过电感器12、13发生电感性耦合而与谐振器6电感性耦合，并且经由电容器18与谐振器6电容性耦合。

谐振器4、5、6都是具有开路端和短路端的1/4波长谐振器，是利用通过电容器14、15、16使电感器11、12、13的物理长度比1/4波长短的效果的1/4波长谐振器。在谐振器4中，电感器11和电容器14的连接点是开路端，电感器11和电容器14的接地侧的端部是短路端。在谐振器5中，电感器12和电容器15的连接点是开路端，电感器12和电容器15的接地侧的端部是短路端。在谐振器6中，电感器13和电容器16的连接点是开路端，电感器13和电容器16的接地侧的端部是短路端。

耦合路径7、8使不邻接的2个谐振器4、6电容性耦合。耦合路径7、8并联设置，以使谐振器4、6的开路端彼此电连接。即，耦合路径7、8的各一端与输入端子2和谐振器4的开路端电连接，耦合路径7、8的各另一端与输出端子3和谐振器6的开路端电连接。

耦合路径7具有电容器21、22和将电容器21、22电连接的电感器23。电容器21的一端与输入端子2和谐振器4的开路端电连接。电容器21的另一端与电感器23的一端电连接。电感器23的另一端与电容器22的一端电连接。电容器22的另一端与输出端子3和谐振器6的开路端电连接。耦合路径7通过串联连接的电容器21、电感器23以及电容器22构成串联谐振电路。

耦合路径8具有电容器24、25和将电容器24、25电连接的电感器26。电容器24的一端与输入端子2和谐振器4的开路端电连接。电容器24的另一端与电感器26的一端电连接。电感器26的另一端与电容器25的一端电连接。电容器25的另一端与输出端子3和谐振器6的开路端电连接。耦合路径8通过串联连接的电容器24、电感器26以及电容器25构成串联谐振电路。

耦合路径7、8具有在带通滤波器1的通过/衰减特性中在比通频带低频的一侧形成衰减极的功能。衰减极的频率、衰减量主要依赖于耦合路径7、8所包括的电容器21、22、24、25的合成电容。

在本实施方式的带通滤波器1中，当对输入端子2输入信号时，将其中的带通滤波器的通频带内的频率的信号选择性地从输出端子3输出。

下面，参照图2说明带通滤波器1的构造的概要。图2是表示带通滤波器1的外观的立体图。带通滤波器1具备用于将带通滤波器1的结构要素一体化的层叠体30。后面将详细说明，层叠体30是多个电介质层和多个导体层层叠构成的。

层叠体30成长方体形状。层叠体30的外表面包括上表面30A、底面30B以及4个侧面30C～30F。上表面30A和底面30B相互朝向相反的一侧，侧面30C、30D也相互朝向相反的一侧，侧面30E、30F也相互朝向相反的一侧。侧面30C～30F相对于上表面30A和底面30B垂直。在层叠体30中，与上表面30A和底面30B垂直的方向是多个电介质层以及多个导体层的层叠方向。在图2中，用附加记号T的箭头表示该层叠方向。

带通滤波器1还具备配置在层叠体30的外表面上的输入用导体层31、输出用导体层32以及接地用导体层33、34。导体层31配置在侧面30C上。导体层32配置在侧面30D上。导体层33配置在侧面30E上。导体层34配置在侧面30F上。导体层31～34的平面形状都是矩形。

输入用导体层31的一个端部配置在上表面30A和侧面30C之间的棱线的位置。输入用导体层31的另一个端部配置在底面30B和侧面30C之间的棱线的位置。输入用导体层31构成输入端子2。

输出用导体层32的一个端部配置在上表面30A和侧面30D之间的棱线的位置。输出用导体层32的另一个端部配置在底面30B和侧面30D之间的棱线的位置。输出用导体层32构成输出端子3。

接地用导体层33的一个端部配置在上表面30A和侧面30E之间的棱线的位置。接地用导体层33的另一个端部配置在底面30B和侧面30E之间的棱线的位置。接地用导体层33接地连接。

接地用导体层34的一个端部配置在上表面30A和侧面30F之间的棱线的位置。接地用导体层34的另一个端部配置在底面30B和侧面30F之间的棱线的位置。接地用导体层34接地连接。

下面，参照图3A～图5C详细说明层叠体30。图3A～图3C分别表示从上起第1层～第3层电介质层的上表面。图4A～图4C分别表示从上起第4层～第6层电介质层的上表面。图5A和图5B分别表示从上起第7层和第8层电介质层的上表面。图5C以从上方观察的状态表示从上起第9层电介质层及其下方的导体层。在图3C、图4A～图4C中，圆圈表示通孔(throughhole)。

在图3A示出的第1层电介质层41的上表面、即层叠体30的上表面30A，形成有导体层411、412、413、414。导体层411与输入用导体层31连接。导体层412与输出用导体层32连接。导体层413与接地用导体层33连接。导体层414与接地用导体层34连接。

在图3B示出的第2层电介质层42的上表面形成有导体层421、422。导体层421、422都与接地用导体层33、34连接。

在图3C示出的第3层电介质层43的上表面形成有谐振器用导体层431、432、433。导体层431、432、433从图3C中的左侧起按导体层431、432、433的顺序在左右方向上排列。导体层431具有第1端部431a、其相反侧的第2端部431b、以及在第1端部431a的附近向导体层432侧突出的突出部431c。导体层432具有第1端部432a、其相反侧的第2端部432b、在第1端部432a的附近向导体层431侧突出的突出部432c、以及在第1端部432a的附近向导体层433侧突出的突出部432d。导体层433具有第1端部433a、其相反侧的第2端部433b、以及在第1端部433a的附近向导体层432侧突出的突出部433c。第2端部431b、432b、433b与接地用导体层33连接。突出部431c和突出部432c相互对置。突出部432d和突出部433c相互对置。

另外，在电介质层43中，形成有在第1端部431a的附近与导体层431连接的2个通孔、在第1端部432a的附近与导体层432连接的通孔、以及在第1端部433a的附近与导体层433连接的2个通孔。

在图4A示出的第4层电介质层44的上表面形成有谐振器用导体层441、442、443和导体层444、445、446。导体层441、442、443从图4A中的左侧按导体层441、442、443的顺序在左右方向上排列。导体层444、445、446分别配置在导体层441、442、443的图4A中的上侧的各端部与电介质层44的上表面的图4A中的上侧的边之间。导体层444、445、446与接地用导体层34连接。导体层441、442、443的各另一个端部与接地用导体层33连接。

另外，在电介质层44中形成有与导体层441连接的2个通孔、与导体层442连接的通孔、以及与导体层443连接的2个通孔。与导体层441连接的2个通孔连接到与导体层431连接的2个通孔。与导体层442连接的通孔连接到与导体层432连接的通孔。与导体层443连接的2个通孔连接到与导体层433连接的2个通孔。

在图4B示出的第5层电介质层45的上表面形成有谐振器用导体层451、452、453。导体层451、452、453从图4B中的左侧起按导体层451、452、453的顺序在左右方向上排列。导体层451具有第1端部451a、其相反侧的第2端部451b、以及在第1端部451a的附近向导体层452侧突出的突出部451c。导体层452具有第1端部452a、其相反侧的第2端部452b、在第1端部452a的附近向导体层451侧突出的突出部452c、以及在第1端部452a的附近向导体层453侧突出的突出部452d。导体层453具有第1端部453a、其相反侧的第2端部453b、以及在第1端部453a的附近向导体层452侧突出的突出部453c。第2端部451b、452b、453b与接地用导体层33连接。突出部451c和突出部452c相互对置。突出部452d和突出部453c相互对置。对导体层451经由形成于电介质层43、44的多个通孔连接导体层431、441。对导体层452经由形成于电介质层43、44的多个通孔连接导体层432、442。对导体层453经由形成于电介质层43、44的多个通孔连接导体层433、443。

另外，在电介质层45中形成有在第1端部451a的附近与导体层451连接的通孔和在第1端部453a的附近与导体层453连接的通孔。

在图4C示出的第6层电介质层46的上表面形成有导体层461、462。导体层461、462都向图4C中的左右方向延伸。导体层462配置在导体层461和电介质层46的上表面的图4C中的上侧的边之间。导体层461具有2个电容器形成部461a、461b和连接电容器形成部461a、461b的连接部461c。连接部461c的宽度(图4C中的上下方向的尺寸)小于电容器形成部461a、461b的宽度。导体层462具有2个电容器形成部462a、462b和连接电容器形成部462a、462b的连接部462c。连接部462c的宽度小于电容器形成部462a、462b的宽度。另外，在电介质层46中，形成有与形成于电介质层45的2个通孔连接的2个通孔。

在图5A示出的第7层电介质层47的上表面形成有导体层471、472。导体层471与输入用导体层31连接。导体层472与输出用导体层32连接。对导体层471经由形成于电介质层43～46的多个通孔连接导体层431、441、451。对导体层472经由形成于电介质层43～46的多个通孔连接导体层433、443、453。

在图5B示出的第8层电介质层48的上表面形成有导体层481。导体层481与接地用导体层33、34连接。

在图5C示出的第9层电介质层49的下表面即层叠体30的底面30B形成有导体层491、492、493、494。导体层491与输入用导体层31连接。导体层492与输出用导体层32连接。导体层493与接地用导体层33连接。导体层494与接地用导体层34连接。

图1中的电感器11采用通过形成于电介质层43、44的多个通孔连接的谐振器用导体层431、441、451而构成。图1中的电感器12采用通过形成于电介质层43、44的多个通孔连接的谐振器用导体层432、442、452而构成。图1中的电感器13采用通过形成于电介质层43、44的多个通孔连接的谐振器用导体层433、443、453而构成。

导体层444隔着电介质层43与谐振器用导体层431对置，并且隔着电介质层44与谐振器用导体层451对置。另外，导体层444的一个端部与谐振器用导体层441对置。图1中的电容器14由这些导体层431、441、444、451和电介质层43、44构成。导体层445隔着电介质层43与谐振器用导体层432对置，并且隔着电介质层44与谐振器用导体层452对置。另外，导体层445的一个端部与谐振器用导体层442对置。图1中的电容器15由这些导体层432、442、445、452和电介质层43、44构成。导体层446隔着电介质层43与谐振器用导体层433对置，并且隔着电介质层44与谐振器用导体层453对置。另外，导体层446的一个端部与谐振器用导体层443对置。图1中的电容器16由这些导体层433、443、446、453和电介质层43、44构成。

谐振器用导体层431的突出部431c和谐振器用导体层432的突出部432c相互对置。另外，谐振器用导体层451的突出部451c和谐振器用导体层452的突出部452c相互对置。图1中的电容器17由这些突出部431c、432c、451c、452c构成。谐振器用导体层432的突出部432d和谐振器用导体层433的突出部433c相互对置。另外，谐振器用导体层452的突出部452d和谐振器用导体层453的突出部453c相互对置。图1中的电容器18由这些突出部432d、433c、452d、453c构成。

图1示出的耦合路径7由导体层451、453、461和电介质层45构成。图1示出的耦合路径8由导体层451、453、462和电介质层45构成。下面，详细说明构成耦合路径7的电容器21、22和电感器23以及构成耦合路径8的电容器24、25和电感器26。

导体层461的电容器形成部461a隔着电介质层45与谐振器用导体层451中的第1端部451a的附近部分对置。导体层461的电容器形成部461b隔着电介质层45与谐振器用导体层453中的第1端部453a的附近部分对置。图1中的电容器21由导体层451、电容器形成部461a以及电介质层45构成。图1中的电容器22由导体层453、电容器形成部461b以及电介质层45构成。图1中的电感器23由导体层461的连接部461c构成。

导体层462的电容器形成部462a隔着电介质层45与谐振器用导体层451中的第1端部451a的附近部分对置。导体层462的电容器形成部462b隔着电介质层45与谐振器用导体层453中的第1端部453a的附近部分对置。图1中的电容器24由导体层451、电容器形成部462a以及电介质层45构成。图1中的电容器25由导体层453、电容器形成部462b以及电介质层45构成。图1中的电感器26由导体层462的连接部462c构成。

图3A～图5C示出的电介质层41～49以及多个导体层被层叠，形成图2示出的层叠体30。图2示出的导体层31～34形成在该层叠体30的外表面。

作为电介质层41～49的材料能采用树脂、陶瓷或者将两者复合而成的材料等各种材料。为了高频特性优良，作为层叠体30特别优选将电介质层41～49的材料通过低温同时烧成法制成陶瓷的产品。另外，为了减少通频带中的插入损失，作为电介质层41～49的材料优选介电常数大的材料。作为一个例子，电介质层41～49的相对介电常数为75。

如以上说明的那样，本实施方式的带通滤波器1具备：包括层叠的多个电介质层的层叠体30、以使邻接的2个谐振器发生电磁场耦合的方式设置在层叠体30内的3个谐振器4、5、6、以及使不邻接的2个谐振器4、6电容性耦合的并联的2个耦合路径7、8。耦合路径7通过串联连接的电容器21、电感器23以及电容器22构成串联谐振电路。耦合路径8通过串联连接的电容器24、电感器26以及电容器25构成串联谐振电路。谐振器4、5、6和耦合路径7、8用设置在层叠体30内的多个导体层构成。

下面，详细说明本实施方式的带通滤波器1中的耦合路径7、8的作用效果。如上所述，耦合路径7、8具有在带通滤波器1的通过/衰减特性中在比通频带低频的一侧形成衰减极的功能。衰减极的频率、衰减量主要依赖于耦合路径7、8所包括的电容器21、22、24、25的合成电容。在此，为了简化说明，如图1所示，设电容器21、22的电容为C_P1，设电容器24、25的电容为C_P2。另外，设电感器23的电感为L_CP1，设电感器26的电感为L_CP2。电容器21、22、24、25的合成电容成为C_P1/2+C_P2/2。

另一方面，耦合路径7(串联谐振电路)的谐振频率f₁依赖于电容器21、22的电容C_P1和电感器23的电感L_CP1。同样，耦合路径8(串联谐振电路)的谐振频率f₂依赖于电容器24、25的电容C_P2和电感器26的电感L_CP2。谐振频率f₁、f₂用下述的式(1)、(2)表示。

$f_1=1/2\mathrm{\π}\sqrt{\mathrm{}}\·(L_{\mathrm{CP}1}\·C_{P1}/2)=1/\mathrm{\π}\sqrt{\mathrm{}}(2L_{\mathrm{CP}1}\·C_{P1})\·\·\·\left(1\right)$

$f_2=1/2\mathrm{\π}\sqrt{\mathrm{}}(L_{\mathrm{CP}2}\·C_{P2}/2)=1/\mathrm{\π}\sqrt{\mathrm{}}(2L_{\mathrm{CP}2}\·C_{P2})\·\·\·\left(2\right)$

在本实施方式的带通滤波器1中，在比通频带高频的一侧中，在谐振频率f₁的位置产生耦合路径7(串联谐振电路)导致的低衰减峰，在谐振频率f₂的位置产生耦合路径8(串联谐振电路)导致的低衰减峰。此外，在谐振频率f₁、f₂相等的情况下，耦合路径7导致的低衰减峰和耦合路径8导致的低衰减峰重叠，在外观上在比通频带高频的一侧产生的低衰减峰变成一个。

根据本实施方式，将耦合路径7、8所包括的电容器21、22、24、25的合成电容设定为适合于形成衰减极的值，能形成衰减极。而且，根据本实施方式，能调整耦合路径7中的电容器21、22的电容C_P1和电感器23的电感L_CP1以及耦合路径8中的电容器24、25的电容C_P2和电感器26的电感L_CP2，控制各耦合路径7、8的谐振频率f₁、f₂即产生低衰减峰的频率。因此，根据本实施方式，能在不损害用于在比通频带低频的一侧形成衰减极的耦合路径7、8的功能的情况下，控制因耦合路径7、8而在比通频带高频的一侧产生的低衰减峰的频率。

此外，电容器21、22的电容C_P1例如能通过改变导体层461的电容器形成部461a、461b的面积来进行控制。电感器23的电感L_CP1例如能通过改变导体层461的连接部461c的宽度来进行控制。电容器24、25的电容C_P2例如能通过改变导体层462的电容器形成部462a、462b面积来进行控制。电感器26的电感L_CP2例如能通过改变导体层462的连接部462c的宽度来进行控制。

下面，一边比较本实施方式的带通滤波器1与比较例的带通滤波器，一边更详细地说明耦合路径7、8的作用效果。首先，参照图6说明比较例的带通滤波器101的电路结构。如图6所示，比较例的带通滤波器101具备耦合路径107来代替图1示出的带通滤波器1中的耦合路径7，不具备耦合路径8。耦合路径107具备电容器121、122以及电感器123来代替带通滤波器1中的电容器21、22以及电感器23。比较例的带通滤波器101的其他结构与带通滤波器1相同。

接着，参照图7说明比较例的带通滤波器101的层叠体与带通滤波器1的层叠体30的不同点。图7表示比较例的带通滤波器101的层叠体中的从上起第6层电介质层56的上表面。在图7中，圆圈表示通孔。比较例的带通滤波器101的层叠体具有图7示出的电介质层56来代替带通滤波器1的层叠体30中的第6层电介质层46。在该电介质层56的上表面形成有导体层561。导体层561具有2个电容器形成部561a、561b和连接电容器形成部561a、561b的连接部561c。另外，在电介质层56中形成有与形成于图4B示出的电介质层45的2个通孔连接的2个通孔。比较例的带通滤波器101的层叠体的其他结构与带通滤波器1的层叠体30。

在比较例的带通滤波器101中，耦合路径107由形成于图4B示出的电介质层45的导体层451、453、导体层561、电介质层45构成。导体层561的电容器形成部561a隔着电介质层45与谐振器用导体层451对置。导体层561的电容器形成部561b隔着电介质层45与谐振器用导体层453对置。图6中的电容器121由导体层451、电容器形成部561a以及电介质层45构成。图6中的电容器122由导体层453、电容器形成部561b以及电介质层45构成。图6中的电感器123由导体层561的连接部561c构成。

耦合路径107具有在带通滤波器101的通过/衰减特性中在比通频带低频的一侧形成衰减极的功能。衰减极的频率、衰减量主要依赖于电容器121、122的合成电容。在此，为了简化说明，如图6所示，设电容器121、122的电容为C_P。另外，设电感器123的电感为L_CP。电容器121、122的合成电容为C_P/2。

另外，耦合路径107通过串联连接的电容器121、电感器123以及电容器122构成串联谐振电路。耦合路径107(串联谐振电路)的谐振频率f₀用下述的式(3)表示。

$f_0=1/2\mathrm{\π}\sqrt{\mathrm{}}(L_{\mathrm{CP}}\·C_P/2)=1/\mathrm{\π}\sqrt{\mathrm{}}(2L_{\mathrm{CP}}\·C_P)\·\·\·\left(3\right)$

在比较例的带通滤波器101中，在比通频带高频的一侧中，在谐振频率f₀的位置产生耦合路径107(串联谐振电路)导致的低衰减峰。

接着，参照图8和图9说明求出比较例的带通滤波器101的通过/衰减特性的第1仿真(simulate)的结果。在该仿真中，设计带通滤波器101以使通频带为约2.4～2.5GHz，求出带通滤波器101的通过/衰减特性。此外，2.4～2.5GHz的频带与在无线电LAN中使用的一个频带对应。在图8和图9中，横轴是频率，纵轴是衰减量。

在第1仿真中，首先，求出以在比通频带低频的一侧形成衰减极的方式设定电容器121、122的电容C_P和电感器123的电感L_CP的情况下的带通滤波器101的通过/衰减特性。将该通过/衰减特性在图8中用附图标记61表示，在图9中用附图标记71表示。在该通过/衰减特性中，在约4.8GHz的位置产生低衰减峰，其结果是，4.8～5.0GHz的频带中的衰减量小于30dB。在该特性中，在对带通滤波器101要求4.8～5.0GHz的频带中的衰减量为30dB以上的特性的情况下，无法满足该要求。此外，4.8～5.0GHz的频带与在无线电LAN中使用的另一个频带对应。

因此，考虑通过使电容C_P或者电感L_CP变小来使产生低衰减峰的频率向比频带4.8～5.0GHz高频的一侧移动。在仿真中，求出与实现用附图标记61、71表示的特性的条件相比电容C_P为约1/2的情况的特性和与实现用附图标记61、71表示的特性的条件相比电感L_CP为约1/2的情况的特性。将使电容C_P为约1/2的情况的特性在图8中用附图标记62表示。另外，将使电感L_CP为约1/2的情况的特性在图9中用附图标记72表示。

如图8和图9所示，在使电容C_P为约1/2和使电感L_CP为约1/2的任一情况下，都能使产生低衰减峰的频率向比频带4.8～5.0GHz高频的一侧移动。然而，在使电容C_P为约1/2的情况中，在比通频带低频的一侧不形成衰减极。另外，在使电感L_CP为约1/2的情况中，与用附图标记71表示的特性相比，衰减极的频率发生变化，并且衰减极中的衰减量变小。从第1仿真的结果可知，在使电容C_P或者电感L_CP变小的情况中，即使能使产生低衰减峰的频率向高频侧移动，通频带的低频一侧的衰减特性也会恶化。

接着，参照图10，说明将比较例的带通滤波器101和本实施方式中的实施例的带通滤波器1的通过/衰减特性进行比较的第2仿真的结果。在该仿真中，首先，通频带为约2.4～2.5GHz，设计带通滤波器101以使在比通频带低频的一侧形成衰减极，求出带通滤波器101的通过/衰减特性。在图10中用附图标记81表示该带通滤波器101的通过/衰减特性。在图10中，横轴是频率，纵轴是衰减量。在用附图标记81表示的特性中，在约5.0GHz的位置产生低衰减峰，其结果是，4.8～5.0GHz的频带中的衰减量小于30dB。

实施例的带通滤波器1与比较例的带通滤波器101同样，设计为通频带为约2.4～2.5GHz。在实施例中，电容器21、22的电容C_P1和电容器24、25的电容C_P2满足以下条件。

C_P1＝aC_P、C_P2＝bC_P、a+b＝1(其中，a、b大于0小于1。)

根据上述条件，实施例中的耦合路径7、8所包括的电容器21、22，24、25的合成电容等于比较例中的耦合路径107所包括的电容器121、122的合成电容。

另外，在实施例中，电感器23的电感L_CP1和电感器26的电感L_CP2都与比较例中的电感器123的电感L_CP大致相等。

在这种实施例的条件中，从式(1)、(2)、(3)可理解，耦合路径7的谐振频率f₁和耦合路径8的谐振频率f₂分别是比较例中的耦合路径107的谐振频率f₀的约

倍、约倍，都比f₀高。在实施例中，设a为约0.6，设b为约0.4。因此，f₂比f₁高。此外，在实施例中，主要通过使电容C_P1与电容C_P2不同来使谐振频率f₁与谐振频率f₂不同。但是，也可以通过使电容C_P1和电容C_P2相等、使电感L_CP1与电感L_CP2不同来使谐振频率f₁与谐振频率f₂不同。或者，也可以通过使电容C_P1与电容C_P2不同、而且使电感L_CP1与电感L_CP2不同，来使谐振频率f₁与谐振频率f₂不同。

在图10中用附图标记82表示实施例的带通滤波器1的通过/衰减特性。在该特性中，在约6.3GHz和约7.8GHz的位置产生2个低衰减峰。另外，该2个低衰减峰中的衰减量大于用附图标记81表示的比较例中的低衰减峰中的衰减量。而且，在实施例的带通滤波器1的通过/衰减特性中，4.8～5.0GHz的频带中的衰减量为30dB以上。在原理上，实施例中的2个低衰减峰的频率是耦合路径7的谐振频率f₁和耦合路径8的谐振频率f₂。

另外，在实施例的带通滤波器1的通过/衰减特性中，在比通频带低频的一侧产生与用附图标记81表示的比较例相同的衰减极。如上所述，认为这是实施例中的耦合路径7、8所包括的电容器21、22、24、25的合成电容与比较例中的耦合路径107所包括的电容器121、122的合成电容相等而引起的。

从第2仿真的结果可理解，根据本实施方式，能将2个耦合路径7、8所包括的电容器21、22、24、25的合成电容设定为适合于形成比通频带低频的一侧中的衰减极的值，形成衰减极。而且，根据本实施方式，能调整耦合路径7中的电容器21、22的电容C_P1和电感器23的电感L_CP1以及耦合路径8中的电容器24、25的电容C_P2和电感器26的电感L_CP2，控制各耦合路径7、8的谐振频率f₁、f₂即产生低衰减峰的频率。因此，根据本实施方式，能在不损害用于在比通频带低频的一侧形成衰减极的耦合路径7、8的功能的情况下，控制因耦合路径7、8而在比通频带高频的一侧产生的低衰减峰的频率。由此，根据本实施方式，能抑制因耦合路径7、8而在比通频带高频的一侧产生杂波。

此外，本发明不限于上述实施方式，能进行各种变更。例如，在实施方式中，设有2个耦合路径7、8作为使不邻接的2个谐振器4、6电容性耦合的并联的多个耦合路径。但是，在本发明中，也可以设置3个以上的耦合路径作为并联的多个耦合路径。在这种情况下，将3个以上的耦合路径所包括的多个电容器的合成电容设定为适合于形成比通频带低频的一侧中的衰减极的值，由此能形成衰减极。另外，在这种情况下，通过调整各耦合路径中的电容器的电容和电感器的电感，从而能在比通频带高频的一侧产生1个以上且耦合路径的数量以下的数量的低衰减峰，而且能控制它们的频率。

在此，考察并联设置n个(n为2以上的整数)与图1示出的耦合路径7、8结构相同的耦合路径的情况中的各耦合路径的谐振频率。首先，在仅设有一个耦合路径107的比较例的带通滤波器101中，将以在比通频带低频的一侧形成衰减极的方式设定的电容器121、122的电容设为C_P。为了简化说明，将在设有n个耦合路径的情况下的各耦合路径中所包括的2个电容器的电容设为C_P/n。另外，使各耦合路径所包括的电感器的电感与比较例中的电感器123的电感L_CP相等。由此，在设有n个耦合路径的情况下也能形成衰减极。在这种情况下，各耦合路径的谐振频率为比较例中的耦合路径107的谐振频率f₀的倍。据此，大体上可以说，能通过使耦合路径的数量n变大来使耦合路径的谐振频率变得更高。此外，虽然在此说明了n个耦合路径的谐振频率相等的情况，但是还能通过调整各耦合路径中的电容器的电容和电感器的电感来分别独立控制n个耦合路径的谐振频率。因此，在设有n个耦合路径的情况下，能在比通频带高频的一侧产生1～n的范围内的数量的低衰减峰，而且能控制它们的频率。

另外，在实施方式中，耦合路径7、8分别包括2个电容器和1个电感器。但是，在本发明中，多个耦合路径的每一个只要分别包括1个以上的串联连接的电容器和电感器即可。例如，也可以设置仅分别包括串联连接的1个电容器和1个电感器的2个耦合路径来代替实施方式中的耦合路径7、8。该2个耦合路径能通过如下来形成：分别设有经通孔与谐振器用导体层直接连接的部分，来代替导体层461的电容器形成部461a、461b的一方和导体层462的电容器形成部462a、462b的一方。

另外，虽然在实施方式中，说明了具备3个谐振器的带通滤波器1，但是本发明的带通滤波器中的谐振器的数量为3个以上即可。

本发明的带通滤波器作为无线LAN用的通信装置、蓝牙(注册商标)标准的通信装置、WiMAX(注册商标)标准的通信装置中使用的带通滤波器是非常有用的。

根据以上说明明显可知，能实施本发明的各种方式、变形例。因此，在与一同提交的权利要求书均等的范围内，即使是上述优选方式以外的方式也能实施本发明。

Claims (5)

1.一种层叠型带通滤波器，其特征在于，具备：

层叠体，其包括层叠的多个电介质层；

3个以上的谐振器，其以使邻接的2个谐振器发生电磁场耦合的方式设置在上述层叠体内；以及

并联的多个耦合路径，其使不邻接的2个谐振器发生电容性耦合，

各耦合路径包括串联连接的电容器和电感器。

2.根据权利要求1所述的层叠型带通滤波器，其特征在于，

上述3个以上的谐振器和上述多个耦合路径使用设置在上述层叠体内的多个导体层构成。

3.根据权利要求1所述的层叠型带通滤波器，其特征在于，

上述多个耦合路径各自的谐振频率互不相同。

4.根据权利要求1所述的层叠型带通滤波器，其特征在于，

上述3个以上的谐振器都是具有开路端和短路端的1/4波长谐振器，上述多个耦合路径将上述不邻接的2个谐振器的开路端彼此电连接。

5.根据权利要求1所述的层叠型带通滤波器，其特征在于，

各耦合路径包括2个电容器和将该2个电容器电连接的电感器。

Images