CN102033423A - 用于校准光刻工具的装置及方法 - Google Patents

用于校准光刻工具的装置及方法 Download PDF

Info

Publication number
CN102033423A
CN102033423A CN2009100579672A CN200910057967A CN102033423A CN 102033423 A CN102033423 A CN 102033423A CN 2009100579672 A CN2009100579672 A CN 2009100579672A CN 200910057967 A CN200910057967 A CN 200910057967A CN 102033423 A CN102033423 A CN 102033423A
Authority
CN
China
Prior art keywords
wafer
calibration wafer
zone
corrosion agent
photo anti
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100579672A
Other languages
English (en)
Other versions
CN102033423B (zh
Inventor
陈群琦
林世鸿
朱伟
陈钦裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100579672A priority Critical patent/CN102033423B/zh
Priority to US12/891,738 priority patent/US9293354B2/en
Publication of CN102033423A publication Critical patent/CN102033423A/zh
Application granted granted Critical
Publication of CN102033423B publication Critical patent/CN102033423B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种用于校准光刻工具的装置及方法。校准晶圆可载有一个或多个不同的标记类型，以利于光刻工艺的检查。第一标记类型可位于晶圆的外围部分上，以指示边缘球状物去除(EBR)区域的期望边界。第二标记类型可位于晶圆的外围部分上，以指示晶圆边缘暴露区域(WEE)的期望边界。第三标记类型可指示晶圆的期望载有晶圆标识标记的部分的边界。第四标记类型可位于晶圆的中心，可使得将液体抗蚀剂材料准确并均匀地施加于晶圆。在对光刻工艺的各个阶段的准确度进行快速简便的评估的方法中可采用校准晶圆。

Description

用于校准光刻工具的装置及方法
技术领域
本发明涉及集成电路及用于半导体器件制造的对集成电路的处理，更具体来说，本发明提供了一种对用于集成电路制造的光刻工艺的跟踪工具进行监视的方法。然而，应认识到本发明具有宽泛得多的应用范围。例如，本发明可应用于各种器件，例如动态随机存取存储器件、静态随机存取存储器件(SRAM)、专用集成电路器件(ASIC)、微处理器和微控制器、闪存器件等。
背景技术
集成电路，即IC，已经从制造于单个硅芯片上的屈指可数的互连器件发展到上百万的器件。当前的IC所提供的性能和复杂度已远远超出最初的想象。为了提高复杂度和电路密度(即能够封装于给定芯片面积中的器件的数量)，最小的器件特征的尺寸(也称为器件“几何尺寸”)已随着每代IC而变得越来越小。当前制造的半导体器件具有小于四分之一微米的特征。
增加的电路密度不仅提高了IC的复杂度和性能，还为消费者提供了更低的成本部分。一个IC制造设施可能会花费数亿甚至数十亿美元。每个制造设施具有一定的晶圆吞吐量，而每个晶圆上具有一定数量的IC。因此，通过将IC的各器件制造得更小，可以在每个晶圆上制造更多的器件，从而提高制造设施的产量。由于IC制造中所使用的每个工艺均具有限度，因此，将器件制造得更小是非常有挑战性的。换言之，给定的工艺通常仅降低到一定的特征尺寸，然后则需要改变该工艺或者器件布局。
用于集成电路制造的光刻工艺是对于制造越来越小的器件而言非常重要的一个半导体工艺的示例。光刻工艺包括沉积光致抗蚀剂材料、图案化和曝光所述光致抗蚀剂材料等步骤。遗憾的是，用于对光刻工艺中的各步骤进行监视的常规方法难以有效并准确地执行。例如，用于光刻工艺的跟踪工具中的关键部件或部分是手工对准的，从而会导致误差和不一致。
鉴于此，可以看出，需要一种用于处理半导体器件的改善的技术。
发明内容
根据本发明，提供了用于制造半导体器件的处理集成电路的技术。更具体而言，本发明提供了一种校准在用于图案化半导体集成电路的光刻工艺中使用的跟踪工具的方法。但是，应认识到，本发明具有宽泛得多的应用范围。
校准晶圆可载有一个或多个不同的标记类型，以利于光刻工艺的检查。第一标记类型可位于晶圆的外围部分上，以指示边缘球状物去除(EBR)区域的期望边界。第二标记类型可位于晶圆的外围部分上，以指示晶圆边缘暴露区域(WEE)的期望边界。第三标记类型可指示晶圆的期望载有晶圆标识标记的部分的边界。第四标记类型可位于晶圆的中心，可使得将液体抗蚀剂材料准确并均匀地施加于晶圆。在对光刻工艺的各个阶段的准确度进行快速简便的评估的方法中可采用校准晶圆。
根据本发明的用于校准光刻工具的方法的实施例包括：提供载有标记的校准晶圆，在所述校准晶圆上形成光致抗蚀剂材料以覆盖所述标记；通过曝光来去除所述光致抗蚀剂材料的一部分，以及检查所述校准晶圆，以确定所述标记的部分是否已通过去除所述光致抗蚀剂而被暴露。
根据本发明的用于配给液体光致抗蚀剂材料的方法的实施例包括：提供载有标记的校准晶圆，所述标记靠近所述校准晶圆的中心，使得液体光致抗蚀剂材料流到所述校准晶圆上，以及观察从所述标记到所述液体光致抗蚀剂的施加点的距离。
根据本发明的用于校准光刻工具的装置的实施例包括：载有标记的校准晶圆，所述标记勾划出所述校准晶圆的中心、边缘球状物去除(EBR)区域、晶圆边缘排除(WEE)区域和晶圆标识(ID)区域中的至少一个。
与常规技术相比，通过本发明可获得很多益处。例如，本发明的技术提供了一种易于使用的依赖于常规技术的工艺。在某些实施例中，所述方法提供了更高的器件产出(以每晶圆的晶片数为单位)。另外，所述方法提供了在对常规设备和工艺不作实质性改动的情况下能够与常规工艺技术兼容的工艺。优选地，本发明可应用于诸如存储器、专用集成电路、微处理器及其他器件等各种应用。优选地，本发明提供了对用于光刻工艺的跟踪工具进行校准的方法。依赖于实施例，可实现这些益处中的一个或多个。贯穿本说明书将描述这些及其他益处，并且在下文中将更详细地进行描述。
参考下文的详细说明和附图，可以更充分地理解本发明的各个另外的目的、特征和优点。
附图说明
图1(a)是半导体晶圆的简化俯视图，示出了用于处理半导体集成器件的常规方法的一个步骤；
图1(aa)是图1(a)的半导体晶圆的一部分的简化俯视图；
图1(b)是半导体晶圆的简化俯视图，示出了用于处理半导体集成器件的常规方法的另一步骤；
图1(bb)是图1(b)的半导体晶圆的一部分的简化俯视图；
图2是半导体晶圆的简化俯视图，示出了根据本发明一实施例的用于处理半导体集成器件的方法；
图2(a)是图2的半导体晶圆的外围的一部分的简化俯视图；
图3是半导体晶圆的简化俯视图，示出了根据本发明另一实施例的方法；
图3(a)是图3的半导体晶圆的外围的一部分的简化俯视图；
图4是根据本发明一实施例的方法实施例的简化流程图。
具体实施方式
根据本发明，提供了用于半导体器件的制造的处理技术。然而，应认识到本发明具有宽泛得多的应用范围。更具体来说，本发明提供了一种对用于集成电路制造的光刻工艺的跟踪工具进行监视的方法。例如，本发明可应用于各种器件，例如存储器件、专用集成电路、微处理器、逻辑器件、微控制器等。
校准晶圆可载有一个或多个不同的标记类型，以利于光刻工艺的检查。第一标记类型可位于晶圆的外围部分上，以指示边缘球状物去除(EBR)区域的期望边界。第二标记类型可位于晶圆的外围部分上，以指示晶圆边缘暴露区域(WEE)的期望边界。第三标记类型可指示晶圆的期望载有晶圆标识标记的部分的边界。第四标记类型可位于晶圆的中心，可使得将液体抗蚀剂材料准确并均匀地施加于晶圆。在对光刻工艺的各个阶段的准确度进行快速简便的评估的方法中可采用校准晶圆。
本发明提供了一种改进的用于光刻工艺的跟踪工具中处理集成电路的方法。相应地，与常规方法相比，可以提高每晶圆的器件产出。贯穿本说明书描述了本方法的更多细节并且在下文中更具体地对其进行描述。
图1(a)是示出了用于处理半导体器件的常规方法的简化图。提供了半导体衬底100。半导体衬底具有表面。从光致抗蚀剂配给喷嘴(未示出)向半导体衬底的表面施加一定厚度的光致抗蚀剂材料102。该喷嘴被配置用于向晶圆的中心区域103配给液体的未经曝光的光致抗蚀剂。晶圆被旋转以使光致抗蚀剂材料分布于半导体的表面上。
在该旋涂工艺中，重要的是使得光致抗蚀剂被分布得尽可能靠近晶圆的正中心。如果光致抗蚀剂材料不是在衬底的中心处被配给的，则结果的光致抗蚀剂材料在晶圆表面上会呈现出不均匀。
图1(a)还示出了边缘球状物去除(EBR)区域104。具体地，在抗蚀剂材料被旋涂于晶圆上之后，抗蚀剂材料会延伸到晶圆最外缘。晶圆的这种最外缘区域不是用于包括有源器件的，而在这些区域中存在抗蚀剂是有害的，会妨碍晶圆处理并带来污染问题。
因此，在进行有源光刻工艺之前，在边缘球状物去除步骤中从晶圆的最外缘去除抗蚀剂材料。因此，图1(a)中还示出了边缘球状物去除(EBR)区域104。具体地，设置溶剂配给喷嘴来配给溶剂，以从边缘球状物去除区域104中去除光致抗蚀剂材料。边缘球状物去除区域具有预定的宽度105，通常在从晶圆边缘起约1-2毫米之间的范围。
EBR步骤不是针对晶圆的期望包括有源器件的部分的。因此，常规上仅通过简单的视觉观察来确认该EBR步骤的准确度。但是，这种类型的检查易于因个人操作者的判断而产生变化。所产生的EBR区域的宽度的变化最终会导致缺陷和器件产出损失。因此，在该领域中，需要能够快速且一致性地识别半导体制造工艺中的EBR步骤的准确度。
图1(b)示出了光刻工艺中的晶圆边缘暴露(WEE)步骤。一旦在晶圆上旋涂了液体的未经曝光的光致抗蚀剂，在任何暴露步骤之前，通常通过烘烤使该光致抗蚀剂硬化成固体材料106。但是，晶圆上的有源器件区域通常不会延伸到晶圆的边缘。因此，在对晶圆进行有源光刻之前，晶圆边缘暴露区域107中的光致抗蚀剂材料可以被暴露并曝光，而衬底上其他区域中的光致抗蚀剂材料则保持完好。晶圆边缘暴露区域107具有预定的宽度108，通常在从晶圆边缘起约3-4毫米之间的范围。
与刚刚描述的EBR步骤相似，WEE步骤不是针对晶圆的期望包括有源器件的部分的。因此，常规上仅通过简单的视觉观察来确认该WEE步骤的准确度。但是，这种类型的检查易于因个人操作者的判断而产生变化。所产生的WEE区域的宽度的变化最终会导致缺陷和器件产出损失。因此，在该领域中，需要能够快速且一致性地识别半导体制造工艺中的WEE步骤的准确度。
图1(b)还示出了晶圆标识区域101。具体地，每个晶圆的标准部分通常不会包括有源器件区域，相反地其被打上标志以包括用于标识正在处理的具体晶圆的视觉信息。晶圆标识区域101是晶圆上被分配用于保持这种视觉标识信息的部分，且在更精确的光刻之前通常从该区域中去除光致抗蚀剂，以利于对晶圆的快速识别。
但是，暴露晶圆标识区域的步骤同样不涉及晶圆的期望包括有源器件的部分。因此，常规上仅通过简单的视觉观察来确认用于去除覆盖晶圆标识区域的光致抗蚀剂的步骤的准确度。但是，这种类型的检查易于因个人操作者的判断而产生变化。所产生的WEE区域的宽度的变化最终会导致缺陷和器件产出损失。因此，在该领域中，需要能够快速且一致性地识别半导体制造工艺中的晶圆标识(ID)的光致抗蚀剂去除步骤的准确度。
图2-3是示出了根据本发明的实施例的用于处理半导体器件的方法的简化图。这些图仅仅是示例，而不应不恰当地限制权利要求的范围。本领域普通技术人员会想到很多变型、替代和修改。如图2所示，提供校准晶圆200，校准晶圆可以是硅晶圆等。还可以使用其他衬底。校准晶圆200具有几何中心201。在半导体衬底的中心区域中提供包括第一标记类型202a的第一图案202。图案202包括以类似于十字准线的方式沿第一方向203和第二方向204排列的行的相交。在特定实施例中，所述第一方向和第二方向被设置成彼此正交且在校准晶圆200的几何中心201处相交。在一个具体实施例中，多个基本上为方形的配置中的每个的长度的范围为0.8-1.0毫米，并且以预定的距离间隔开。还可以使用其他几何形状的配置。
可以使用一种或多种技术在校准晶圆上制造包括标记202a的图案202。例如，根据本发明的一个实施例，可以利用图案化和蚀刻工艺、用诸如氧化硅或氮化硅等介电材料来制造所述标记。还可以使用其他适当的材料，只要这些材料不会由于抗蚀剂材料去除过程中涉及的化学品而变化即可。
根据本发明的方法的一个实施例包括：将光致抗蚀剂配给喷嘴设置为：基于第一类型的标记的位置向校准晶圆200的中心处配给一定量的光致抗蚀剂材料。使用显微镜对包括所述一定量的光致抗蚀剂材料的校准晶圆进行检查。在某些实施例中，该显微镜具有预定的放大倍率。该方法参考所述标记图案来验证所述一定量的光致抗蚀剂材料被施加到校准晶圆的几何中心。移走所述校准晶圆。该方法包括：如果从光致抗蚀剂配给喷嘴配给的光致抗蚀剂材料在校准晶圆的几何中心，则处理一个或多个产品晶圆。替代地，该方法将跟踪工具转向维持或校准工艺。
如图2还示出的，在校准晶圆200的外围区域中的圆周上形成包括多个基本上为方形配置的标记205a的第二图案205。标记205a勾划出位于校准晶圆的外围区域的外部中的蚀刻球形物去除(EBR)区域207的边界。EBR区域具有预定宽度206。
根据本发明的一个实施例的方法包括：沉积光致抗蚀剂材料，从而覆盖校准晶圆的表面。该方法包括：设置来自用于光刻工艺的跟踪工具的溶剂配给喷嘴以配给溶剂，以从EBR区域中去除光致抗蚀剂材料。在一个具体实施例中，EBR区域具有范围为约1-2毫米的预定的宽度206。该方法包括：使用显微镜来检查包括EBR区域的校准晶圆。如果溶剂配给喷嘴被设置为配给溶剂以从校准晶圆从EBR区域中去除光致抗蚀剂材料，则该方法对一个或多个产品晶圆执行EBR工艺。替代地，该方法将跟踪工具转向维持或校准工艺。
图3是示出了用于处理半导体器件的方法的简化图。提供校准晶圆300。校准晶圆可以是硅晶圆等。还可以使用其他衬底。
校准晶圆300具有表面300a。在校准晶圆的外围的圆周上存在包括第三类型的标记301的图案305。多个图案中的每个图案基本上为方形的配置。在某些实施例中，基本上为方形的配置中的每个的边长范围在约0.8-1.2毫米之间。在一个具体实施例中，包括标记301的图案305勾划出位于校准晶圆的外围中的晶圆边缘暴露区域302的边界。晶圆边缘暴露区域具有预定的宽度302a。在某些实施例中，预定的宽度302a范围在4毫米到6毫米。
再参考图2，还示出了晶圆标识(ID)区域210。依赖于应用可以在边缘球状物去除步骤或晶圆边缘暴露步骤中去除覆盖晶圆标识区域210的光致抗蚀剂材料。因此，包括标记252的第四图案250勾划出晶圆标识区域的边界，从而能够对光致抗蚀剂材料从晶圆标识区域中的去除的准确度进行快速的视觉检查。
图4是示出了根据本发明的方法的一个实施例的简化流程图。在方法400的第一步骤402中，在处理工具中设置具有所描述的标记类型的校准晶圆。在第二步骤404中，向校准晶圆的中心施加未经曝光的液体光致抗蚀剂，并确定施加点与位于晶圆中心的标记之间的距离。
在第三步骤406中，通过烘烤使光致抗蚀剂硬化，从而混淆了晶圆上的标记。在另一步骤408中，向晶圆的边缘部分施加溶剂，以去除边缘球状物。在第五步骤410中，检查晶圆的外边缘部分，以确定剩余的光致抗蚀剂与勾划出EBR区域的标记图案的对准。
在第六步骤412中，仅将晶圆的边缘区域暴露于辐射，以曝光这些晶圆边缘区域中的光致抗蚀剂。在第七步骤414中，从晶圆边缘部分中去除经曝光的光致抗蚀剂，并且还从晶圆标识区域中去除经曝光的光致抗蚀剂。在第八步骤416中，检查晶圆的内边缘部分，以确定剩余的光致抗蚀剂与勾划出WEE区域的标记图案的对准。在第九步骤418中，检查晶圆标识区域的各维度，以确定剩余的光致抗蚀剂与勾划出晶圆标识区域的标记图案的对准。
在步骤420中，基于检查步骤404、410、416和418的结果，可以调整或重新配置光刻工具的各参数，以使得光致抗蚀剂施加、EBR和光致抗蚀剂曝光的结果将WEE和晶圆标识区域限定为与预定规范一致。
根据本发明的方法的一个实施例包括：沉积光致抗蚀剂材料，从而覆盖校准晶圆的表面。然后，该方法对校准晶圆施加晶圆边缘暴露工艺，暴露并曝光晶圆边缘暴露区域中的光致抗蚀剂材料，而遮蔽其他区域中的光致抗蚀剂材料。该方法包括利用具有预定的放大倍率的显微镜来检查包括晶圆边缘暴露区域的校准晶圆。如果已从校准晶圆上的WEE区域中去除所有的光致抗蚀剂材料，该方法对一个或多个产品晶圆执行晶圆边缘暴露工艺。替代地，该方法将跟踪工具转向维持或校准工艺。
根据本发明的一个实施例的使用用于光刻工艺的跟踪工具来制造集成电路器件的方法可以总结如下：
1.提供衬底，如硅晶圆；
2.通过在衬底的中心形成图案来制造校准晶圆，所述图案包括多个基本上为方形的配置；
3.将校准晶圆布置于用于光刻工艺的跟踪工具中，并利用第一图案来确定光致抗蚀剂配给喷嘴的位置；
4.利用所述图案来验证光致抗蚀剂配给喷嘴被设置为在校准晶圆的中心处配给光致抗蚀剂材料；
5.移走校准晶圆；
6.如果光致抗蚀剂配给喷嘴被设置为在晶圆的中心处配给光致抗蚀剂材料，则使用跟踪工具来处理一个或多个产品晶圆，以配给光致抗蚀剂材料；
7.根据需要来执行其他步骤。
上述步骤序列用于提供用于光刻工艺的跟踪工具的校准晶圆和校准步骤。如所示出的，该方法提供了确定从光致抗蚀剂配给喷嘴的光致抗蚀剂材料的配给的途径。
根据本发明的一个实施例的使用用于光刻工艺的跟踪工具来制造集成电路器件的方法可以总结如下：
1.提供衬底，如硅晶圆；
2.通过在衬底的外围区域的圆周上形成图案来制造校准晶圆，所述外围区域为光刻工艺中的边缘球状物去除区域，所述图案包括多个基本上为方形的配置；
3.将校准晶圆布置于用于光刻工艺的跟踪工具中，并利用校准晶圆上的图案来确定溶剂配给喷嘴的位置，溶剂配给喷嘴配给溶剂，以去除边缘球状物去除区域中的光致抗蚀剂材料；
4.如果通过配给的溶剂从校准晶圆上的边缘球状物去除区域中去除了光致抗蚀剂材料，则使用跟踪工具来处理一个或多个产品晶圆，以从边缘球状物去除区域中去除光致抗蚀剂材料；
5.根据需要来执行其他步骤。
上述步骤序列用于提供用于光刻工艺的跟踪工具的校准晶圆和校准步骤。如所示出的，该方法提供了确定用于边缘球状物去除(EBR)工艺的溶剂从溶剂配给喷嘴的配给的途径。
根据本发明的一个实施例的使用用于光刻工艺的跟踪工具来制造集成电路器件的方法可以总结如下：
1.提供衬底，如硅晶圆；
2.通过在晶圆外围区域中形成图案来制造校准晶圆，晶圆外围区域为光刻工艺中的晶圆边缘暴露区域；
3.在校准晶圆上沉积光致抗蚀剂材料；
4.暴露并曝光晶圆边缘暴露区域中的光致抗蚀剂材料，而遮蔽校准晶圆的其他区域；
5.利用所述图案来验证从晶圆边缘暴露区域中去除了光致抗蚀剂材料；
6.如果去除了晶圆边缘暴露区域中的光致抗蚀剂材料，则处理一个或多个产品晶圆；
7.根据需要来执行其他步骤。
上述步骤序列用于根据本发明的一个实施例对用于半导体器件的光刻工艺的跟踪工具进行校准。如所示出的，该方法提供了确定光致抗蚀剂材料从晶圆边缘暴露区域中的去除的途径。
在一个具体实施例中，本发明提供了一种处理半导体器件的方法。该方法包括：提供校准晶圆，该校准晶圆的尺度与产品晶圆相同。优选地，校准晶圆包括硅晶圆。该方法包括：通过在校准晶圆的中心处的区域中制造图案。所述图案包括多个基本上为方形的配置。所述多个基本上为方形的配置沿第一方向和第二方向排列。第一方向和第二方向彼此正交且在校准晶圆的几何中心相交。所述图案是使用介电材料制造的。介电材料可以是氧化硅或氮化硅或其他适当的材料。在一个具体的实施例中，基本上为方形的配置中的每个的长度范围为约0.8-1.2毫米。还可以使用其他几何形状的配置。该方法包括：将校准晶圆用于对光刻工艺的跟踪工具的对准工艺中。该方法包括：设置来自跟踪工具的光致抗蚀剂配给喷嘴，以向晶圆中心配给一定量的光致抗蚀剂材料。该方法包括：利用具有预定的放大倍率的显微镜来检查所述一定量的光致抗蚀剂材料。该方法包括：如果来自跟踪工具的光致抗蚀剂配给喷嘴在校准晶圆的几何中心处配给光致抗蚀剂材料，则使用一个或多个产品晶圆来操作跟踪工具。
在一个替代的具体实施例中，本发明提供了一种用于处理半导体器件的方法。该方法包括：提供校准晶圆，该校准晶圆的尺度与产品晶圆相同。该方法包括：在校准晶圆的外围区域的圆周上制造图案，所述外围区域为边缘球状物去除(EBR)区域。在某些实施例中，边缘球状物去除区域在从晶圆边缘起约1.0-2.0毫米的范围。所述图案是使用介电材料(特别是氧化硅或氮化硅)形成的。在某些实施例中，所述图案包括多个基本上为方形的配置。该方法包括：沉积光致抗蚀剂材料，从而覆盖校准晶圆。该方法包括：从用于光刻工艺的跟踪工具中的溶剂配给喷嘴配给溶剂，以从边缘球状物去除区域中去除光致抗蚀剂材料。该方法包括：利用具有放大倍率为x或更高的显微镜来检查边缘球状物去除区域。该方法包括：验证从边缘球状物去除区域中去除了光致抗蚀剂材料。该方法包括：如果通过校准晶圆上的溶剂从边缘球状物去除区域中完全去除了光致抗蚀剂材料，则对一个或多个产品晶圆执行边缘球状物去除工艺。
在一个具体实施例中，本发明提供了一种用于处理半导体器件的方法。该方法包括：提供校准晶圆，该校准晶圆的尺度与产品晶圆相同。在校准晶圆的圆周上形成多个图案，所述圆周在校准晶圆的外围区域中。在一个具体实施例中，晶圆边缘暴露区域位于该外围区域中。每个图案具有基本上为方形的配置。仅仅作为一个示例，每个图案具有尺度范围为约0.8-1.2毫米的方形配置。还可以使用其他几何形状的配置。所述多个图案是使用介电材料(特别是氧化硅或氮化硅)形成的。该方法包括：配给一定量的光致抗蚀剂材料，从而覆盖校准晶圆。该方法包括：暴露晶圆边缘暴露区域，而遮蔽校准晶圆上的其他区域。该方法包括：利用具有预定的放大倍率的显微镜来检查晶圆边缘暴露区域。如果从校准晶圆上的晶圆边缘暴露区域中去除了光致抗蚀剂材料，则该方法继续对一个或多个产品晶圆执行晶圆边缘暴露工艺。
尽管上文已根据具体实施例进行了说明，但是仍可以存在其他变型、修改和替换方式。例如，单个校准晶圆可以具有多于一种类型的标记图案，以利于检查。因此，校准晶圆可包括用于勾划出EBR区域、WEE区域、晶圆中心和晶圆标识区域中的一些区域或每个区域的标记图案。替代地，单个校准晶圆可以仅具有一种标记图案，而使用单独的校准晶圆来校准光致抗蚀剂从晶圆的不同区域中的去除。
上述讨论主要集中于包括半导体材料的衬底形式的校准晶圆(例如直径为200毫米或300毫米的标准多晶硅晶圆)的形成和使用。尽管是参考在晶圆上执行的工艺的校准来描述本发明的，但是，本发明不局限于该具体的应用。可以利用根据本发明的方法和装置的替代实施例对在其他类型的衬底(包括但不限于磁盘记录介质、光盘记录介质和平板显示装置)上执行的工艺进行校准。
还应理解，这里描述的示例和实施例仅仅是示例性的，本领域技术人员根据这些示例和实施例可以想到的各种修改或变化应包括于本申请的精神和范围以及所附权利要求的范围内。

Claims (20)

1.一种用于校准光刻工具的方法，所述方法包括：
提供载有标记的校准晶圆；
在所述校准晶圆上形成光致抗蚀剂材料以覆盖所述标记；
通过曝光来去除所述光致抗蚀剂材料的一部分；以及
检查所述校准晶圆，以确定所述标记的部分是否已通过去除所述光致抗蚀剂而被暴露。
2.根据权利要求1所述的方法，其中，所述校准晶圆包括半导体材料。
3.根据权利要求1所述的方法，其中，所述校准晶圆包括单晶硅，而所述标记包括介电材料。
4.根据权利要求3所述的方法，其中，所述介电材料包括氧化硅和氮化硅之一。
5.根据权利要求1所述的方法，其中，所述校准晶圆选自半导体衬底、光学记录介质、磁性记录介质以及平板显示装置。
6.根据权利要求1所述的方法，其中，所述标记勾划出边缘球状物去除(EBR)区域、晶圆边缘排除(WEE)区域和晶圆标识区域中的至少一个的边界。
7.根据权利要求6所述的方法，其中，从所述晶圆的外围上的边缘球状物去除(EBR)区域中去除光致抗蚀剂。
8.根据权利要求7所述的方法，其中，通过从喷嘴配给的溶剂从所述边缘球状物去除区域中去除光致抗蚀剂材料。
9.根据权利要求7所述的方法，其中，所述边缘球状物去除区域在从晶圆边缘起约1-2毫米的范围。
10.根据权利要求6所述的方法，其中，所述外围区域是晶圆边缘暴露(WEE)区域。
11.根据权利要求10所述的方法，其中，通过将所述晶圆的外围区域上的光致抗蚀剂材料暴露和曝光而从所述晶圆边缘暴露区域中去除光致抗蚀剂材料。
12.根据权利要求10所述的方法，其中，所述晶圆边缘暴露区域在从晶圆边缘起约3-4毫米的范围。
13.一种配给液体光致抗蚀剂材料的方法，所述方法包括：
提供载有标记的校准晶圆，所述标记靠近所述校准晶圆的中心；
使液体光致抗蚀剂材料流到所述校准晶圆上；
观察从所述标记到所述液体光致抗蚀剂的施加点的距离。
14.根据权利要求13所述的方法，其中，所述标记包括在所述校准晶圆的中心处相交的正交线。
15.根据权利要求13所述的方法，其中，所述校准晶圆选自半导体衬底、光学记录介质、磁性记录介质以及平板显示装置。
16.一种用于校准光刻工具的装置，包括载有标记的校准晶圆，所述标记勾划出所述校准晶圆的中心、边缘球状物去除(EBR)区域、晶圆边缘排除(WEE)区域和晶圆标识区域中的至少一个。
17.根据权利要求16所述的装置，其中，所述校准晶圆包括单晶硅。
18.根据权利要求16所述的装置，其中，所述标记包括介电材料。
19.根据权利要求16所述的装置，其中，所述校准晶圆选自半导体衬底、光学记录介质、磁性记录介质以及平板显示装置。
20.根据权利要求16所述的装置，其中，所述标记位于距离晶圆边缘约6毫米或小于6毫米处。
CN2009100579672A 2009-09-28 2009-09-28 用于校准光刻工具的装置及方法 Expired - Fee Related CN102033423B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009100579672A CN102033423B (zh) 2009-09-28 2009-09-28 用于校准光刻工具的装置及方法
US12/891,738 US9293354B2 (en) 2009-09-28 2010-09-27 Apparatus and method for calibrating lithography process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100579672A CN102033423B (zh) 2009-09-28 2009-09-28 用于校准光刻工具的装置及方法

Publications (2)

Publication Number Publication Date
CN102033423A true CN102033423A (zh) 2011-04-27
CN102033423B CN102033423B (zh) 2013-05-29

Family

ID=43886491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100579672A Expired - Fee Related CN102033423B (zh) 2009-09-28 2009-09-28 用于校准光刻工具的装置及方法

Country Status (2)

Country Link
US (1) US9293354B2 (zh)
CN (1) CN102033423B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709175A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 深沟槽工艺中光刻胶层的形成方法
CN102856224A (zh) * 2011-06-30 2013-01-02 细美事有限公司 晶圆边缘部分的处理方法和装置
CN103869624A (zh) * 2012-12-14 2014-06-18 上海华虹宏力半导体制造有限公司 光刻胶喷嘴及利用该喷嘴确定光刻胶喷涂中心的方法
CN107065438A (zh) * 2015-09-03 2017-08-18 台湾积体电路制造股份有限公司 用于光刻的场内过程控制
CN108183077A (zh) * 2016-12-08 2018-06-19 中芯国际集成电路制造(上海)有限公司 一种光阻剂喷涂量的监测方法
CN108319057A (zh) * 2018-03-29 2018-07-24 武汉华星光电技术有限公司 基板边缘处理方法、掩膜版
CN112180688A (zh) * 2019-07-02 2021-01-05 芯恩（青岛）集成电路有限公司 一种晶圆、光刻工具校准方法、系统及存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972163A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 通过二次曝光解决连接孔钨栓粘合层剥落缺陷的方法
JP2016134441A (ja) * 2015-01-16 2016-07-25 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
CN112997274A (zh) * 2018-11-21 2021-06-18 东京毅力科创株式会社 基片处理的条件设定辅助方法、基片处理系统、存储介质和学习模型

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661479A (zh) * 2003-11-05 2005-08-31 Asml蒙片工具有限公司 基于opc模型的本征分解
CN1673871A (zh) * 2005-04-21 2005-09-28 中国科学院上海光学精密机械研究所 光刻机成像质量的检测方法
CN1869818A (zh) * 2005-01-28 2006-11-29 Asml蒙片工具有限公司 用于改进临界尺寸计算中使用的光刻胶模型的校准的方法、程序产品以及设备
US20070061772A1 (en) * 2005-09-09 2007-03-15 Brion Technologies, Inc. System and method for mask verification using an individual mask error model

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600597A (en) * 1984-10-29 1986-07-15 Rca Corporation Method and device for determining the contour of spin-coated thin films of material on substrate topography
US6094965A (en) * 1998-05-29 2000-08-01 Vlsi Technology, Inc. Semiconductor calibration structures and calibration wafers for ascertaining layer alignment during processing and calibrating multiple semiconductor wafer coating systems
US6277658B1 (en) * 1999-03-29 2001-08-21 Taiwan Semiconductor Manufacturing Company Method for monitoring alignment mark shielding
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
GB0115259D0 (en) * 2001-06-21 2001-08-15 Esm Ltd Method of monitoring and controlling a photoresist edge bead
JP3823805B2 (ja) * 2001-10-30 2006-09-20 ウシオ電機株式会社 露光装置
US7312880B2 (en) * 2004-08-24 2007-12-25 Lsi Corporation Wafer edge structure measurement method
US7737567B2 (en) * 2007-06-22 2010-06-15 Crossing Automation, Inc. Method and apparatus for wafer marking
US7473502B1 (en) * 2007-08-03 2009-01-06 International Business Machines Corporation Imaging tool calibration artifact and method
JP5133641B2 (ja) * 2007-09-27 2013-01-30 東京エレクトロン株式会社 塗布処理方法、塗布処理装置及びコンピュータ読み取り可能な記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661479A (zh) * 2003-11-05 2005-08-31 Asml蒙片工具有限公司 基于opc模型的本征分解
CN1869818A (zh) * 2005-01-28 2006-11-29 Asml蒙片工具有限公司 用于改进临界尺寸计算中使用的光刻胶模型的校准的方法、程序产品以及设备
CN1673871A (zh) * 2005-04-21 2005-09-28 中国科学院上海光学精密机械研究所 光刻机成像质量的检测方法
US20070061772A1 (en) * 2005-09-09 2007-03-15 Brion Technologies, Inc. System and method for mask verification using an individual mask error model

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856224A (zh) * 2011-06-30 2013-01-02 细美事有限公司 晶圆边缘部分的处理方法和装置
CN102856224B (zh) * 2011-06-30 2015-10-07 细美事有限公司 晶圆边缘部分的处理方法和装置
CN102709175A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 深沟槽工艺中光刻胶层的形成方法
CN102709175B (zh) * 2012-05-23 2016-06-01 上海华虹宏力半导体制造有限公司 深沟槽工艺中光刻胶层的形成方法
CN103869624A (zh) * 2012-12-14 2014-06-18 上海华虹宏力半导体制造有限公司 光刻胶喷嘴及利用该喷嘴确定光刻胶喷涂中心的方法
CN107065438A (zh) * 2015-09-03 2017-08-18 台湾积体电路制造股份有限公司 用于光刻的场内过程控制
CN108183077A (zh) * 2016-12-08 2018-06-19 中芯国际集成电路制造(上海)有限公司 一种光阻剂喷涂量的监测方法
CN108183077B (zh) * 2016-12-08 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种光阻剂喷涂量的监测方法
CN108319057A (zh) * 2018-03-29 2018-07-24 武汉华星光电技术有限公司 基板边缘处理方法、掩膜版
WO2019184694A1 (zh) * 2018-03-29 2019-10-03 武汉华星光电技术有限公司 基板边缘处理方法、掩膜版
CN112180688A (zh) * 2019-07-02 2021-01-05 芯恩（青岛）集成电路有限公司 一种晶圆、光刻工具校准方法、系统及存储介质
CN112180688B (zh) * 2019-07-02 2022-10-04 芯恩（青岛）集成电路有限公司 一种晶圆、光刻工具校准方法、系统及存储介质

Also Published As

Publication number Publication date
US20110279797A1 (en) 2011-11-17
US9293354B2 (en) 2016-03-22
CN102033423B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
CN102033423B (zh) 用于校准光刻工具的装置及方法
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
US20120049186A1 (en) Semiconductor structures
US7427774B1 (en) Targets for measurements in semiconductor devices
CN112114285A (zh) 一种包含多种校准类型的晶圆标准样板及其制作方法
JPS63253201A (ja) 半導体製造工程においてパターンの限界寸法の変化をモニタするためのテストパターン
CN113515007B (zh) 掩膜版及掩膜版质量测试方法
US20050188342A1 (en) Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer
JPH09166866A (ja) フォトマスクの目合わせマーク及び半導体装置
US7998640B2 (en) Mask reuse in semiconductor processing
CN107045259B (zh) 包含有监测图形的掩膜版以及监测方法
US4613230A (en) Wafer exposure apparatus
US7830028B2 (en) Semiconductor test structures
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
US7932157B2 (en) Test structure formation in semiconductor processing
TW202105467A (zh) 使用電性及光學標記之半導體元件的晶粒級唯一認證與編序方法
CN111900196A (zh) 校准片及其制造方法
CN109426098A (zh) 图案化方法、光刻装置和物品制造方法
KR20020058462A (ko) 반도체 소자의 성능 검증용 테스트 패턴
CN111965961B (zh) 用于光刻工艺的定位方法及定位标识
KR100680936B1 (ko) 반도체소자의 중첩도 검사방법
JPS6232783B2 (zh)
KR20080096297A (ko) 반도체 소자의 오버레이 마크
JPH07153802A (ja) 半導体装置
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121112

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121112

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130529

Termination date: 20190928