CN102024775A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN102024775A CN102024775A CN2009101705691A CN200910170569A CN102024775A CN 102024775 A CN102024775 A CN 102024775A CN 2009101705691 A CN2009101705691 A CN 2009101705691A CN 200910170569 A CN200910170569 A CN 200910170569A CN 102024775 A CN102024775 A CN 102024775A
- Authority
- CN
- China
- Prior art keywords
- liner
- layer
- elastic projection
- protective layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000523 sample Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 81
- 239000011241 protective layer Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000001723 curing Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 14
- 239000011521 glass Substances 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002362 mulch Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012353 t test Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种半导体结构及其制造方法。半导体结构包含一基底、一衬垫、一保护层、一弹性凸块、一导电层及一探针标记。衬垫设置于基底上，保护层设置于基底上且部分覆盖衬垫以定义一开口。弹性凸块设置于开口暴露出的衬垫上，且其一底部宽度小于开口的一开口宽度。导电层覆盖于保护层、衬垫及弹性凸块上，并与衬垫部分接触。导电层远离衬垫延伸，而于保护层上形成一测试区，此测试区不对应至衬垫，探针标记则形成于测试区上。因此以探针于测试区进行测试时，不致破坏弹性凸块上的导电层，且无需改变半导体结构所欲连接的现有电路架构。
Description
技术领域
本发明涉及一种半导体结构及其制造方法；特别是涉及一种应用于倒装片技术的半导体结构及其制造方法。
背景技术
随着半导体工艺的微型化发展，过往通过打线接合(wire bounding)以进行半导体封装步骤的方式已逐渐不符合业界需求，具有更小接合面积、可靠电气特性及低信号干扰的倒装片技术(flip-chip)俨然已经成为业界的新一代标准。半导体工艺中的倒装片技术有别于过去的打线接合，其是通过溅镀或电镀等方式在芯片各连接点的上方形成一导电凸块，继而翻转芯片使各该导电凸块与电路基板接触，藉以传递电性信号。由于使用倒装片技术能有效地缩减芯片连接至电路基板时所需的接合面积，同时也能协助减少两者间的短路现象，提高工艺良率，对现今电子产品的轻薄短小化具有相当正面的帮助，因此倒装片技术被普遍地应用于半导体封装工艺当中。
近年来，显示技术演进快速，无论是小型的移动电话、相机，抑或大型的计算机屏幕、电视，均属显示器的常见应用产品。一般而言，在显示组件制造完成后，需进行玻璃倒装片接合(Chip on Glass，COG)工序，使得显示组件能通过芯片而电性连接至外部系统，以传输电力或信号至显示组件。但由于芯片上的凸块与玻璃基板压合时，容易造成芯片破裂或玻璃基板弯曲等问题，业界便因之发展出弹性凸块，缓和结合过程的应力。
由于芯片上的凸块形成后，需经过电性测试，藉以确认芯片是否能与外部进行电性连接。但因为包覆于弹性凸块外部的金属层极薄，设若直接在凸块上的导电层进行探测，探针碰触时容易造成导电层破损，甚而影响电性连接。因此，业界便将弹性凸块的形成位置移离衬垫的正上方，位于衬垫正上方的开口区域的导电层，便作为探针测试区域；为配合此布局设计，玻璃基板上的电路便需移位，以与挪动位置后的弹性凸块进行结合，不仅增加工艺繁复性，更增加工艺及人力成本；同时，当以衬垫正上方的开口区域的导电层作为探针测试区域时，将无法测试出挪设的弹性凸块其周围导电层的确切导电情况，亦即无法得知实际与外部电性连接的导电层部分是否异常，因而难以控制半导体封装的良率。
有鉴于此，提供一种应用于倒装片技术的半导体结构及其制造方法，不仅具有电性信号传递的稳定性、无须改变原有玻璃基板的电路布局，同时方便探针进行衬垫及弹性凸块导电性的测试，而不致使导电层破损，这是此一业界亟需努力的目标。
发明内容
本发明的一目的在于提供一种半导体结构，通过弹性凸块的设置，以强化芯片与电路基板接合时电性信号传递的稳定性，同时减少短路现象的发生。
本发明的另一目的在于提供一种半导体结构，通过保护层上测试区的设置，协助半导体结构进行导电性测试，以提高出货良率，同时降低生产成本。
为达上述目的，本发明的半导体结构包含一基底、至少一衬垫、一保护层、至少一弹性凸块、至少一导电层及一探针标记。其中，至少一衬垫设置于基底上，保护层设置于基底上且部分覆盖至少一衬垫以定义至少一开口，且至少一开口具有一开口宽度。至少一弹性凸块设置于至少一开口所暴露出的至少一衬垫上，且至少一弹性凸块的一底部宽度小于开口宽度。至少一导电层同时覆盖于保护层、至少一衬垫及至少一弹性凸块上，并与至少一衬垫部分接触，至少一导电层是朝远离至少一衬垫的方向延伸，而于保护层上形成一测试区，且测试区不对应至至少一衬垫。探针标记形成于至少一导电层的测试区上。
为让上述目的、技术特征、和优点能更明显易懂，下文是以较佳实施例配合附图进行详细说明。
附图说明
图1为本发明第一实施例的半导体结构俯视图；
图2为沿图1中A-A’剖面线所绘示的半导体结构剖面图；
图3为本发明半导体结构第二实施例的俯视图；
图4为沿图3中B-B’剖面线所绘示的半导体结构剖面图；以及
图5A至图5H为本发明制造半导体结构的各阶段示意图。
具体实施方式
本发明的第一实施例是涉及一种应用于倒装片技术的半导体结构100，其俯视图及剖面图如图1及图2所示。详细而言，本实施例所应用的是一种用以与玻璃倒装片基板(chip on glass，COG)电性连接的倒装片技术。如图所示，本实施例的半导体结构100包含一基底110、二个衬垫120、一保护层130、一弹性凸块140、二个导电层150及二个探针标记160。需说明的是，由于图1为整体半导体结构100的一部分，因此上述衬垫、导电层及探针标记的数目仅用以示意，实际应用时不以此为限。
请参考图1及图2，基底110用以承载上述各组件。详细而言，二个衬垫120及保护层130设置于基底110上，且保护层130部分覆盖二个衬垫120以定义二个开口131，各开口131均具有一开口宽度132以容置弹性凸块140；详细而言，弹性凸块140是沿垂直于开口131的方向延伸设置于开口131所暴露出的二个衬垫120上，且弹性凸块140的一底部宽度141小于开口宽度132。因此，当弹性凸块140设置于二个衬垫120上时，弹性凸块140下方的各个衬垫120得以部分显露出来。此外，弹性凸块140延伸设置于衬垫120上时，会横跨并同时设置于保护层130上。
导电层150同时覆盖保护层130及弹性凸块140，并且因为各衬垫120有部分显露的缘故，因此导电层150得以部分地覆盖各衬垫120并与其直接接触，以进行电性连接。导电层150是朝远离各衬垫120的方向延伸，而于保护层130上形成一测试区151，且测试区151不对应至衬垫120，亦即测试区151下方并无衬垫120。当进行电性连接的检测后，探针标记160便会形成于导电层150的测试区151上，且邻近于各开口131。这些测试区151彼此间的间距为25微米到100微米之间，需说明的是，此处的间距长度是指测试区的中心线间距。
请接续参阅图3及图4，其是本发明第二实施例的半导体结构200。于此实施例中，半导体结构200具有一基底210、二个衬垫220、一保护层230、二个弹性凸块240、二个导电层250及二个探针标记260。同样地，由于图3为整体半导体结构200的一部分，因此上述衬垫、导电层及探针标记的数目仅用以示意，实际应用时不以此为限。
如图所示，二个衬垫220及保护层230均设置于基底210上，且保护层230部分覆盖二个衬垫220以定义二个开口231，二个开口231分别用以容置二个弹性凸块240，且各开口231均具有一开口宽度232。当二个弹性凸块240分别容置于二个开口231时，由于弹性凸块240所具有的一底部宽度241是小于开口宽度232，因此衬垫220将部分露出，适以当导电层250覆盖保护层230及二个弹性凸块240时，导电层250也将同时部分覆盖衬垫220所露出的区域，并与其直接接触，以进行电性连接。导电层250是朝远离衬垫220的方向延伸，同时于保护层230上形成一测试区251，且测试区251不对应至衬垫220，亦即测试区251下方并无衬垫220。当进行电性连接的检测后，各探针标记260便会形成于导电层250的测试区251上，且邻近于各开口231。
本发明第一实施例与第二实施例间的差异，在于第一实施例是采用单一弹性凸块140以连续且不间断的方式设置于各衬垫120的各开口231中，而第二实施例是采用多弹性凸块240以个别溅镀或电镀的方式设置于相对应的各衬垫220上；采用单一弹性凸块140的优点在于能减少工艺步骤，方便控制生产良率，而采用多弹性凸块的优点则在于能降低凸块成本。除上述差异外，其它相互对应的组件如保护层130、230，导电层150、250，或探针标记160、260等的相对位置皆未有所变动。
于上述二实施例中，基底较佳是一芯片，弹性凸块的材料是选自环氧树脂及聚酰亚胺(polyimide；PI)等群组，以使其具有弹性。多衬垫的材料包含铝。导电层可包括至少一阻障层及至少一晶种层。需说明的是，设若导电层是通过电镀的方式形成，则晶种层上方还包括一电镀层，可藉以提高导电层的导电系数，同时增加电性信号的传导效率。导电层的材料是选自下列群组：钛钨/金、钛/金、钛/铜及其合金，同时导电层上方测试区的厚度是介于5000至30000埃，而测试区的宽度是介于14至80微米，适以当以一探针(图未示)碰触测试区进行检测时，可形成探针标记于测试区上而不致破坏保护层。本发明弹性凸块的一高度是介于5至40微米，且该高度是大于保护层的厚度，以使弹性凸块能与一电路基板有效接触。较佳者，弹性凸块还具有一弧形表面或一半椭圆形表面，且弹性凸块的一剖面是一半椭圆形，同时半椭圆形的一长轴是与衬垫的一表面平行。
以下将进一步说明制造上述半导体结构的方法。为便于了解，将以上述第一实施例为例进行说明。制造半导体结构100的方法包含下列步骤。首先，如图5A所示，其是提供如前述第一实施例的基底110，基底110上覆盖有衬垫120与保护层130。其中，保护层130是部分覆盖衬垫120以定义开口131，且开口131具有开口宽度132。如图5B所示，其是形成弹性凸块140于开口131所暴露出的衬垫120上，且弹性凸块140的底部宽度141小于开口宽度132，使弹性凸块140可不完全遮盖衬垫120。具体说，弹性凸块140的形成是将一弹性凸块材料旋转涂布于衬垫120与保护层130上后，再依序以曝光、显影、蚀刻并固化该弹性凸块材料的方式形成。
请接续参阅图5C至图5G，其为形成导电层150于衬垫120、保护层130及弹性凸块140上的各阶段示意图。由于弹性凸块140并未完全遮盖衬垫120，因此导电层150可与衬垫120部分接触。具体说，形成导电层150的方法是包含以下步骤：如图5C所示，溅镀一阻障层150a于衬垫120、保护层130及弹性凸块140上，接着如图5D，溅镀一晶种层150b于阻障层150a上；之后如图5E，涂布一光阻层150c于晶种层150b上；接着如图5F所示，曝光显影光阻层150c，继而蚀刻阻障层150a及晶种层150b，最后，如图5G所示，去除光阻层150c以形成导电层150；其中，若是以电镀方式形成导电层150，则于曝光显影光阻层150c后进一步包含电镀一电镀层(图未示)于晶种层150b上。上述的导电层150是朝远离衬垫120的方向延伸而于保护层130上形成测试区151，且测试区151不对应于衬垫120。之后，如图5H所示，其是形成探针标记160于导电层150的测试区151上，且探针标记160是由探针直接碰触导电层150的测试区151以进行检测时所形成，同时探针标记160是形成于邻近开口131的区域。至此，便能形成如第一实施例所述的半导体结构100。
综上所述，本发明的半导体结构是通过将导电层同时覆盖保护层、弹性凸块及部分衬垫的方式，以增大基底覆盖于电路基板上时的导电区域面积，加强电性信号的传递。且由于导电层是朝远离弹性凸块的方向延伸，因此探针标记可任意形成于保护层上且邻近弹性凸块的测试区的位置，协助半导体结构进行导电性检测，并能准确测试出凸块及导电层的后工序异常，提高检测的正确性，并能避免现有的直接以探针碰触弹性凸块上方的导电层进行电性检测时，可能会损伤导电层的风险，进而有效降低生产成本。
上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以申请专利范围为准。
Claims (15)
1.一种半导体结构，包含：
一基底；
至少一衬垫，设置于该基底上；
一保护层，设置于基底上且部分覆盖至少一衬垫以定义至少一开口，至少一开口具有一开口宽度；
至少一弹性凸块，设置于至少一开口所暴露出的至少一衬垫上，且至少一弹性凸块的一底部宽度小于开口宽度；
至少一导电层，覆盖于保护层、至少一衬垫及至少一弹性凸块上，并与至少一衬垫部分接触，至少一导电层是朝远离至少一衬垫的方向延伸，而于保护层上形成一测试区，测试区不对应至至少一衬垫；以及
至少一探针标记，形成于至少一导电层的测试区上。
2.如权利要求1所述的半导体结构，其特征在于，包含多个衬垫及一弹性凸块，保护层设置于基底上且部分覆盖这些衬垫以定义多个开口，这些开口均具有一开口宽度，弹性凸块是延伸设置于保护层及这些开口所暴露出的这些衬垫上，且弹性凸块的一底部宽度小于开口宽度。
3.如权利要求2所述的半导体结构，其特征在于，包含多个导电层，这些导电层覆盖于保护层、这些衬垫及弹性凸块上，并与这些衬垫部分接触，这些导电层是朝远离这些衬垫的方向延伸，而于保护层上形成多个测试区。
4.如权利要求1所述的半导体结构，其特征在于，包含多个衬垫及多个弹性凸块，保护层设置于基底上且部分覆盖这些衬垫以定义多个开口，这些开口均具有一开口宽度，这些弹性凸块是分别设置于这些开口所暴露出的这些衬垫上，且各该弹性凸块的一底部宽度小于开口宽度。
5.如权利要求1所述的半导体结构，其特征在于，其中至少一弹性凸块的材料是选自下列群组：环氧树脂及聚酰亚胺。
6.如权利要求1所述的半导体结构，其特征在于，其中至少一导电层是包括至少一阻障层及至少一晶种层。
7.如权利要求6所述的半导体结构，其特征在于，其中至少一导电层进一步包括一电镀层。
8.如权利要求1所述的半导体结构，其特征在于，其中基底是一芯片。
9.一种制造一半导体结构的方法，包含下列步骤：
(a)提供一基底，基底上覆盖有至少一衬垫与一保护层，保护层部分覆盖至少一衬垫以定义至少一开口，至少一开口具有一开口宽度；
(b)形成至少一弹性凸块于至少一开口所暴露出的至少一衬垫上，且至少一弹性凸块的一底部宽度小于开口宽度；
(c)形成一导电层于保护层、至少一衬垫及至少一弹性凸块上，使导电层与至少一衬垫部分接触，导电层是朝远离至少一衬垫的方向延伸而于保护层上形成一测试区，测试区不对应至至少一衬垫；
(d)形成一探针标记于导电层的测试区上。
10.如权利要求9所述的方法，其特征在于，其中步骤(b)包含：
涂布一弹性凸块材料于至少一衬垫与保护层上；以及曝光、显影、蚀刻并固化弹性凸块材料以形成至少一弹性凸块。
11.如权利要求10所述的方法，其特征在于，其中弹性凸块材料是旋转涂布于至少一衬垫与保护层上。
12.如权利要求9所述的方法，其特征在于，其中步骤(c)包含：
溅镀一阻障层于保护层、至少一衬垫及至少一弹性凸块上；
溅镀一晶种层于阻障层上；涂布一光阻层于晶种层上；
曝光显影光阻层；
蚀刻阻障层及晶种层；以及
去除光阻层以形成导电层。
13.如权利要求12所述的方法，其特征在于，其中曝光显影光阻层后进一步包含电镀一电镀层于晶种层上。
14.如权利要求9所述的方法，其特征在于，其中步骤(d)包含：
以一探针直接碰触导电层的测试区以进行检测并形成一探针标记。
15.如权利要求9所述的方法，其特征在于，其中至少一弹性凸块的材料是选自下列群组：环氧树脂及聚酰亚胺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101705691A CN102024775A (zh) | 2009-09-10 | 2009-09-10 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101705691A CN102024775A (zh) | 2009-09-10 | 2009-09-10 | 半导体结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102024775A true CN102024775A (zh) | 2011-04-20 |
Family
ID=43865900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101705691A Pending CN102024775A (zh) | 2009-09-10 | 2009-09-10 | 半导体结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102024775A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400124B (zh) * | 2017-02-06 | 2019-11-22 | 南亚科技股份有限公司 | 封装结构及其制造方法 |
| US10901030B2 (en) | 2019-02-19 | 2021-01-26 | International Business Machines Corporation | Viscoelastic pad upon integrated circuit device contact for multipass electrical characterization probe testing |
-
2009
- 2009-09-10 CN CN2009101705691A patent/CN102024775A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400124B (zh) * | 2017-02-06 | 2019-11-22 | 南亚科技股份有限公司 | 封装结构及其制造方法 |
| US10580665B2 (en) | 2017-02-06 | 2020-03-03 | Nanya Technology Corporation | Method for manufacturing package structure having elastic bump |
| US10901030B2 (en) | 2019-02-19 | 2021-01-26 | International Business Machines Corporation | Viscoelastic pad upon integrated circuit device contact for multipass electrical characterization probe testing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576531C (zh) | 半导体封装及其制造方法 | |
| CN100521172C (zh) | 半导体器件及其制造方法 | |
| US10283376B2 (en) | Chip encapsulating method and chip encapsulating structure | |
| CN103543492B (zh) | 光电混载基板 | |
| JP2012512541A (ja) | フレキシブル電子製品およびその製造方法 | |
| CN102194716A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN100435302C (zh) | 芯片内置基板的制造方法 | |
| CN103489802A (zh) | 芯片封装结构及形成方法 | |
| TW201227898A (en) | Package substrate and fabrication method thereof | |
| CN103928410B (zh) | 封装结构及其制作方法 | |
| CN103123917A (zh) | 导电结构及其形成方法 | |
| US8896798B2 (en) | Liquid crystal display and manufacturing method for the same | |
| CN102024775A (zh) | 半导体结构及其制造方法 | |
| CN102136459B (zh) | 封装结构及其制法 | |
| US20060284290A1 (en) | Chip-package structure and fabrication process thereof | |
| CN101373748A (zh) | 晶圆级封装结构及其制作方法 | |
| CN115084069A (zh) | 半导体装置及其制造方法 | |
| CN112669720A (zh) | Led面板及其制备方法 | |
| US20030141591A1 (en) | Under bump structure and process for producing the same | |
| CN101373749B (zh) | 晶圆级封装结构及其制作方法 | |
| CN101241866B (zh) | 具有加强物的凸块结构的制造方法 | |
| TW201108369A (en) | Semiconductor structure and fabricating method thereof | |
| WO2022217599A1 (zh) | 阵列基板、阵列基板的制造方法与显示装置 | |
| CN109148357A (zh) | 测试接口板组件及其制造方法 | |
| WO2022188859A1 (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110420 |