CN102024699B - 半导体装置的快速热退火方法 - Google Patents

半导体装置的快速热退火方法 Download PDF

Info

Publication number
CN102024699B
CN102024699B CN2009101959556A CN200910195955A CN102024699B CN 102024699 B CN102024699 B CN 102024699B CN 2009101959556 A CN2009101959556 A CN 2009101959556A CN 200910195955 A CN200910195955 A CN 200910195955A CN 102024699 B CN102024699 B CN 102024699B
Authority
CN
China
Prior art keywords
distribution density
target
specific area
sti
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101959556A
Other languages
English (en)
Other versions
CN102024699A (zh
Inventor
居建华
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101959556A priority Critical patent/CN102024699B/zh
Priority to US12/708,469 priority patent/US8249737B2/en
Publication of CN102024699A publication Critical patent/CN102024699A/zh
Application granted granted Critical
Publication of CN102024699B publication Critical patent/CN102024699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置的快速热退火方法，包括以下步骤：建立器件电性参数、退火温度和STI分布密度之间的三元对应关系；获得半导体装置特定区域内的STI分布密度和目标STI分布密度；判断所述特定区域内的STI分布密度是否大于目标STI分布密度；如果是，则在该特定区域内增加虚拟结构，以使所述特定区域内的STI分布密度等于目标STI分布密度；由所述三元对应关系获得所述目标STI分布密度对应的目标退火温度，利用该退火温度对半导体装置进行退火处理，达到目标电性参数。采用所述方法，能够减少快速热退火工艺的温度不均匀现象以避免对半导体装置电性的影响。

Description

半导体装置的快速热退火方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体装置的快速热退火方法。
背景技术
快速热退火(Rapid Thermal Annealing，RTA)是一种短时高温的热处理工艺。通常把晶片放在工艺腔内的石英架上，并用高强度的光源辐射加热晶片。在先进集成电路的制造工艺中，RTA已经广泛应用于注入杂质的热激活、金属硅化物的形成等过程。
集成电路制造技术都是在一个晶片中同时完成重复排列的多个芯片的制作。对于多芯片的产品，由于不同芯片基于各自的应用背景，具有不同的半导体结构，芯片的热预算就各有差异，因此，改善RTA工艺的均匀性一直以来都是业内研究的技术热点。
例如，射频电路芯片中有源区和栅极的分布密度都很小，而SRAM电路芯片中有源区或栅极具有较大的分布密度，另一方面，即使同一芯片中也会存在具有不同有源区或栅极分布密度的区域。有源区或栅极等半导体结构的分布密度的这种差异，在对晶片进行快速热退火工艺时，会导致晶片局部温度的差别，从而影响工艺均匀性。
公开号为101454870A的中国专利公开了一种在快速热退火工艺过程中跨晶片的有限区域提供均匀温度的方法包括：通过测量该有限区域的第一部分中的第一结构的密度，确定该第一部分中的第一反射率。接着，该方法通过测量该有限区域的第二部分中的第二结构的密度，确定该第二部分中的第二反射率。具体地，该第一结构包括扩散填充形状和多晶硅导体填充形状(非有源伪结构)；并且该第二结构包括有源电路结构，然后比较所述第一反射率和第二反射率，通过调节第一结构中扩散填充形状和多晶硅导体填充形状的重叠量来使第一反射率和第二反射率平衡。然而该方法仅基于晶片中不同区域之间的平衡，并没有与整个晶片上半导体装置的电学性能的一致性建立联系。
快速热退火工艺的温度不均匀现象会直接影响集成电路中半导体器件的电学性能，导致局部区域内器件的阈值电压、饱和电流等参数不能达到目标值。
发明内容
本发明解决的问题是如何减少快速热退火工艺的温度不均匀现象以避免对半导体装置电性的影响。
为解决上述问题，本发明提供一种半导体装置的快速热退火方法，包括以下步骤：
建立器件电性参数、退火温度和STI分布密度之间的三元对应关系；
获得半导体装置特定区域内的STI分布密度和目标STI分布密度；
判断所述特定区域内的STI分布密度是否大于目标STI分布密度；
如果是，则在该特定区域内增加虚拟结构，以使所述特定区域内的STI分布密度等于目标STI分布密度；
由所述三元对应关系获得所述目标STI分布密度对应的目标退火温度，利用该退火温度对半导体装置进行退火处理，达到目标电性参数；
其中，
所述获得半导体装置特定区域内的STI分布密度，包括以下步骤：
预先将半导体装置划分为多个重复的特定区域；
检测各个所述特定区域内的有源区分布密度Ax和栅极的分布密度Px；
根据公式Dx＝(1-Ax)×(1-Px)计算STI分布密度Dx；
所述获得半导体装置特定区域内的目标STI分布密度，包括以下步骤：
根据半导体装置的设计要求确定目标电性参数；
由所述电性参数、退火温度和STI分布密度三元对应关系，获得所述目标电性参数对应的目标STI分布密度。
所述虚拟结构至少包括虚拟有源区和虚拟栅极。
所述在该特定区域内增加虚拟结构包括以下步骤：
判断所述特定区域内的有源区分布密度是否小于目标有源区分布密度；
如果是，则在该特定区域内增加虚拟有源区；如果否，则判断所述特定区域内的栅极分布密度是否小于目标栅极分布密度；
当所述特定区域内的栅极分布密度小于目标栅极分布密度时，在该特定区域内增加虚拟栅极。
所述在该特定区域内增加虚拟结构包括以下步骤：
判断所述特定区域内的栅极分布密度是否小于目标栅极分布密度；
如果是，则在该特定区域内增加虚拟栅极；如果否，判断所述特定区域内的有源区分布密度是否小于目标有源区分布密度；
当所述特定区域内的有源区分布密度小于目标有源区分布密度时，在该特定区域内增加虚拟有源区。
所述电性参数包括饱和电流或阈值电压。
所述退火温度为峰值退火温度。
所述器件电性参数、退火温度和STI分布密度之间的三元对应关系为线性关系。
所述增加虚拟结构的方式为增加虚拟结构的图案数量，或者，增加原有虚拟结构的图案面积。
与现有技术相比，上述技术方案具有以下优点：
所述半导体装置的快速热退火方法，首先建立器件电性参数、退火温度和STI分布密度之间的三元对应关系，再引入STI分布密度的概念来反映出整个晶片上半导体装置的实际退火处理温度不均匀状况，继而在STI分布密度大于目标STI分布密度的特定区域增加虚拟结构，通过这种方式使所述特定区域内的STI分布密度等于目标STI分布密度，由所述三元对应关系获得所述目标STI分布密度对应的目标退火温度，利用该退火温度进行退火处理，达到目标电性参数。这样一来，可以保证整个晶片上的半导体装置各个区域都具有相同的目标STI分布密度，相当于保证各个区域对RTA辐射的吸收率(或反射率、透射率)基本一致，从而都达到统一的RTA实际处理温度，继而获得统一的目标电性参数，能够改善快速热退火工艺的温度不均匀现象以避免对半导体装置电性的影响。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为本发明实施例中半导体装置的快速热退火方法的流程图；
图2为本发明实施例中半导体装置的局部结构示意图；
图3为本发明实施例中饱和电流和退火温度、STI分布密度之间的对应关系图；
图4为本发明实施例中在特定区域内增加虚拟结构的步骤流程图；
图5为本发明实施例中以一种具体的方式在特定区域内增加虚拟结构的流程图；
图6为本发明实施例中以另一种具体的方式在特定区域内增加虚拟结构的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。本文中所称的“半导体装置”一般至晶片上的多个集成电路芯片(Die)。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
传统的集成电路制造过程中，快速热退火工艺的温度不均匀现象会直接影响集成电路中半导体装置的电学性能，导致局部区域内器件的阈值电压、饱和电流等参数不能达到目标值。
发明人研究发现，由于RTA工艺采用高强度的光源辐射加热的方式(简称RTA辐射)，上述温度不均匀的现象与晶片上半导体装置的各种半导体结构对RTA辐射的吸收和反射有关。例如，在源/漏区热激活或金属硅化物形成的RTA工艺中，有源区(Active Area，AA)和栅极(Ploy)往往反射所述RTA辐射，而浅沟槽隔离区(Shallow Trench Isolate，STI)往往吸收所述RTA辐射。
晶片上不同的半导体装置，或者同一半导体装置中，有源区、栅极和浅沟槽隔离等半导体结构在不同的区域的分布密度通常根据产品设计要求而各不相同，于是，在设定同样的RTA辐射退火温度下，AA、Ploy高密度且STI低密度区域的晶片温度，由于反射较强的缘故而相对偏低，反之，AA、Ploy低密度且STI高密度区域的晶片温度，由于吸收较强的缘故而相对偏较高，由此导致了晶片上半导体装置的实际处理温度的不均匀。
发明人进一步研究发现，STI的分布密度与半导体装置中器件的电性参数和RTA辐射退火温度三者之间存在客观的对应关系，而实际上，STI的分布密度与AA和Ploy的分布密度是互补的，基于此，本发明创造性的引入了STI分布密度的概念，以STI分布密度来反映AA和Ploy的分布密度，再根据STI的分布密度与器件电性参数和退火温度三者之间存在客观的对应关系，依照目标电性参数来调整STI的分布密度的均匀性，从而改善RTA工艺的均匀性。
以下结合附图详细说明本发明所述半导体装置的快速热退火方法的一个具体实施例。
图1为本实施例中半导体装置的快速热退火方法的流程图，图2为本实施例中半导体装置的局部结构示意图，图3为本实施例中饱和电流Idsat和退火温度、STI分布密度之间对应关系图。
如图1所示，所述半导体装置的快速热退火方法包括以下步骤：
步骤S1：建立器件电性参数、退火温度和STI分布密度之间的三元对应关系。
具体的，如前所述，发明人经过研究发现，半导体装置的电性参数、退火温度和STI分布密度之间的存在客观的三元对应关系。因此，通过预先建立电性参数、退火温度和STI分布密度三者之间关系的数据库，并依据数据库模拟出所述三元对应关系图谱，例如图3。
参照图3所示，发明人研究发现器件的饱和电流Idsat和RTA辐射的退火温度、半导体装置的STI分布密度之间具有线性的对应关系，图中仅以有限个实施例为示意，左纵轴表示饱和电流Idsat，右纵轴表示RTA辐射的退火温度，例如为峰值温度，横轴表示STI分布密度，三者之间基本为线性关系。
于是，由对于具有特定STI分布密度D0的半导体装置，采用对应的RTA辐射的退火温度T0(简称退火温度)，即可获得符合设计要求的目标饱和电流值(target)，能够保证RTA工艺的可靠性。
但是这只是理想情况，实际上，由于半导体装置基于各自的应用背景，相应的半导体电路结构也各不相同，例如对于COMS逻辑电路或DRAM存储电路，通常都包括有源区、栅极和STI的半导体结构，参照图2所示，实心长条形表示有源区，而斜线阴影长条形表示栅极，它们之间的空白区为STI，在待退火处理的晶片内，半导体装置包括：有源区和栅极的稀疏区Isolate(图中以I表示)，以及，有源区和栅极的密集区Dense(图中以D表示)。在设定同样的RTA辐射退火温度下，密集区D的晶片温度由于对RTA辐射反射作用较强的缘故而相对偏低，反之，稀疏区I的晶片温度，由于对RTA辐射吸收作用较强的缘故而相对偏较高，由此导致了晶片上半导体装置的实际RTA处理温度的不均匀。本实施例中，采用STI分布密度来反映AA和Ploy的分布密度，相当于，用STI分布密度Dx来表示出整个晶片上半导体装置的实际RTA温度不均匀性，进而才能采取措施对所述的不均匀性进行改善。因此，还要获得晶片上半导体装置的STI分布密度的状况，即进行以下步骤。
步骤S2：获得半导体装置特定区域内的STI分布密度和目标STI分布密度。
具体的，预先将半导体装置划分为多个重复的特定区域，而后分别检测各个所述特定区域内的有源区分布密度Ax和栅极的分布密度Px；根据公式Dx＝(1-Ax)×(1-Px)计算STI分布密度Dx。
实际上，以上公式中(1-Ax)表示有源区对RTA辐射的透过率，(1-Px)表示栅极结构对RTA辐射的透过率，也即，STI分布密度等于有源区对RTA辐射的透过率与栅极结构对RTA辐射的透过率之乘积。
而所述目标STI分布密度是根据半导体装置的设计要求，先确定目标电性参数，接着由步骤S1中建立的电性参数、退火温度和STI分布密度三元对应关系，获得所对应的STI分布密度。例如由图3查得目标饱和电流Idsat(target)对应的目标STI分布密度D0。
步骤S3：判断所述特定区域内的STI分布密度是否大于目标STI分布密度；如果是，则进行步骤S4，如果否，则直接进行步骤S5。
步骤S4：在该特定区域内增加虚拟结构，以使所述特定区域内的STI分布密度Dx等于目标STI分布密度D0。其中，所述虚拟结构至少包括虚拟有源区或虚拟栅极。
具体的，参照图4所示，所述在该特定区域内增加虚拟结构包括以下步骤：
步骤S41：判断所述特定区域内的有源区分布密度Ax是否小于目标有源区分布密度A0；如果是，则进行步骤S42；如果否，则进行步骤S43。
步骤S42：在该特定区域内增加虚拟有源区。
步骤S43：判断所述特定区域内的栅极分布密度Px是否小于目标栅极分布密度P0。接着进行以下步骤S44。
步骤S44：当所述特定区域内的栅极分布密度Px小于目标栅极分布密度P0时，在该特定区域内增加虚拟栅极。
以上步骤S42和步骤S44中，如果该特定区域内已经具有虚拟有源区或虚拟栅极，则所述增加虚拟有源区可以采用增加原有虚拟有源区的图案面积的方式，也可以采用增加虚拟有源区的数量的方式，同理，所述增加虚拟栅极可以采用增加原有虚拟栅极的图案面积的方式，也可以采用增加虚拟栅极的数量的方式。
具体的，参见图5，先检测特定区域内STI分布密度，判断Dx是否大于D0，如果是则进一步判断Ax是否小于A0，如果Ax小于A0，则表明有源区的分布密度低(透光率高)，根据预先设定的增幅量级M逐级增加Ax，直到Dx等于D0；如果Ax大于或等于A0，则进一步判断Px是否小于P0，如果是，则表明栅极的分布密度低(透光率高)，根据预先设定的增幅量级N逐级增加Px，直到Dx等于D0。其中，M＝1，2，3......表示虚拟有源区的分布密度分别为25％，30％，35％......；N＝1，2，3......表示虚拟栅极的分布密度分别为25％，30％，35％......
在另一实施例中，参见图6，与图5的实施方式不同之处在于，如果Ax小于A0时，则先要计算的A0与Ax差值所对应的增幅量级，再根据预先设定的增幅量级M逐级增加Ax，同理如果Px小于P0，则先要计算的P0与Px差值所对应的增幅量级，再根据预先设定的增幅量级N逐级增加Px。
本实施例中，所谓虚拟有源区或虚拟栅极是指分布在晶片中与实际电路的半导体结构相同，但是却不具有实际电路功能的虚拟结构。例如，虚拟有源区与实际的有源区均有相同的掺杂浓度和深度，采用相同的或同一工艺制作，但是不与金属接触插塞连接，因此不具有实际有源区的导电功能。
步骤S5：由所述三元对应关系获得所述目标STI分布密度D0对应的目标退火温度T0，利用该退火温度T0对整个晶片的半导体装置进行退火处理，从而达到目标电性参数。例如达到如图3所示的目标饱和电流Idsat(target)。
上述半导体装置的快速热退火方法，首先发现并建立器件电性参数、退火温度和STI分布密度之间的三元对应关系，再引入STI分布密度的概念来反映出整个晶片上半导体装置的实际退火处理温度不均匀状况，继而在STI分布密度大于目标STI分布密度的特定区域增加虚拟结构，通过这种方式使所述特定区域内的STI分布密度等于目标STI分布密度，由所述三元对应关系获得所述目标STI分布密度对应的目标退火温度，利用该退火温度进行退火处理，达到目标电性参数。这样一来，可以保证整个晶片上的半导体装置各个区域都具有相同的目标STI分布密度，相当于保证各个区域对RTA辐射的吸收率(或反射率、透射率)基本一致，从而都达到统一的RTA实际处理温度，继而获得统一的目标电性参数，能够改善快速热退火工艺的温度不均匀现象以避免对半导体装置电性的影响。
以上实施例中，先判断Ax是否小于A0，再判断Px是否小于P0，在本发明的另一实施例中，上述两个步骤也可以互换顺序，具体的，在该特定区域内增加虚拟结构包括以下步骤：
判断所述特定区域内的栅极分布密度Px是否小于目标栅极分布密度P0；
如果是，则在该特定区域内增加虚拟栅极；如果否，判断所述特定区域内的有源区分布密度Ax是否小于目标有源区分布密度A0；
当所述特定区域内的有源区分布密度Ax小于目标有源区分布密度A0时，在该特定区域内增加虚拟有源区。
其他步骤均与前一实施例相同，在此不再赘述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。在本发明的其他实施中，所述电性参数还可以为阈值电压等半导体器件其他电性参数。本实施例中所述有源区例如为MOS器件的源区和漏区。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种半导体装置的快速热退火方法，其特征在于，包括以下步骤：
建立器件电性参数、退火温度和STI分布密度之间的三元对应关系；
获得半导体装置特定区域内的STI分布密度和目标STI分布密度；
判断所述特定区域内的STI分布密度是否大于目标STI分布密度；
如果是，则在该特定区域内增加虚拟结构，以使所述特定区域内的STI分布密度等于目标STI分布密度；
由所述三元对应关系获得所述目标STI分布密度对应的目标退火温度，利用该退火温度对半导体装置进行退火处理，达到目标电性参数；
其中，
所述获得半导体装置特定区域内的STI分布密度，包括以下步骤：
预先将半导体装置划分为多个重复的特定区域；
检测各个所述特定区域内的有源区分布密度Ax和栅极的分布密度Px；
根据公式Dx＝(1-Ax)×(1-Px)计算STI分布密度Dx；
所述获得半导体装置特定区域内的目标STI分布密度，包括以下步骤：
根据半导体装置的设计要求确定目标电性参数；
由所述电性参数、退火温度和STI分布密度三元对应关系，获得所述目标电性参数对应的目标STI分布密度。
2.根据权利要求1所述的方法，其特征在于，所述虚拟结构至少包括虚拟有源区和虚拟栅极。
3.根据权利要求2所述的方法，其特征在于，所述在该特定区域内增加虚拟结构包括以下步骤：
判断所述特定区域内的有源区分布密度是否小于目标有源区分布密度；
如果是，则在该特定区域内增加虚拟有源区；如果否，则判断所述特定区域内的栅极分布密度是否小于目标栅极分布密度；
当所述特定区域内的栅极分布密度小于目标栅极分布密度时，在该特定区域内增加虚拟栅极。
4.根据权利要求2所述的方法，其特征在于，所述在该特定区域内增加虚拟结构包括以下步骤：
判断所述特定区域内的栅极分布密度是否小于目标栅极分布密度；
如果是，则在该特定区域内增加虚拟栅极；如果否，判断所述特定区域内的有源区分布密度是否小于目标有源区分布密度；
当所述特定区域内的有源区分布密度小于目标有源区分布密度时，在该特定区域内增加虚拟有源区。
5.根据权利要求1所述的方法，其特征在于，所述电性参数包括饱和电流或阈值电压。
6.根据权利要求1所述的方法，其特征在于，所述退火温度为峰值退火温度。
7.根据权利要求1所述的方法，其特征在于，所述器件电性参数、退火温度和STI分布密度之间的三元对应关系为线性关系。
8.根据权利要求1所述的方法，其特征在于，所述增加虚拟结构的方式为增加虚拟结构的图案数量，或者，增加原有虚拟结构的图案面积。
CN2009101959556A 2009-09-17 2009-09-17 半导体装置的快速热退火方法 Active CN102024699B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009101959556A CN102024699B (zh) 2009-09-17 2009-09-17 半导体装置的快速热退火方法
US12/708,469 US8249737B2 (en) 2009-09-17 2010-02-18 Rapid thermal annealing method for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101959556A CN102024699B (zh) 2009-09-17 2009-09-17 半导体装置的快速热退火方法

Publications (2)

Publication Number Publication Date
CN102024699A CN102024699A (zh) 2011-04-20
CN102024699B true CN102024699B (zh) 2012-08-22

Family

ID=43731328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101959556A Active CN102024699B (zh) 2009-09-17 2009-09-17 半导体装置的快速热退火方法

Country Status (2)

Country Link
US (1) US8249737B2 (zh)
CN (1) CN102024699B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219951B2 (en) * 2010-02-26 2012-07-10 Taiwan Semiconductor Manufactuing Company, Ltd. Method of thermal density optimization for device and process enhancement
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US9064824B2 (en) 2013-11-12 2015-06-23 International Business Machines Corporation In-situ annealing for extending the lifetime of CMOS products
KR101648860B1 (ko) 2015-05-08 2016-08-17 최동준 마스크 얼라이너 웨지 에러 보정용 레벨링 장치
KR20160131797A (ko) 2015-05-08 2016-11-16 최동준 마스크 얼라이너 버큠 컨택용 실 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257030A (zh) * 2007-02-26 2008-09-03 国际商业机器公司 半导体结构和形成半导体结构的方法
CN101454870A (zh) * 2006-06-07 2009-06-10 国际商业机器公司 用于改善快速热退火均匀性的伪形状的可变重叠

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318683B1 (ko) * 1998-12-17 2001-12-28 윤종용 산화막/질화막/산화막 유전층의 형성방법
US6403432B1 (en) * 2000-08-15 2002-06-11 Taiwan Semiconductor Manufacturing Company Hardmask for a salicide gate process with trench isolation
US6420232B1 (en) * 2000-11-14 2002-07-16 Silicon-Based Technology Corp. Methods of fabricating a scalable split-gate flash memory device having embedded triple-sides erase cathodes
US6605506B2 (en) * 2001-01-29 2003-08-12 Silicon-Based Technology Corp. Method of fabricating a scalable stacked-gate flash memory device and its high-density memory arrays
JP4827653B2 (ja) * 2006-08-10 2011-11-30 富士通セミコンダクター株式会社 半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101454870A (zh) * 2006-06-07 2009-06-10 国际商业机器公司 用于改善快速热退火均匀性的伪形状的可变重叠
CN101257030A (zh) * 2007-02-26 2008-09-03 国际商业机器公司 半导体结构和形成半导体结构的方法

Also Published As

Publication number Publication date
CN102024699A (zh) 2011-04-20
US20110066270A1 (en) 2011-03-17
US8249737B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
JP7140860B2 (ja) 半導体装置を形成する方法および半導体装置
CN102024699B (zh) 半导体装置的快速热退火方法
Yang et al. Suppression of row hammer effect by doping profile modification in saddle-fin array devices for sub-30-nm DRAM technology
US8928110B2 (en) Dummy cell pattern for improving device thermal uniformity
US8860142B2 (en) Method and apparatus to reduce thermal variations within an integrated circuit die using thermal proximity correction
KR100732630B1 (ko) 불순물 도핑 영역을 포함하는 반도체 소자 및 그 형성 방법
US8658438B2 (en) Measurement of lateral diffusion of implanted ions in doped well region of semiconductor devices
US8392863B2 (en) Method for circuit layout and rapid thermal annealing method for semiconductor apparatus
US7259027B2 (en) Low energy dose monitoring of implanter using implanted wafers
JP2010003949A (ja) 半導体集積回路装置のレイアウト検証方法
US20150108586A1 (en) Transistor device with improved source/drain junction architecture and methods of making such a device
CN115732556A (zh) 一种nmos器件、其制备方法及集成电路
JP2011165722A (ja) イオン注入角度をモニタするウェハ及びそれを用いたモニタリング方法
US6977195B1 (en) Test structure for characterizing junction leakage current
US8809077B2 (en) Method of manufacturing semiconductor device
CN109119326A (zh) 半导体结构及其制造方法
US11721599B2 (en) Semiconductor testkey pattern and test method thereof
US20040253752A1 (en) Method and system for monitoring implantation of ions into semiconductor substrates
CN103377883B (zh) 具有密度梯度平滑的mos阵列边缘的布局
JP2012004397A (ja) 半導体装置の製造方法
US20160118269A1 (en) Gate slot overetch control
CN100570858C (zh) 制造半导体器件的方法
EP2513959A1 (en) Method for making a semiconductor device by laser irradiation
US20160099184A1 (en) Semiconductor chip and method of estimating capability of semiconductor manufacturing system
Li et al. Improve DRAM Leakage Issue During RAS Operational Phase Through TCAD Simulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121106

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121106

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation