CN102017080A - 制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片 - Google Patents

制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片 Download PDF

Info

Publication number
CN102017080A
CN102017080A CN200980114395.5A CN200980114395A CN102017080A CN 102017080 A CN102017080 A CN 102017080A CN 200980114395 A CN200980114395 A CN 200980114395A CN 102017080 A CN102017080 A CN 102017080A
Authority
CN
China
Prior art keywords
substrate
layer
epitaxial wafer
sic
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980114395.5A
Other languages
English (en)
Other versions
CN102017080B (zh
Inventor
佐藤一成
宫永伦正
藤原伸介
中幡英章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102017080A publication Critical patent/CN102017080A/zh
Application granted granted Critical
Publication of CN102017080B publication Critical patent/CN102017080B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片，所述Si(1-v-w-x)CwAlxNv衬底易于加工且能实现处于混合晶体状态的Si(1-v-w-x)CwAlxNv晶体。所述制造Si(1-v-w-x)CwAlxNv衬底(10a)的方法包括下列步骤：首先，准备Si衬底(11)；然后，通过脉冲激光沉积法在所述Si衬底(11)上生长Si(1-v-w-x)CwAlxNv层(12)，其中0＜v＜1，0＜w＜1，0＜x＜1，且0＜v+w+x＜1。

Description

制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片
技术领域
本发明涉及制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片。
背景技术
已经将具有6.2eV能带间隙、约3.3WK-1cm-1的热导率和高电阻的Al(1-y-z)GayInzN(0≤y≤1，0≤z≤1，且0≤y+z≤1)晶体如氮化铝(AlN)晶体用作半导体器件如短波长光学器件和电力电子器件的材料。常规地，在例如已经通过气相外延法基部衬底上生长了这种晶体。
作为在其上生长这种材料的基部衬底，Si(1-v-w-x)CwAlxNv衬底已经引起了关注。例如，美国专利4382837(专利文献1)、美国专利6086672(专利文献2)和日本未审查专利申请公开(PCT申请的翻译)2005-506695(专利文献3)描述了制造Si(1-v-w-x)CwAlxNv衬底的方法。
专利文献1公开了在1900℃～2020℃的温度下对原料进行加热以使其升华，从而在Al2O3(蓝宝石)上生长(SiC)(1-x)(AlN)x晶体。专利文献2公开了在1810℃～2492℃的温度下对原料进行加热以在1700℃～2488℃的温度下在碳化硅(SiC)上生长(SiC)(1-x)(AlN)x衬底。专利文献3公开了通过分子束外延(MBE)法在550℃～750℃的原料气体温度下在硅(Si)上生长(SiC)(1-x)(AlN)x晶体。
引用列表
专利文献
专利文献1：美国专利4382837
专利文献2：美国专利6086672
专利文献3：日本未审查专利申请公开(PCT申请的翻译)2005-506695
发明内容
技术问题
然而，在专利文献1和2中，在Al2O3衬底和SiC衬底上生长了(SiC)(1-x)(AlN)x晶体。由于Al2O3衬底和SiC衬底在化学上非常稳定，因此难以通过湿式腐蚀等对这些衬底进行处理。因此，问题在于，难以降低Al2O3衬底和SiC衬底的厚度以及除去Al2O3衬底和SiC衬底。
在专利文献1和2中通过升华法且在专利文献3中通过MBE法生长(SiC)(1-x)(AlN)x晶体。图10和11为在专利文献1～3中生长的(SiC)(1-x)(AlN)x晶体的示意性横截面视图。图10和11显示，在通过升华法或MBE法生长的(SiC)(1-x)(AlN)x层112中，SiC层112a和AlN层112b经常分层，如图10中所示，或者，SiC层112a经常散布有聚集的AlN层112b，如图11中所示。由此发现，在(SiC)(1-x)(AlN)x层112中，不能形成四种元素Si、碳(C)、铝(Al)和氮(N)的混合晶体状态。
鉴于上述问题，本发明的目的是形成处于混合晶体状态的Si(1-v-w-x)CwAlxNv晶体并提供制造易于加工的Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底和外延晶片。
解决问题的手段
本发明人发现，不能形成处于混合晶体状态的Si(1-v-w-x)CwAlxNv晶体的原因在于，升华法和MBE法在平衡状态中生长Si(1-v-w-x)CwAlxNv晶体。本发明人还发现，由于SiC和AlN在平衡状态中生长的Si(1-v-w-x)CwAlxNv层中稳定，所以Si与C结合且Al与N结合。
因此，本发明制造Si(1-v-w-x)CwAlxNv衬底的方法包括下列步骤。首先，准备Si衬底。然后，通过脉冲激光沉积(PLD)法在所述Si衬底上生长Si(1-v-w-x)CwAlxNv层(0＜v＜1，0＜w＜1，0＜x＜1且0＜v+w+x＜1)。
根据本发明制造Si(1-v-w-x)CwAlxNv衬底的方法，通过PLD法生长了Si(1-v-w-x)CwAlxNv层(0＜v＜1，0＜w＜1，0＜x＜1且0＜v+w+x＜1)。能够利用激光束对用于所述Si(1-v-w-x)CwAlxNv层的原料进行照射以产生等离子体。能够将所述等离子体供应至所述Si衬底的表面上。由此，能够在不平衡的状态中生长所述Si(1-v-w-x)CwAlxNv层。与平衡状态不同，这种生长条件不是稳定状态。因此，Si能够与C和N结合，且Al能够与C和N结合。这能够生长由四种元素Si、C、Al和N的混合晶体形成的Si(1-v-w-x)CwAlxNv层。
在Si衬底上生长了Si(1-v-w-x)CwAlxNv层。Si衬底能够容易地劈开并能够容易地利用酸进行腐蚀。因此，易于降低Si衬底的厚度或除去Si衬底。因此，能够制造易于加工的Si(1-v-w-x)CwAlxNv衬底。
优选地，上述制造Si(1-v-w-x)CwAlxNv衬底的方法还包括在生长步骤之后除去所述Si衬底的步骤。
如上所述，能够容易地对所述Si衬底进行加工。因此，能够容易地除去所述Si衬底。能够容易地制造不含Si衬底且具有裂纹数减少的Si(1-v-w-x)CwAlxNv层的Si(1-v-w-x)CwAlxNv衬底。
本发明制造外延晶片的方法包括通过上述制造Si(1-v-w-x)CwAlxNv衬底的方法中的任意一种方法来制造Si(1-v-w-x)CwAlxNv衬底的步骤以及在所述Si(1-v-w-x)CwAlxNv层上生长Al(1-y-z)GayInzN层(0≤y≤1，0≤z≤1且0≤y+z≤1)的步骤。
通过本发明制造外延晶片的方法，能够制造处于混合晶体状态中的Si(1-v-w-x)CwAlxNv层。因此，能够在所述Si(1-v-w-x)CwAlxNv层上生长具有均匀结晶度的Al(1-y-z)GayInzN层。所述Al(1-y-z)GayInzN层的晶格匹配和热膨胀系数与所述Si(1-v-w-x)CwAlxNv层的晶格匹配和热膨胀系数类似。这能够提高所述Al(1-y-z)GayInzN层的结晶度。在包含Si衬底的外延晶片中，由于能够容易地对所述Si衬底进行加工，所以能够容易地从所述外延晶片中除去所述Si衬底。
本发明的Si(1-v-w-x)CwAlxNv衬底为包含Si(1-v-w-x)CwAlxNv层(0＜v＜1，0＜w＜1，0＜x＜1且0＜v+w+x＜1)的Si(1-v-w-x)CwAlxNv衬底，其中所述Si(1-v-w-x)CwAlxNv层具有在SiC衍射峰与AlN衍射峰之间的衍射峰，所述衍射峰通过X射线衍射(XRD)法测定。
通过上述本发明制造Si(1-v-w-x)CwAlxNv衬底的方法制造的本发明Si(1-v-w-x)CwAlxNv衬底包含在不平衡状态中生长的Si(1-v-w-x)CwAlxNv层。在所述Si(1-v-w-x)CwAlxNv层中，Si与C和N结合，且Al与C和N结合。这能够生长由四种元素Si、C、Al和N的混合晶体形成的Si(1-v-w-x)CwAlxNv层。因此，所述Si(1-v-w-x)CwAlxNv层能够具有在SiC衍射峰与AlN衍射峰之间的衍射峰。
优选地，所述Si(1-v-w-x)CwAlxNv衬底还包含具有主面的Si衬底，且在所述Si衬底的所述主面上形成Si(1-v-w-x)CwAlxNv层。
在Si(1-v-w-x)CwAlxNv层的厚度小的情况中，如果需要，所述Si(1-v-w-x)CwAlxNv衬底还包含Si衬底。当必须将Si衬底从Si(1-v-w-x)CwAlxNv层上除去时，这特别有利，因为能够容易地对所述Si衬底进行加工。
本发明的外延晶片包含上述Si(1-v-w-x)CwAlxNv衬底中的任意一种衬底以及在所述Si(1-v-w-x)CwAlxNv层上形成的Al(1-y-z)GayInzN层(0≤y≤1，0≤z≤1且0≤y+z≤1)。
在本发明的外延晶片中，在处于混合晶体状态中的Si(1-v-w-x)CwAlxNv层上形成了Al(1-y-z)GayInzN层。因此，所述Al(1-y-z)GayInzN层能够具有均匀的结晶度。在包含Si衬底的外延晶片中，由于能够容易地对所述Si衬底进行加工，所以能够容易地将所述Si衬底从所述外延晶片中除去。
发明优点
根据本发明制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底和外延晶片，通过PLD法在Si衬底上生长了Si(1-v-w-x)CwAlxNv层。由此，通过在不平衡状态中生长Si(1-v-w-x)CwAlxNv层能够制造位于混合晶体状态的易于加工的Si(1-v-w-x)CwAlxNv衬底。
附图说明
图1为本发明实施方案1的Si(1-v-w-x)CwAlxNv衬底的示意性横截面视图。
图2为本发明实施方案1的Si(1-v-w-x)CwAlxNv层的XRD中衍射峰的示意图。
图3为本发明实施方案1的Si(1-v-w-x)CwAlxNv层的XRD中衍射峰的示意图。
图4为本发明实施方案1的Si(1-v-w-x)CwAlxNv层的XRD中衍射峰的示意图。
图5为构成本发明实施方案1的Si(1-v-w-x)CwAlxNv层的原子排列的示意图。
图6为用于制造本发明实施方案1的Si(1-v-w-x)CwAlxNv衬底的PLD装置的示意图。
图7为本发明实施方案2的Si(1-v-w-x)CwAlxNv衬底的示意性横截面视图。
图8为本发明实施方案3的外延晶片的示意性横截面视图。
图9为本发明实施方案4的外延晶片的示意性横截面视图。
图10为在专利文献1～3中生长的Si(1-v-w-x)CwAlxNv层的示意性横截面视图。
图11为在专利文献1～3中生长的Si(1-v-w-x)CwAlxNv层的示意性横截面视图。
图12为通过XRD法测量的在平衡状态中生长的Si(1-v-w-x)CwAlxNv层的衍射峰示意图。
具体实施方式
下面将参考附图对本发明的实施方案进行说明。在附图中，通过相同的符号来表示相同或类似的元件且不再进行重复说明。
实施方案1
图1为本实施方案的Si(1-v-w-x)CwAlxNv衬底的示意性横截面视图。首先，下面将参考图1对本实施方案的Si(1-v-w-x)CwAlxNv衬底10a进行说明。
如图1中所示，本实施方案的Si(1-v-w-x)CwAlxNv衬底10a包含Si衬底11以及在所述Si衬底11的主面11a上形成的Si(1-v-w-x)CwAlxNv层12(0＜v＜1，0＜w＜1，0＜x＜1且0＜v+w+x＜1)。在所述Si(1-v-w-x)CwAlxNv层12中，组成比1-v-W-x表示Si的摩尔比，w表示C的摩尔比，x表示Al的摩尔比且v表示N的摩尔比。
图2～4为通过XRD法测量的本实施方案Si(1-v-w-x)CwAlxNv层的衍射峰的示意图。如图2～4中所示，所述Si(1-v-w-x)CwAlxNv层12具有在SiC衍射峰与AlN衍射峰之间的衍射峰，所述衍射峰通过XRD法测定。通过XRD法测定的材料的衍射峰具有它们的固有值。例如，在靶为铜(Cu)、管电压为45kV、管电流为40mA、测量模式为2θ-ω且角分辨率为0.001度步长的测量条件下，AlN(002)面的衍射峰在约36.03度处出现，且SiC(102)面的衍射峰在约35.72度处出现。
在Si(1-v-w-x)CwAlxNv层12中，在SiC衍射峰与AlN衍射峰之间的衍射峰高于图2中SiC和AlN的衍射峰高且低于图3中SiC和AlN的衍射峰。如图4中所示，所述Si(1-v-w-x)CwAlxNv层12可以仅具有在SiC衍射峰与AlN衍射峰之间的衍射峰而没有SiC和AlN的衍射峰。在所述Si(1-v-w-x)CwAlxNv层12中，在SiC衍射峰与AlN衍射峰之间的衍射峰具有使得衍射峰不是噪声峰的高度，这表明存在Si、C、Al和N的混合晶体。
图5为构成本实施方案Si(1-v-w-x)CwAlxNv层的原子排列的示意图。通常，Si作为SiC在化学上稳定并因此易于与C结合而很少与N结合。Al作为AlN在化学上稳定并因此易于与N结合而很少与C结合。然而，在所述Si(1-v-w-x)CwAlxNv层12中，Si与C和N结合，且Al与C和N结合，如图5中所示。因此，所述Si(1-v-w-x)CwAlxNv层12不会作为SiC和AlN而发生聚集且Si、Al、C和N在原子水平上发生分散。
在Si(1-v-w-x)CwAlxNv层的10mm见方的区域中各个尺寸为1mm以上的裂纹的数目，在1＞v+x＞0.5时为7以下，在0.5≥v+x＞0.1时为5以下，在0.1≥v+x＞0时为3以下，其中v+x表示AlN的摩尔比。
本文中所使用的短语“各个尺寸为1mm以上的裂纹”是指在纵向上一个连续裂纹的总长度。
下面将参考图6对制造本实施方案Si(1-v-w-x)CwAlxNv衬底10a的方法进行说明。图6为用于制造本实施方案的Si(1-v-w-x)CwAlxNv衬底的PLD装置的示意图。
下面将参考图6对PLD装置100的主要结构进行说明。如图6中所示，所述PLD装置100包含真空室101、激光源102、原料103、工作台104、脉冲马达105、衬底保持器106、加热器(未示出)、控制器107、反射高能电子衍射仪(RHEED)108和气体供应装置109。
将激光源102布置在真空室101的外部。所述激光源102能够发射激光束。能够将靶原料103放置在所述真空室101内，使得能够利用源自所述激光源102的激光束对所述原料103进行照射。能够将所述原料103安装在工作台104上。脉冲马达105能够驱动所述工作台104。衬底保持器106能够容纳Si衬底11以作为基部衬底。加热器对在所述衬底保持器106中的所述Si衬底11进行加热。控制器107能够控制所述激光源102和所述脉冲马达105的操作。RHEED 108能够监测振动以确定在所述Si衬底11上生长的Si(1-v-w-x)CwAlxNv层12的厚度。气体供应装置109能够向所述真空室101中供应气体。
所述PLD装置100可包含其它元件。然而，为了便于说明，未对这些元件进行图示或说明。
首先，准备了用于Si(1-v-w-x)CwAlxNv层12的原料103。例如，原料103为SiC和AlN混合物的烧结体。所述Si(1-v-w-x)CwAlxNv层12的组成v+x能够取决于所述原料103中SiC与AlN的摩尔比。将这样制备的原料103放置在图6中的工作台104上。
将Si衬底11放置在真空室101中的衬底保持器106的表面上，使得所述Si衬底11面对原料103。
然后，将Si衬底11的表面加热至例如低于550℃的温度。所述Si衬底11的表面温度优选低于550℃，更优选为540℃以下。例如，利用加热器可以进行这种加热。对所述Si衬底11进行加热的方法不限于加热器，且可以通过另一种方法如应用电流来对所述Si衬底11进行加热。
然后，利用源自激光源102的激光束对原料103进行照射。所述激光器可以为具有248nm发射波长、10Hz脉冲重复频率和1～3J/shot脉冲能量的氟化氪(KrF)受激准分子激光器。还可以使用另一种激光器如发射波长为193nm的氟化氩(ArF)受激准分子激光器。
例如，能够将真空室101抽真空至约1×10-3～1×10-6Torr以下的压力。然后，利用源自气体供应装置109的惰性气体如氩气(Ar)或氮气将真空室101充满。在生长Si(1-v-w-x)CwAlxNv层12期间，所述真空室101内的氮气气氛能够供应氮气。在所述真空室内的惰性气体气氛中，在生长所述Si(1-v-w-x)CwAlxNv层12时仅使用原料103。这有助于控制v+x。
优选利用具有上述短波长的激光束对原料103进行照射。使用短波长激光束提高了吸收效率，使得在所述原料103的表面附近吸收了大部分的激光束。这能够明显提高所述原料103的表面温度，从而在真空室101中产生了烧蚀等离子体(羽流)。烧蚀等离子体为伴随有源自固体的爆炸性粒子发射物的等离子体。等离子体中的烧蚀粒子移动到Si衬底11上，同时所述烧蚀粒子的状态因再结合、与环境气体的碰撞、反应等而发生变化。到达所述Si衬底11的粒子在所述Si衬底11上方扩散并进入接受部位，从而形成了Si(1-v-w-x)CwAlxNv层12。
下列为所述粒子的接受部位。Al原子的接受部位为C或N原子的结合部位。Si原子的接受部位为C或N原子的结合部位。C原子的接受部位为Al或Si原子的结合部位。N原子的接受部位为Al或Si原子的结合部位。
通过安装在真空室101上的RHEED 108的振动，能够检测要生长的Si(1-v-w-x)CwAlxNv层12的厚度。
通过上述步骤，能够通过PLD法在Si衬底11上生长Si(1-v-w-x)CwAlxNv层12，从而制造图1中所示的Si(1-v-w-x)CwAlxNv衬底10a。
如上所述，本实施方案Si(1-v-w-x)CwAlxNv衬底10a的制造方法包括准备Si衬底11的步骤和通过PLD法在所述Si衬底11上生长Si(1-v-w-x)CwAlxNv层12(0＜v＜1，0＜w＜1，0＜x＜1和0＜v+w+x＜1)的步骤。
根据本发明制造Si(1-v-w-x)CwAlxNv衬底10a的方法，通过PLD法生长了Si(1-v-w-x)CwAlxNv层12。利用激光束对用于所述Si(1-v-w-x)CwAlxNv层12的原料103进行照射，从而产生了等离子体。能够在Si衬底11上供应所述等离子体。由此，能够在不平衡状态中生长Si(1-v-w-x)CwAlxNv层12。与平衡状态不同，这种不平衡状态不是稳定的状态。因此，Si能够与C和N结合，Al能够与C和N结合。与图10和11中所示的常规Si(1-v-w-x)CwAlxNv层112不同，能够生长如图5中所示的由四种元素Si、C、Al和N的混合晶体形成的Si(1-v-w-x)CwAlxNv层12。
将Si衬底11用作Si(1-v-w-x)CwAlxNv层12的基部衬底。所述Si衬底11为最常使用的电子材料，且因此已经建立了用于所述Si衬底11的加工技术如腐蚀。所述Si衬底11能够容易地劈开并能够容易地利用酸进行腐蚀。因此，易于降低所述Si衬底11的厚度或除去所述Si衬底11。当将Si(1-v-w-x)CwAlxNv衬底10a用于制造发光器件时，所述Si衬底的可裂性非常重要。因此，能够制造容易加工的Si(1-v-w-x)CwAlxNv衬底10a。
将Si衬底11用作基部衬底。所述Si衬底11比SiC衬底和蓝宝石衬底便宜。这能够降低Si(1-v-w-x)CwAlxNv衬底10a的制造成本。
其中通过PLD法生长Si(1-v-w-x)CwAlxNv层12的本实施方案生长Si(1-v-w-x)CwAlxNv衬底10a的方法能够提供包含Si(1-v-w-x)CwAlxNv层12的Si(1-v-w-x)CwAlxNv衬底10a，所述Si(1-v-w-x)CwAlxNv层12具有在SiC衍射峰与AlN衍射峰之间的衍射峰，所述衍射峰通过XRD法测定。
下面将参考图12对例如通过常规的升华法或MBE法在平衡状态中生长的Si(1-v-w-x)CwAlxNv层的衍射峰进行说明。图12为通过XRD法测量的在平衡状态中生长的Si(1-v-w-x)CwAlxNv层的衍射峰示意图。更具体地说，图12为图10或11中所示的(SiC)(1-x)(AlN)x层112的衍射峰的示意图，所述衍射峰通过XRD法测定。如图10和11中所示，在平衡状态中例如通过升华法或MBE法生长的(SiC)(1-x)(AlN)x层112不具有四种元素Si、C、Al和N的混合晶体状态。由此，在通过XRD法进行的测试中，如图12中所示，尽管观察到了SiC的衍射峰和AlN的衍射峰，但是在SiC衍射峰与AlN衍射峰之间未观察到衍射峰。在SiC衍射峰与AlN衍射峰之间可观察到在误差范围内的衍射峰如噪声。
通过PLD法生长的Si(1-v-w-x)CwAlxNv层12能够为处于四种元素Si、C、Al和N的混合晶体状态中的Si(1-v-w-x)CwAlxNv层12，如图5中所示。由此，能够制造包含所述Si(1-v-w-x)CwAlxNv层12的Si(1-v-w-x)CwAlxNv衬底10a，所述Si(1-v-w-x)CwAlxNv层12具有在SiC衍射峰与AlN衍射峰之间的衍射峰，如图2～4中所示，所述衍射峰通过XRD法测定。
因此，通过本实施方案制造Si(1-v-w-x)CwAlxNv衬底10a的方法制造的Si(1-v-w-x)CwAlxNv衬底10a能够易于进行加工并具有改进的晶体均一性。能够将所述Si(1-v-w-x)CwAlxNv衬底10a适当地用于利用磁致电阻效应的多种功能器件如隧道磁致电阻器件和大型磁致电阻器件；发光器件如发光二极管和激光二极管；电子器件如整流器、双极晶体管、场效应晶体管(FET)、自旋FET和高电子迁移率晶体管(HEMT)；半导体传感器如温度传感器、压力传感器、辐射传感器和可见-紫外光检测器；以及SAW器件中。
在制造Si(1-v-w-x)CwAlxNv衬底10a的方法中，在生长步骤中优选在低于550℃的温度下生长Si(1-v-w-x)CwAlxNv层12。本发明人发现，在低于550℃法温度下生长所述Si(1-v-w-x)CwAlxNv层12能够减少在生长所述Si(1-v-w-x)CwAlxNv层12之后，在将所述Si(1-v-w-x)CwAlxNv层12冷却至室温的同时，因在所述Si(1-v-w-x)CwAlxNv层12与Si衬底11之间热膨胀系数的不同而在所述Si(1-v-w-x)CwAlxNv层12中产生的应力。换句话说，本发明人发现，在低于550℃的生长温度下在所述Si(1-v-w-x)CwAlxNv层12中产生的应力能够防止在所述Si(1-v-w-x)CwAlxNv层12中产生裂纹。这能够减少在所述Si(1-v-w-x)CwAlxNv层12中的裂纹数。
特别地，根据常规方式，难以使用Si衬底11作为基部衬底来生长Si(1-v-w-x)CwAlxNv层12，因为所述Si(1-v-w-x)CwAlxNv层12的生长温度高。在低于550℃的低温下生长所述Si(1-v-w-x)CwAlxNv层12能够防止所述Si衬底11的热降解。由此，能够在所述Si衬底11上生长所述Si(1-v-w-x)CwAlxNv层12。
本实施方案包括在低于550℃的温度下生长Si(1-v-w-x)CwAlxNv层12的生长Si(1-v-w-x)CwAlxNv衬底10a的方法，能够提供具有Si(1-v-w-x)CwAlxNv层12的Si(1-v-w-x)CwAlxNv衬底10a，其中在所述Si(1-v-w-x)CwAlxNv层的10mm见方的区域中各个尺寸为1mm以上的裂纹的数目，在1＞v+x＞0.5时为7以下，在0.5≥v+x＞0.1时为5以下，在0.1≥v+x＞0时为3以下。
实施方案2
图7为本发明实施方案2的Si(1-v-w-x)CwAlxNv衬底的示意性横截面视图。参考图7，在本实施方案的Si(1-v-w-x)CwAlxNv衬底10b中，至少将Si衬底11从实施方案1的Si(1-v-w-x)CwAlxNv衬底10a中除去。
下面将对本实施方案制造Si(1-v-w-x)CwAlxNv衬底10b的方法进行说明。
首先，通过实施方案1制造Si(1-v-w-x)CwAlxNv衬底10a的方法制造图1中所示的Si(1-v-w-x)CwAlxNv衬底10a。
然后，除去Si衬底11。可以仅将所Si衬底11除去，或者可以将所述Si衬底11和包含与所述Si衬底11接触的表面的Si(1-v-w-x)CwAlxNv层12的部分除去。
能够通过任意方法如化学去除如腐蚀、或机械去除如切削、研削或劈开来进行所述去除。切削是指利用具有电沉积金刚石砂轮的外周刃口的切片机至少将所述Si衬底11从所述Si(1-v-w-x)CwAlxNv层12上机械去除。研削是指对表面应用旋转磨石以在厚度方向上对表面进行刮削。劈开是指沿晶格面将所述Si衬底11劈开。
如上所述，本实施方案制造Si(1-v-w-x)CwAlxNv衬底10b的方法还包括除去Si衬底11的步骤。由于能够容易地将所述Si衬底11除去，所以能够容易地制造例如仅包含Si(1-v-w-x)CwAlxNv层12的Si(1-v-w-x)CwAlxNv衬底10b。
实施方案3
图8为本实施方案的外延晶片的示意性横截面视图。下面将参考图8对本实施方案的外延晶片20a进行说明。
如图8中所示，所述外延晶片20a包含实施方案1的Si(1-v-w-x)CwAlxNv衬底10a和在所述Si(1-v-w-x)CwAlxNv衬底10a上形成的Al(1-y-z)GayInzN(0≤y≤1，0≤z≤1且0≤y+z≤1)层21。换句话说，所述外延晶片20a包含Si衬底11、在所述Si衬底11上形成的Si(1-v-w-x)CwAlxNv层12、以及在所述Si(1-v-w-x)CwAlxNv层12上形成的Al(1-y-z)GayInzN层21。
下面将对本实施方案制造外延晶片20a的方法进行说明。
首先，通过实施方案1制造Si(1-v-w-x)CwAlxNv衬底10a的方法制造了Si(1-v-w-x)CwAlxNv衬底10a。
然后，在所述Si(1-v-w-x)CwAlxNv衬底10a(本实施方案中的Si(1-v-w-x)CwAlxNv层12)上生长了Al(1-y-z)GayInzN层21。生长方法的例子包括但不限于，气相外延法如MOCVD法、氢化物气相外延(HVPE)法、MBE法和升华法以及液相外延法。
通过这些步骤，能够制造图8中所示的外延晶片20a。还可以进行从所述外延晶片20a中除去Si衬底11的步骤。
如上所述，根据本实施方案的外延晶片20a和制造所述外延晶片20a的方法，在Si(1-v-w-x)CwAlxNv衬底10a上形成了Al(1-y-z)GayInzN层21。所述Si(1-v-w-x)CwAlxNv衬底10a包含处于混合晶体状态中的Si(1-v-w-x)CwAlxNv层12。因此，能够在所述Si(1-v-w-x)CwAlxNv层12上生长具有均匀结晶度的Al(1-y-z)GayInzN层21。此外，由于在所述Al(1-y-z)GayInzN层与所述Si(1-v-w-x)CwAlxNv层12之间的晶格匹配和热膨胀系数之差小，所以所述Al(1-y-z)GayInzN层21能够具有提高的结晶度。在包含Si衬底11的外延晶片中，由于能够容易地对所述Si衬底11进行加工，所以能够容易地将所述Si衬底11从所述外延晶片中除去。
实施方案4
图9为本实施方案的外延晶片的示意性横截面视图。下面将参考图9对本实施方案的外延晶片20b进行说明。
如图9中所示，所述外延晶片20b包含实施方案2的Si(1-v-w-x)CwAlxNv衬底10b和在所述Si(1-v-w-x)CwAlxNv衬底10b上形成的Al(1-y-z)GayInzN(0≤y≤1，0≤z≤1且0≤y+z≤1)层21。换句话说，所述外延晶片20b包含Si(1-v-w-x)CwAlxNv层12和在所述Si(1-v-w-x)CwAlxNv层12上形成的Al(1-y-z)GayInzN层21。
下面将对本实施方案制造外延晶片20b的方法进行说明。
首先，通过实施方案2制造Si(1-v-w-x)CwAlxNv衬底10b的方法制造了Si(1-v-w-x)CwAlxNv衬底10b。
然后，与在实施方案3中相同，在所述Si(1-v-w-x)CwAlxNv衬底10b(本实施方案中的Si(1-v-w-x)CwAlxNv层12)上生长了Al(1-y-z)GayInzN层21。
通过这些步骤，能够制造图9中所示的外延晶片20b。
如上所述，根据本实施方案的外延晶片20b和制造所述外延晶片20b的方法，在Si(1-v-w-x)CwAlxNv衬底10b上形成了Al(1-y-z)GayInzN层21。由于所述Si(1-v-w-x)CwAlxNv衬底10b包含处于混合晶体状态中的Si(1-v-w-x)CwAlxNv层12，所以能够生长具有均匀结晶度的Al(1-y-z)GayInzN层21。
实施例1
在本实施例中对在Si衬底上生长Si(1-v-w-x)CwAlxNv层的效果进行了研究。
发明例1
在发明例1中，基本上通过实施方案1制造Si(1-v-w-x)CwAlxNv衬底10a的方法，利用图6中所示的PLD装置制造了Si(1-v-w-x)CwAlxNv衬底10a。制造了其中x+v为0.9的Si0.05C0.05(AlN)0.9以作为Si(1-v-w-x)CwAlxNv层12。
更具体地说，首先准备了用于Si0.05C0.05(AlN)0.9层12的原料103。以下列方式准备所述原料103。更具体地说，将SiC粉末和AlN粉末进行混合并压制。将该混合物放入真空容器中。在将真空容器抽真空至10-6Torr之后，利用高纯度的Ar气填充所述气氛。然后，在2300℃下将所述混合物燃烧20小时以准备原料103。将所述原料103放在图6中所示的工作台104上。
然后，准备了Si衬底11以作为基部衬底。所述Si衬底11具有作为主面11a的(001)面且大小为一英寸。将所述Si衬底11放在真空室101中的衬底保持器106的表面上，使得所述Si衬底11面对原料103。
然后，将所述Si衬底11的表面加热至540℃。然后，利用源自激光源102的激光束对所述原料103进行照射。所述激光器为具有248nm发射波长、10Hz脉冲重复频率和1～3J/shot脉冲能量的KrF受激准分子激光器。
在该方法中，将真空室101抽真空至1×10-6Torr并然后充满氮气。
生长了厚度为500nm的Si0.05C0.05(AlN)0.9层12，同时通过安装在真空室101上的RHEED 108的振动来监测厚度。
通过上述步骤，制造了图1中所示的Si0.05C0.05(AlN)0.9衬底10a。
比较例1
在比较例1中，除了用具有(0001)主面的蓝宝石衬底代替充当基部衬底的Si衬底之外，基本上以与发明例1中相同的方式制造了Si0.05C0.05(AlN)0.9衬底。
比较例2
在比较例2中，除了用具有(0001)主面的6H-SiC衬底代替充当基部衬底的Si衬底之外，基本上以与发明例1中相同的方式制造了Si0.05C0.05(AlN)0.9衬底。
测定方法
检测了发明例1、比较例1和比较例2中Si0.05C0.05(AlN)0.9衬底的基部衬底对氢氟酸(HF)与硝酸(HNO3)的混合物和氢氧化钾(KOH)的腐蚀特性以及其可裂性。
表I显示了结果。在表I中，“合格”是指成功地除去了基部衬底，“不合格”是指未成功地除去基部衬底。
表I
  基部衬底   HF+HNO3   KOH   可裂性
  发明例1   Si(001)   合格   合格   合格
  比较例1   Al2O3(0001)   不合格   不合格   不合格
  比较例2   6H-SiC(0001)   不合格   不合格   合格
测定结果
表I显示，使用Si衬底作为基部衬底的发明例1的Si0.05C0.05(AlN)0.9衬底显示了优异的Si衬底的腐蚀特性和可裂性。这表明可容易地对Si衬底进行加工。
相反，使用蓝宝石衬底作为基部衬底的比较例1的Si0.05C0.05(AlN)0.9衬底显示了蓝宝石衬底的腐蚀特性和可裂性差。因此，不能充分地将所述蓝宝石衬底除去。
使用SiC衬底作为基部衬底的比较例2的Si0.05C0.05(AlN)0.9衬底显示了SiC衬底的腐蚀特性差。因此，通过腐蚀不能充分地将所述SiC衬底除去。
由此，本实施例表明，使用Si衬底能够制造能够容易加工的Si(1-v-w-x)CwAlxNv衬底。
实施例2
在本实施例中对在低于550℃的温度下生长Si(1-v-w-x)CwAlxNv层的效果进行了研究。
发明例2
在发明例2中，除了使用具有(111)主面的Si衬底11作为基部衬底之外，基本上以与发明例1中相同的方式生长了Si0.05C0.05Al0.45N0.45。
发明例3
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.0005C0.0005Al0.4994N0.4996之外，发明例3基本上与发明例2相同。通过改变准备的原料103中AlN粉末与SiC粉末的摩尔比可实现这种变化。
发明例4
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.0005C0.0005Al0.4996N0.4994之外，发明例4基本上与发明例2相同。
发明例5
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.0005C0.0005Al0.4995N0.4995之外，发明例5基本上与发明例2相同。
发明例6
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.0006C0.0004Al0.4995N0.4995之外，发明例6基本上与发明例2相同。
发明例7
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.0004C0.0006Al0.4995N0.4995之外，发明例7基本上与发明例2相同。
发明例8
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.005C0.005Al0.495N0.495之外，发明例8基本上与发明例2相同。
发明例9
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.25C0.25Al0.25N0.25之外，发明例9基本上与发明例1相同。
发明例10
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.45C0.45Al0.05N0.05之外，发明例10基本上与发明例1相同。
发明例11
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.495C0.495Al0.005N0.005之外，发明例11基本上与发明例2相同。
发明例12
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.4995C0.4995Al0.0004N0.0006之外，发明例12基本上与发明例2相同。
发明例13
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.4995C0.4995Al0.0006N0.0004之外，发明例13基本上与发明例2相同。
发明例14
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.4995C0.4995Al0.0005N0.0005之外，发明例14基本上与发明例2相同。
发明例15
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.4996C0.4994Al0.0005N0.0005之外，发明例15基本上与发明例2相同。
发明例16
除了生长的Si(1-v-w-x)CwAlxNv层12为Si0.4994C0.4996Al0.0005N0.0005之外，发明例16基本上与发明例2相同。
发明例17
除了在550℃的Si衬底主面温度下生长Si0.05C0.05Al0.45N0.45层之外，发明例17基本上与发明例2相同。
发明例18
除了在550℃的Si衬底主面温度下生长Si0.0005C0.0005Al0.4994N0.4996层之外，发明例18基本上与发明例2相同。
发明例19
除了在550℃的Si衬底主面温度下生长Si0.0005C0.0005Al0.4996N0.4994层之外，发明例19基本上与发明例2相同。
发明例20
除了在550℃的Si衬底主面温度下生长Si0.0005C0.0005Al0.4995N0.4995层之外，发明例20基本上与发明例2相同。
发明例21
除了在550℃的Si衬底主面温度下生长Si0.0006C0.0004Al0.4995N0.4995层之外，发明例21基本上与发明例2相同。
发明例22
除了在550℃的Si衬底主面温度下生长Si0.0004C0.0006Al0.4995N0.4995层之外，发明例22基本上与发明例2相同。
发明例23
除了在550℃的Si衬底主面温度下生长Si0.005C0.005Al0.495N0.495层之外，发明例23基本上与发明例2相同。
发明例24
除了在550℃的Si衬底主面温度下生长Si0.25C0.25Al0.25N0.25层之外，发明例24基本上与发明例2相同。
发明例25
除了在550℃的Si衬底主面温度下生长Si0.45C0.45Al0.05N0.05层之外，发明例25基本上与发明例2相同。
发明例26
除了在550℃的Si衬底主面温度下生长Si0.495C0.495Al0.005N0.005层之外，发明例26基本上与发明例2相同。
发明例27
除了在550℃的Si衬底主面温度下生长Si0.4995C0.4995Al0.0004N0.0006层之外，发明例27基本上与发明例2相同。
发明例28
除了在550℃的Si衬底主面温度下生长Si0.4995C0.4995Al0.0006N0.0004层之外，发明例28基本上与发明例2相同。
发明例29
除了在550℃的Si衬底主面温度下生长Si0.4995C0.4995Al0.0005N0.0005层之外，发明例29基本上与发明例2相同。
发明例30
除了在550℃的Si衬底主面温度下生长Si0.4996C0.4994Al0.0005N0.0005层之外，发明例30基本上与发明例2相同。
发明例31
除了在550℃的Si衬底主面温度下生长Si0.4994C0.4996Al0.0005N0.0005层之外，发明例31基本上与发明例2相同。
比较例3
除了在540℃的Si衬底主面温度下生长AlN层之外，比较例3基本上与发明例2相同。
比较例4
除了在550℃的Si衬底主面温度下生长AlN层之外，比较例4基本上与发明例2相同。
比较例5
除了在540℃的Si衬底主面温度下生长SiC层之外，比较例5基本上与发明例2相同。
比较例6
除了在550℃的Si衬底主面温度下生长SiC层之外，比较例6基本上与发明例2相同。
测定方法
在光学显微镜下，对发明例2～31与比较例3～6中的Si(1-v-w-x)CwAlxNv层、AlN层和SiC层的10mm见方的区域中的裂纹数目进行计数。对在纵向上各个总长度为1mm以上的裂纹进行计数，且不对各个总长度小于1mm的裂纹进行计数。表II示出了结果。
Figure BPA00001249652800231
测定结果
表II显示，在发明例2～8中在540℃下生长的其中v+x为0.9、0.999或0.99的Si(1-v-w-x)CwAlxNv层中裂纹的数目为7。相对地，在发明例17～23中在550℃下生长的其中v+x为0.9、0.999或0.99的Si(1-v-w-x)CwAlxNv层中裂纹的数目为8。
在发明例9中在540℃下生长的Si0.25C0.25Al0.25N0.25层中裂纹数为5。相对地，在发明例24中在550℃下生长的与发明例5中具有相同组成的Si0.25C0.25Al0.25N0.25层中裂纹的数目为6。
在发明例10～16中在540℃下生长的其中v+x为0.1、0.01或0.001的Si(1-v-w-x)CwAlxNv层中裂纹的数目为3。相对地，在发明例25～31中在550℃下生长的其中v+x为0.1、0.01或0.001的Si(1-v-w-x)CwAlxNv层中裂纹的数目为4。
由此发现，在具有特定组成(0＜v＜1，0＜w＜1，0＜x＜1且0＜v+w+x＜1)的Si(1-v-w-x)CwAlxNv层的生长中，生长温度低于550℃导致裂纹数减少。
具有更大v+x的Si(1-v-w-x)CwAlxNv层与Si衬底11的组成相差更大，从而导致裂纹数增大。表II显示，在540℃下生长的Si(1-v-w-x)CwAlxNv层中裂纹的数目，在1＞v+x＞0.5时为7以下，在0.5≥v+x＞0.1时为5以下，在0.1≥v+x＞0时为3以下。
在540℃和550℃下生长AlN的比较例3和4具有相同的裂纹数，即10。在540℃和550℃下生长SiC的比较例5和6具有相同的裂纹数，即2。这些结果表明，即使在低于550℃的生长温度下，具有v+x＝0或v+x＝1的Si(1-v-w-x)CwAlxNv层仍不能减少裂纹数。
因此，本实施例表明，在低于550℃的温度下生长的Si(1-v-w-x)CwAlxNv层(0＜v+x＜1)能够降低在所述Si(1-v-w-x)CwAlxNv层(0＜v+x＜1)中裂纹的数目。
尽管已经对本发明的实施方案和实施例进行了说明，但是起初也对实施方案和实施例的特征的组合进行了设想。应理解，通过例子来说明本文中公开的实施方案和实施例且不能在任何方面对其进行限制。本发明的范围由附属的权利要求书限定而不是由上述实施方案限定。因此，旨在将权利要求书及其等价的范围内的所有变化都包含在权利要求书中。
符号说明
10a、10b Si(1-v-w-x)CwAlxNv衬底
11       Si衬底
11a      主面
12       Si(1-v-w-x)CwAlxNv层
20a、20b 外延晶片
21       Al(1-y-z)GayInzN层
100      PLD装置
101      真空室
102      激光源
103      原料
104      工作台
105      脉冲马达
106      衬底保持器
107      控制器
109      气体供应装置

Claims (6)

1.一种制造Si(1-v-w-x)CwAlxNv衬底的方法，所述方法包括如下步骤：
准备Si衬底；以及
通过脉冲激光沉积法在所述Si衬底上生长Si(1-v-w-x)CwAlxNv层(0＜v＜1，0＜w＜1，0＜x＜1，且0＜v+w+x＜1)。
2.如权利要求1所述的制造Si(1-v-w-x)CwAlxNv衬底的方法，还包括在所述生长步骤之后除去所述Si衬底的步骤。
3.一种制造外延晶片的方法，所述方法包括如下步骤：
通过权利要求1或2的制造Si(1-v-w-x)CwAlxNv衬底的方法制造Si(1-v-w-x)CwAlxNv衬底；以及
在所述Si(1-v-w-x)CwAlxNv层上生长Al(1-y-z)GayInzN层(0≤y≤1，0≤z≤1，且0≤y+z≤1)。
4.一种包含Si(1-v-w-x)CwAlxNv层(0＜v＜1，0＜w＜1，0＜x＜1，且0＜v+w+x＜1)的Si(1-v-w-x)CwAlxNv衬底，
其中所述Si(1-v-w-x)CwAlxNv层的通过X射线衍射法测得的衍射峰位于SiC衍射峰与AlN衍射峰之间。
5.如权利要求4所述的Si(1-v-w-x)CwAlxNv衬底，还包含：
具有主面的Si衬底，
其中在所述Si衬底的所述主面上形成有所述Si(1-v-w-x)CwAlxNv层。
6.一种外延晶片，其包含：
权利要求4或5的Si(1-v-w-x)CwAlxNv衬底；和
在所述Si(1-v-w-x)CwAlxNv层上形成的Al(1-y-z)GayInzN层(0≤y≤1，0≤z≤1，且0≤y+z≤1)。
CN200980114395.5A 2008-04-24 2009-04-17 制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片 Expired - Fee Related CN102017080B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008114467 2008-04-24
JP2008-114467 2008-04-24
JP2009056915A JP2009280903A (ja) 2008-04-24 2009-03-10 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP2009-056915 2009-03-10
PCT/JP2009/057723 WO2009131064A1 (ja) 2008-04-24 2009-04-17 Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハ

Publications (2)

Publication Number Publication Date
CN102017080A true CN102017080A (zh) 2011-04-13
CN102017080B CN102017080B (zh) 2013-04-24

Family

ID=41216800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980114395.5A Expired - Fee Related CN102017080B (zh) 2008-04-24 2009-04-17 制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片

Country Status (6)

Country Link
US (2) US8357597B2 (zh)
EP (1) EP2276060B1 (zh)
JP (1) JP2009280903A (zh)
KR (1) KR20100137534A (zh)
CN (1) CN102017080B (zh)
WO (1) WO2009131064A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621199B2 (ja) * 2008-04-24 2014-11-05 住友電気工業株式会社 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP2009280484A (ja) * 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
CN102197168B (zh) * 2008-08-29 2014-03-12 新日铁住金株式会社 SiC单晶膜的制造方法及装置
EP4312248A1 (en) * 2022-07-27 2024-01-31 Siltronic AG A heteroepitaxial wafer for the deposition of gallium nitride

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382837A (en) 1981-06-30 1983-05-10 International Business Machines Corporation Epitaxial crystal fabrication of SiC:AlN
JPS61291495A (ja) * 1985-06-18 1986-12-22 Sharp Corp 炭化珪素単結晶基板の製造方法
JPH067594B2 (ja) 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
JPH04167477A (ja) 1990-10-31 1992-06-15 Toshiba Corp 半導体素子
US6086672A (en) 1998-10-09 2000-07-11 Cree, Inc. Growth of bulk single crystals of aluminum nitride: silicon carbide alloys
US6911084B2 (en) * 2001-09-26 2005-06-28 Arizona Board Of Regents Low temperature epitaxial growth of quaternary wide bandgap semiconductors
US20040261689A1 (en) * 2001-10-16 2004-12-30 Tsong Ignatius S.T. Low temperature epitaxial growth of quartenary wide bandgap semiconductors
WO2004073045A2 (en) 2003-02-12 2004-08-26 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Epitaxial growth of a zirconium diboride layer on silicon substrates
US7250648B2 (en) 2003-09-04 2007-07-31 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
KR100659579B1 (ko) * 2004-12-08 2006-12-20 한국전자통신연구원 발광 소자 및 발광 소자의 제조방법
CN102130234A (zh) * 2005-10-29 2011-07-20 三星电子株式会社 半导体器件的制造方法
US7371282B2 (en) 2006-07-12 2008-05-13 Northrop Grumman Corporation Solid solution wide bandgap semiconductor materials
CN100588737C (zh) * 2007-03-30 2010-02-10 中国科学院上海硅酸盐研究所 一种p型含铜硫透明导体薄膜的制备方法
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP2009280484A (ja) * 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP5621199B2 (ja) * 2008-04-24 2014-11-05 住友電気工業株式会社 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
US8247249B2 (en) 2010-06-01 2012-08-21 Palo Alto Research Center Incorporated Semi-polar nitride-based light emitting structure and method of forming same

Also Published As

Publication number Publication date
EP2276060B1 (en) 2015-02-25
US20110042788A1 (en) 2011-02-24
US8357597B2 (en) 2013-01-22
US8937339B2 (en) 2015-01-20
JP2009280903A (ja) 2009-12-03
EP2276060A1 (en) 2011-01-19
WO2009131064A1 (ja) 2009-10-29
US20130105858A1 (en) 2013-05-02
EP2276060A4 (en) 2013-10-16
CN102017080B (zh) 2013-04-24
KR20100137534A (ko) 2010-12-30

Similar Documents

Publication Publication Date Title
EP1349203B1 (en) ZnO-containing compound semiconductor device
RU2272090C2 (ru) Буля нитрида элемента iii-v групп для подложек и способ ее изготовления и применения
JP5560528B2 (ja) Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
EP1995357A1 (en) Gallium nitride material and method for producing same
JP6232329B2 (ja) ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
CN102017079B (zh) SiCAlN衬底、外延晶片及它们的制造方法
US20190145020A1 (en) Thermal control for formation and processing of aluminum nitride
CN102017080B (zh) 制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片
JP5269414B2 (ja) 大気圧水素プラズマを用いた膜製造方法、精製膜製造方法及び装置
JP2023512525A (ja) 炭化ケイ素結晶材料の転位分布
CN102016135B (zh) 制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片
JP2005343722A (ja) ＡｌＮ結晶の成長方法、ＡｌＮ結晶基板および半導体デバイス
JP4595592B2 (ja) 単結晶成長方法
JPH11295326A (ja) 原子間力顕微鏡、トンネル顕微鏡又はスピン偏極トンネル顕微鏡に用いる探針及びカンチレバー並びにその作製法
CN117174575A (zh) SiC基板和SiC晶锭
Bertness et al. High degree of crystalline perfection in spontaneously grown GaN nanowires
Satoh et al. Method of manufacturing a Si (1-vwx) C w Al x N v substrate, method of manufacturing an epitaxial wafer, Si (1-vwx) C w Al x N v substrate, and epitaxial wafer
JP2011121835A (ja) 結晶の製造方法および結晶

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130424

Termination date: 20180417