CN102005455A - Mos-栅功率半导体器件 - Google Patents

Mos-栅功率半导体器件 Download PDF

Info

Publication number
CN102005455A
CN102005455A CN2010101252158A CN201010125215A CN102005455A CN 102005455 A CN102005455 A CN 102005455A CN 2010101252158 A CN2010101252158 A CN 2010101252158A CN 201010125215 A CN201010125215 A CN 201010125215A CN 102005455 A CN102005455 A CN 102005455A
Authority
CN
China
Prior art keywords
mos
power semiconductor
type trap
grid power
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101252158A
Other languages
English (en)
Inventor
吴侊勋
秋秉镐
金秀圣
尹钟晚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TERENO TECHNOLOGY Co Ltd
Original Assignee
TERENO TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TERENO TECHNOLOGY Co Ltd filed Critical TERENO TECHNOLOGY Co Ltd
Publication of CN102005455A publication Critical patent/CN102005455A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供一种MOS-栅功率半导体器件，其包括：一个或多个P型阱，其形成在一个或多个栅极金属电极和栅极总线下面，并且所述一个或多个P型阱与发射极金属电极电连接；以及一个或多个N型阱，其形成在所述P型阱中，并且与一个或多个所述栅极金属电极和所述栅极总线电连接。根据这种结构，可以阻止由过载电流导致的器件劣化和/或损坏。

Description

MOS-栅功率半导体器件
技术领域
本发明涉及一种半导体器件，更具体地，涉及一种MOS-栅功率半导体器件。
背景技术
诸如绝缘栅双极晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)的半导体器件在电力电子应用领域中主要被用作开关器件。就是说，在诸如H桥逆变器、半桥逆变器、三相逆变器、多电平逆变器和转换器等电力电子的应用中，半导体器件被用作半导体开关器件。
但是，在包括半导体开关器件(即，用作半导体开关器件的半导体器件)的电力电子电路中，由驱动电路系统故障而产生的过载电流可能会使半导体开关器件劣化或损坏。因此，有必要避免这种由过载电流导致的故障，并且防止半导体器件劣化和/或被损坏。
在下文中，将连同作为电路故障实例的直通现象一起描述采用所述半导体开关器件的H桥逆变电路的操作。
图1A和图1B分别是图示使用IGBT的全桥逆变电路的电路图和图示它的栅压和负载电压特性的示图。
如图1A所示，H桥逆变电路包括四个半导体开关器件M1至M4和连接到位于半导体开关器件之间的输出节点110的负载120。在图1A中，IGBT作为半导体开关器件被示出，但是也可使用诸如MOSFET的半导体开关器件。
包括在H桥逆变电路中的半导体开关器件M1至M4按开关序列(switching sequence)被交替地打开和关闭，以向连接到位于半导体开关器件之间的输出节点110的负载120提供交流电。这里，每对半导体开关器件被称作臂或支路。
当在半导体开关器件的驱动电路控制下打开半导体开关器件M1和M3并关闭半导体开关器件M2和M4时，电流沿A方向流动。相反地，当打开半导体开关器件M2和M4并关闭半导体开关器件M1和M3时，电流沿B方向流动。
因此，如图1B所示，当半导体开关器件M1和M3在开关周期(switchingperiod)T的一个半周期内保持为开启状态而半导体开关器件M2和M4在该开关周期T的另一个半周期内保持为开启状态时，向负载120输出的电压具有极性变化的交流电压的形状。这样，当半导体开关器件的开启/关闭操作由驱动电路正常地控制时，沿A或B方向流动的电流流向负载。
因此，必须控制放置在同一臂上的半导体开关器件M1和M4(或M2和M3)，以使其不会同时处于开启状态。如图1B所示，控制所述半导体开关器件，使其在M1关闭和M4开启之间或者在M4关闭和M1开启之间存在死区时间(这同样适用于M2和M3)。
否则，当放置在同一臂上的所述半导体开关器件同时处于开启状态时，在放置在同一臂上的所述半导体开关器件之间发生短路，从而导致发生直通现象。就是说，相当大的短路电流流经所形成的短接电路，这会导致半导体开关器件劣化和/或被损坏。
图2是图示公知的半导体开关器件的平面图，图3是沿图2的a-b线截取的剖视图。
参照图2和图3，由硅形成的半导体衬底200具有互相面对的上表面和下表面。在所述上表面上形成有栅极焊盘电极(gate pad electrode)210、包括允许电流流动的多个单体的有源区220以及支持高耐压的边缘端接区(edge termination area)230。集电极金属电极(collector metal electrode)310形成在所述下表面上。包括栅极多晶电极(gate poly electrode)和发射极金属电极(emitter metal electrode)的单体(unit cell)排列在有源区220中。与栅极焊盘(gate pad)电连接以发射栅极信号的栅极总线(gate bus line)240从栅极焊盘电极210处围绕有源区220延伸。例如，栅极总线240可形成为闭合环路，但是图案不限于闭合环路。
参照图3，其示出沿图2的a-b线截取的剖视图，多个P型阱(P-type wells)320和322形成在N型半导体衬底315中，N型阱325选择性地形成在P型阱322中。P型阱322形成有源单体，所述有源单体在开启半导体器件时允许电流沿栅极氧化膜330和栅极多晶电极335流动。可以在P型阱322中形成沟道(channel)，使得当预定大小的栅极电压作用到栅极金属电极210上时，通过连接半导体衬底315和N型阱325来使电流流动。绝缘夹层340被形成为其中包括栅极多晶电极335，以及在绝缘夹层340上形成包括有源单体的发射极金属电极345。集电极区350形成在N型半导体衬底315的下面，集电极金属电极310通过底部金属化过程形成在集电极区350的下面。在IGBT的情况下，集电极区350形成为P型，而在MOSFET的情况下，集电极区350形成为作为漏极区的N型。
当图3所示的半导体器件是图1A所示的半导体开关器件M1时，集电极金属电极310与输入电压的正极接线端连接，并且发射极金属电极345与输出节点110电连接。因此，当所述半导体开关器件处于开启状态时，电流流向输出节点110。
在诸如上述的直通现象的异常状态中，过载电流经由发射极金属电极345流向外部，这会导致半导体开关器件的劣化和损坏。
为了防止直通现象，利用死区时间来控制半导体器件。然而，在驱动电路的控制序列设计异常或半导体开关器件的驱动电路操作不正确的各种异常状态下，不能完全排除发生直通现象的可能性。
具体地，因为由于IGBT特性而存在尾电流，所以为了防止发生直通现象，需要足够长的死区时间。然而，死区时间的延长导致由逆变器的输出波形失真而引起的谐波增加，因而降低逆变器的性能。
因此，需要在诸如直通现象的异常状态通过将半导体开关器件的操作状态切换为或保持在关闭状态，来防止半导体开关器件的劣化和/或损坏，并且阻止驱动电路故障的发生。
上述背景技术是经过仔细思考以做出本发明的技术信息或者是发明人在做出本发明的过程中学习到的，不能因此而被认为是在本发明提交前就公知的技术信息。
发明内容
本发明的一些方面的优点是，它提供了MOS-栅功率半导体器件，所述MOS-栅功率半导体器件可以通过在诸如直通现象的异常状态将半导体开关器件的操作状态切换为或保持在关闭状态，来防止半导体开关器件的劣化和/或损坏，并且阻止驱动电路故障的发生。
本发明的一些方面的另一优点是，它提供了可以基本上阻止在逆变电路等中发生直通现象的MOS-栅功率半导体器件。
本发明的一些方面的另一优点是，它提供了MOS-栅功率半导体器件，所述MOS-栅功率半导体器件可以通过在半导体开关器件中建立自我保护功能来减小电力电子电路的重量、厚度和大小，而不需要结合特定的二极管来实现。
从下面的描述中可以容易地理解本发明的其它优点。
本发明的一个方面提供一种MOS-栅功率半导体器件，其包括：一个或多个P型阱，形成在一个或多个栅极金属电极和栅极总线下面，并且所述一个或多个P型阱与发射极金属电极电连接；以及一个或多个N型阱，形成在P型阱中，并且与一个或多个栅极金属电极和栅极总线电连接。
P型阱可用作二极管的正极，N型阱可用作二极管的负极。
通过在半导体衬底上进行离子注入过程和扩散过程可形成P型阱和N型阱。
在MOS-栅功率半导体器件中，采用P型阱的P型离子和N型阱的N型离子形成的多个二极管可在栅极接线端和发射极接线端之间排列为串联连接或并联连接中的一个或多个。
MOS-栅功率半导体器件可用作绝缘栅双极型晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)中的一个或多个。
本发明的另一方面提供一种MOS-栅功率半导体器件，其包括：一个或多个P型阱，其形成在半导体衬底中，从而与暴露在MOS-栅功率半导体器件的表面上的正极金属焊盘电连接；以及一个或多个N型阱，其形成在半导体衬底中，从而与暴露在所述表面上的负极金属焊盘电连接。
正极金属焊盘可与发射极金属电极电连接，负极金属焊盘可与栅极金属电极和栅极总线中的一个或多个电连接。
通过在半导体衬底上进行离子注入过程和扩散过程可形成P型阱和N型阱。
N型阱可形成在P型阱中，从而用作PN结二极管。
P型阱和N型阱可形成在除边缘端接区以外的区域。
在MOS-栅功率半导体器件中，正极金属焊盘和负极金属焊盘可形成在有源区，从而从有源区暴露出。
在MOS-栅功率半导体器件中，通过为正极金属焊盘和负极金属焊盘安装引线，多个二极管可在栅极金属接线端和发射极金属接线端之间排列为串联连接或并联连接中的一个或多个。
MOS-栅功率半导体器件可用作绝缘栅双极型晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)中的一个或多个。
根据本发明的所述方面，可以通过在诸如直通现象的异常状态将半导体开关器件的操作状态切换为或保持在关闭状态，来防止半导体开关器件的劣化和/或损坏，并且阻止驱动电路故障的发生。
其还可以从根本上阻止在逆变电路等中产生直通现象。
其还可以通过在半导体开关器件中建立自我保护功能来减小电力电子电路的重量、厚度和大小，而不需要结合特定的二极管来实现。
附图说明
图1A和1B是图示采用公知的IGBT的全桥逆变电路的电路图和图示它的栅极电压和负载电压特性的图表。
图2是图示公知的半导体开关器件的平面图。
图3是沿图2的a-b线截取的剖面图。
图4是图示根据本发明一个实施例的逆变电路的臂的电路图。
图5是沿根据本发明一个实施例的图2的a-b线截取的剖面图。
图6是图示根据本发明一个实施例的半导体器件的概念平面图。
图7是图示根据本发明另一实施例的半导体器件的平面图。
具体实施方式
可以以各种形式对本发明进行各种改进，将对具体的实施例进行描述并在附图中示出。然而，所述实施例并不意在限制本发明，但是应该理解，本发明包括属于本发明的精神和技术范围的所有改进、等同物和替换。当判断出与本发明相关的公知技术的详细描述使本发明的主旨模糊时，将省略该详细描述。
可以使用诸如“第一”和“第二”的术语来描述各种元件，但是所述元件不受所述术语限制。所述术语仅用于将一个元件与另一元件区分开来。
在下面的描述中使用的术语仅用于描述具体的实施例，但是并不意在限制本发明。单数表示包括复数表示，只要可以清晰地区别理解。诸如“包括”和“具有”等术语意在表示存在在下述描述中采用的特征、序号、步骤、操作、组成部分、组件或其组合，并且因此，应该理解，不排除存在或增加一个或多个不同的特征、编号、步骤、操作、要素、组件或其组合的可能性。
如果提及诸如层、区域和衬底的要素被布置在另一要素“上”或延伸到另一要素“上”，则应该理解为所述要素直接被布置在另一要素上或直接延伸到另一要素上，或者又一要素插置在其间。反之，如果提及要素“直接”被布置在另一要素“上”或“直接”延伸到另一要素“上”，则应该理解为没有又一要素插置在其间。如果提及要素“连接到”或“耦合到”另一要素，则应该理解为又一要素可插置在其间，也可理解为所述要素可直接连接或耦合到另一要素。反之，如果提及要素“直接连接到”或“直接耦合到”另一要素，则应该理解为没有又一要素插置在其间。
诸如“在...下面”、“在...上面”、“上部的”、“下部的”、“水平的”、“侧面的”以及“垂直的”等相关的术语可以用于描述如附图所示的要素、层或区域与别的要素、层或区域的相对关系。所述术语意在包括某一器件相对于在附图中示出方位的另一方向。
下面将参照附图详细描述本发明的示例性实施例。尽管将主要描述在H桥逆变电路中用作半导体开关器件的IGBT，但是具有相同技术理念的半导体开关器件可以不受任何特殊限制地应用于各种电力电子领域，诸如，半桥逆变器、三相逆变器、多电平逆变器和转换器。
图4是图示根据本发明一个实施例的逆变器的臂的电路图。
如图4所示，逆变器的臂包括串联连接以与电源线相交的上部半导体开关器件M1和下部半导体开关器件M4。如图所示，半导体开关器件是IGBT，但是可以用功率MOSFET来代替。
向负载120供应电流的输出节点110被布置在上部半导体开关器件M1和下部半导体开关器件M4之间。
二极管420被插置在输出节点110和连接节点410之间。连接节点410经由导线430与上部半导体开关器件M1的栅极接线端连接。因此，二极管420被布置在上部半导体开关器件M1的发射极接线端和栅极接线端之间，以及在上部半导体开关器件M1的发射极接线端和下部半导体开关器件M4的集电极接线端之间。当上部半导体开关器件M1和下部半导体开关器件M4是功率MOSFET时，二极管420被布置在上部半导体开关器件M1的源极接线端和栅极接线端之间，以及在上部半导体开关器件M1的源极接线端和下部半导体开关器件M4的漏极接线端之间。
当电流输入到下部半导体开关器件M4时，二极管420用于关闭上部半导体开关器件M1或者用于使上部半导体开关器件M1保持在关闭状态。如参照图1A和1B所描述的，当电流沿B方向流动时，上部半导体开关器件M1保持在关闭状态，并且，当发生直通现象时，上部半导体开关器件M1被切换到关闭状态。因此，可以防止发生直通现象，并因此防止由直通现象产生的过载电流所导致的半导体开关器件M1和M4的劣化和/或损坏。
例如，在放置在一个壁中的两个半导体开关器件同时被开启的异常状态下，由于开启二极管420所导致的电压降(约0.7V)，使得上部半导体开关器件M1的栅极电势低于发射极电势。因此，上部半导体开关器件M1的栅极电势未保持为等于或大于阈值电压，并且上部半导体开关器件M1被强制关闭，由此防止直通现象。
优选地，二极管的击穿电压被设置为等于或大于半导体开关器件的栅氧击穿电压，并且开启二极管时的正向电压降小。
图5是沿根据本发明一个实施例的图2的a-b线截取的剖面图。图6是图示根据本发明一个实施例的半导体器件的概念平面图。
参照沿图2的a-b线截开的图5，在半导体开关器件600中，多个P型阱320和322形成在N型半导体衬底315中，N型阱325选择性地形成在P型阱322中。P型阱322形成当开启半导体开关器件600时允许电流流动的有源单体。沟道可以形成在P型阱322中，当预定大小的栅极电压作用到栅极金属电极210时，所述沟道通过连接半导体衬底315和N型阱325而允许电流流动。绝缘夹层340被形成为使得在其中包括栅极多晶电极335，并且使得在其上形成包括有源单体的发射极金属电极345。集电极区350形成在N型半导体衬底315的下面，集电极金属电极310通过底部金属化过程形成在集电极区350的下面。在IGBT的情况下，集电极区350形成为P型，在MOSFET的情况下，集电极区350形成为作为漏极区的N型。
用于形成PN结二极管的N型阱510形成在形成于N型半导体衬底315中的P型阱320中。栅极氧化膜330形成在P型阱320和N型阱510中。栅极多晶焊盘365形成在栅极氧化膜330上。栅极多晶焊盘365与由金属形成的栅极焊盘电极电连接。按照所需可以不形成栅极多晶焊盘365，并且可以各自不同地改变栅极氧化膜的厚度。
如图5所示，内置在半导体开关器件600中的二极管是PN结二极管，其中，正极由一个或多个P型阱形成，负极由一个或多个形成在正极中的N型阱形成。就是说，半导体开关器件600可以形成为具有多个内置在其中的二极管，并且每个二极管都可以形成在半导体开关器件600的发射极接线端和栅极接线端之间的串联连接和并联连接中的一个或多个中。
用作正极的P型阱与发射极金属电极345直接地或间接地电连接。用作负极的N型阱与栅极金属电极210直接地或间接地电连接。例如，P型阱经由接触孔与发射极金属电极345电连接，N型阱经由接触孔与栅极金属电极210电连接。
图6概念性地示出具有上述结构的半导体开关器件600的布局。就是说，半导体开关器件600包括沿从有源区220到栅极焊盘电极210的方向排列的二极管420。
当在图5和图6中示出的半导体开关器件600为在图4中示出的半导体开关器件M1，并且包括二极管420时，集电极金属电极310与输入电压的正极接线端连接，并且在正常操作状态下向负载120供应电流的发射极金属电极345与输出节点110电连接。通过PN结形成的二极管420被布置在发射极金属电极345和栅极金属电极210之间，并且栅极金属电极210与下部半导体开关器件M4的集电极金属电极连接。
因此，在正常状态下，上部半导体开关器件M1经由发射极金属电极345向负载120供应电流。然而，在异常状态下，当上部半导体开关器件M1和下部半导体开关器件M4都被开启并且发生直通现象时，从发射极金属电极345流出的电流经由二极管420流入栅极金属电极210。在这种情况下，由二极管420产生电压降，并且栅极电势低于发射极电势。因此，上部半导体开关器件M1的栅极电势低于阈值电压，并且因此，上部半导体开关器件M1被强制关闭。由于上部半导体开关器件M1被关闭，所以可以防止上部半导体开关器件M1的劣化和/或损坏，并且因此防止发生直通现象。
图7是图示根据本发明另一实施例的半导体器件的平面图。
内置在半导体器件700中的二极管的正极和负极可包括金属电极，所述金属电极允许用于电连接发射极金属电极345和栅极金属电极210的引线接合(wire bonding)。
参照图7，半导体器件700的上表面上布置有彼此电隔离的栅极金属电极210和发射极金属电极345(见图5)。在所述上表面上还可布置负极焊盘710和正极焊盘720，所述负极焊盘710和正极焊盘720用于使内置在有源区220的一部分中的二极管420与半导体器件700的栅极金属电极210和发射极金属电极345电连接。参照在图5中示出的剖面图可以容易地理解半导体器件700的剖面结构，并且因此，不再对其进行描述。
形成在有源区220下面，以用作PN结二极管的P型阱和N型阱如上所描述的形成，从而使得N型阱包括在P型阱中。P型阱与正极焊盘720电连接，N型阱与负极焊盘710电连接。
负极焊盘710利用金属引线与半导体器件700的栅极金属电极210电连接，正极焊盘720利用金属引线与半导体器件700的发射极金属电极345电连接。这里，当半导体器件是MOSFET时，发射极相当于源极。
尽管本发明是参照实施例来描述的，但是本领域技术人员应该理解，在不超出后附的权利要求所描述的本发明精神和范围的情况下，可以对本发明做出各种形式的改进和变型。

Claims (13)

1.一种MOS-栅功率半导体器件，其包括：
一个或多个P型阱，其形成在一个或多个栅极金属电极和栅极总线下面，并且所述一个或多个P型阱与发射极金属电极电连接；以及
一个或多个N型阱，其形成在所述P型阱中，并且与一个或多个所述栅极金属电极和所述栅极总线电连接。
2.根据权利要求1所述的MOS-栅功率半导体器件，其中，所述P型阱用作二极管的正极，所述N型阱用作所述二极管的负极。
3.根据权利要求1所述的MOS-栅功率半导体器件，其中，通过在半导体衬底上进行离子注入过程和扩散过程形成所述P型阱和所述N型阱。
4.根据权利要求1所述的MOS-栅功率半导体器件，其中，采用所述P型阱的P型离子和所述N型阱的N型离子形成的多个二极管在栅极接线端和发射极接线端之间排列为串联连接或并联连接中的一个或多个。
5.根据权利要求1所述的MOS-栅功率半导体器件，其中，MOS-栅功率半导体器件用作绝缘栅双极型晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)中的一个或多个。
6.一种MOS-栅功率半导体器件，其包括：
一个或多个P型阱，其形成在半导体衬底上，从而与暴露在所述MOS-栅功率半导体器件的表面上的正极金属焊盘电连接；以及
一个或多个N型阱，其形成在所述半导体衬底上，从而与暴露在所述表面上的负极金属焊盘电连接。
7.根据权利要求6所述的MOS-栅功率半导体器件，其中，所述正极金属焊盘与发射极金属电极电连接，所述负极金属焊盘与栅极金属电极电连接。
8.根据权利要求6所述的MOS-栅功率半导体器件，其中，通过在所述半导体衬底上进行离子注入过程和扩散过程形成所述P型阱和所述N型阱。
9.根据权利要求8所述的MOS-栅功率半导体器件，其中，所述N型阱形成在所述P型阱中，从而用作PN结二极管。
10.根据权利要求8所述的MOS-栅功率半导体器件，其中，所述P型阱和所述N型阱形成在除边缘端接区以外的区域。
11.根据权利要求6所述的MOS-栅功率半导体器件，其中，所述正极金属焊盘和所述负极金属焊盘形成在有源区中，从而从所述有源区暴露出来。
12.根据权利要求11所述的MOS-栅功率半导体器件，其中，通过为所述正极金属焊盘和所述负极金属焊盘安装引线，多个二极管在栅极金属接线端和发射极金属接线端之间排列为串联连接或并联连接中的一个或多个。
13.根据权利要求6所述的MOS-栅功率半导体器件，其中，所述MOS-栅功率半导体器件用作绝缘栅双极型晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)中的一个或多个。
CN2010101252158A 2009-09-03 2010-03-16 Mos-栅功率半导体器件 Pending CN102005455A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0082820 2009-09-03
KR1020090082820A KR101060127B1 (ko) 2009-09-03 2009-09-03 모스 게이트 전력 반도체 소자

Publications (1)

Publication Number Publication Date
CN102005455A true CN102005455A (zh) 2011-04-06

Family

ID=43623520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101252158A Pending CN102005455A (zh) 2009-09-03 2010-03-16 Mos-栅功率半导体器件

Country Status (3)

Country Link
US (1) US20110049563A1 (zh)
KR (1) KR101060127B1 (zh)
CN (1) CN102005455A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264058B2 (en) * 2009-02-13 2012-09-11 University Of South Carolina MOS-driver compatible JFET structure with enhanced gate source characteristics
CN102842610B (zh) * 2011-06-22 2016-02-17 中国科学院微电子研究所 Igbt芯片及其制作方法
KR101492861B1 (ko) * 2013-08-05 2015-02-12 서울대학교산학협력단 반도체 소자 및 그 제조 방법
CN103730460A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种超结功率器件版图结构及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859519A (en) * 1997-05-29 1999-01-12 General Electric Company Single phase motor drive
US20040213026A1 (en) * 2003-04-25 2004-10-28 Shihong Park Inverter configurations with shoot-through immunity
US20070057343A1 (en) * 2005-09-12 2007-03-15 International Business Machines Corporation Integration of a mim capacitor over a metal gate or silicide with high-k dielectric materials
US20080061876A1 (en) * 2006-08-10 2008-03-13 Cetin Kaya Methods and apparatus to reduce substrate voltage bounces and spike voltages in switching amplifiers
CN101345243A (zh) * 2007-07-13 2009-01-14 株式会社瑞萨科技 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730394B2 (ja) * 1997-03-18 2006-01-05 株式会社東芝 高耐圧半導体装置
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
US8264058B2 (en) * 2009-02-13 2012-09-11 University Of South Carolina MOS-driver compatible JFET structure with enhanced gate source characteristics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859519A (en) * 1997-05-29 1999-01-12 General Electric Company Single phase motor drive
US20040213026A1 (en) * 2003-04-25 2004-10-28 Shihong Park Inverter configurations with shoot-through immunity
US20070057343A1 (en) * 2005-09-12 2007-03-15 International Business Machines Corporation Integration of a mim capacitor over a metal gate or silicide with high-k dielectric materials
US20080061876A1 (en) * 2006-08-10 2008-03-13 Cetin Kaya Methods and apparatus to reduce substrate voltage bounces and spike voltages in switching amplifiers
CN101345243A (zh) * 2007-07-13 2009-01-14 株式会社瑞萨科技 半导体器件

Also Published As

Publication number Publication date
KR20110024705A (ko) 2011-03-09
KR101060127B1 (ko) 2011-08-29
US20110049563A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
US9660356B1 (en) Semiconductor device
US10438852B2 (en) Semiconductor device
Treu et al. Strategic considerations for unipolar SiC switch options: JFET vs. MOSFET
KR101808411B1 (ko) 반도체 장치
US6323509B1 (en) Power semiconductor device including a free wheeling diode and method of manufacturing for same
US7808070B2 (en) Power semiconductor component
JP2973588B2 (ja) Ｍｏｓ型半導体装置
US10199376B2 (en) Monolithic cell for an integrated circuit and especially a monolithic switching cell
US8269304B2 (en) MOS gate power semiconductor device with anode of protection diode connected to collector electrode
CN109360818B (zh) 输入电极对称分支设置的功率模块
JP2010251517A (ja) パワー半導体素子
CN102005455A (zh) Mos-栅功率半导体器件
CN101223644B (zh) 半导体装置
US11043943B2 (en) Switching of paralleled reverse conducting IGBT and wide bandgap switch
JP2022539524A (ja) ハイブリッドパワーモジュール
CN109360820B (zh) 多路分支布局布线的功率模块及功率模组
US9819341B2 (en) Semiconductor devices
JP6884186B2 (ja) 双方向スイッチ
JP2023074722A (ja) 半導体装置および電力変換装置
EP3012977A1 (en) Method for switching a semiconductor module, semiconductor module and half-bridge
WO2020078082A1 (zh) 一种分边连接功率电极组合及功率模块
EP4425780A1 (en) Semiconductor arrangement and semiconductor module arrangement
JP2020088257A (ja) 半導体装置、半導体装置の製造方法、半導体装置の使用方法及び電力変換装置
JP2019140175A (ja) 半導体モジュール
US20230143001A1 (en) Semiconductor module and failed element determination method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110406