CN101996261A - 优化cmos图像传感器版图的方法及刻蚀方法 - Google Patents
优化cmos图像传感器版图的方法及刻蚀方法 Download PDFInfo
- Publication number
- CN101996261A CN101996261A CN200910056729XA CN200910056729A CN101996261A CN 101996261 A CN101996261 A CN 101996261A CN 200910056729X A CN200910056729X A CN 200910056729XA CN 200910056729 A CN200910056729 A CN 200910056729A CN 101996261 A CN101996261 A CN 101996261A
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- etching
- domain
- image sensor
- per minute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种优化CMOS图像传感器版图的方法及刻蚀方法，其中刻蚀方法包括：提供衬底，所述衬底表面形成有介质层；在所述介质层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述介质层，直至去除部分厚度的所述介质层；对所述介质层执行释放电荷工艺；以所述光刻胶图形为掩膜，刻蚀剩余所述介质层。本发明的刻蚀方法能够有效的保护被刻蚀介质的边角，本发明的优化CMOS图像传感器版图的方法，能够提高CMOS图像传感器的填充因子，有效地提高CMOS图像传感器的图像质量。
Description
技术领域
本发明涉及半导体制造领域，特别涉及优化CMOS图像传感器版图的方法及刻蚀方法。
背景技术
目前电荷耦合器件(Charge Coupled Device，CCD)是主要的实用化固态图像传感器件，具有读取噪声低、动态范围大、响应灵敏度高等优点，但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以电荷耦合器件为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS ImageSensor，CIS)由于采用了相同的CMOS技术，可以将像素阵列与外围电路集成在同一芯片上，与电荷耦合器件相比，CMOS图像传感器具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。
CMOS图像传感器包括像素单元阵列，每个像素单元通常包括光电二极管和晶体管。如图1所示，像素单元版图包括光电二极管有源区a11，晶体管有源区a12，并列排列在晶体管有源区a12上的第一晶体管栅电极区a21，第二晶体管栅电极区a22，第三晶体管栅电极区a23。光电二极管有源区a11和所述光电二极管有源区a11所在的像素单元的总面积比定义为填充因子，所述填充因子为衡量CMOS图像传感器图像质量的最重要因素之一。
像素单元版图在经过半导体制造工艺制备后，由于半导体的刻蚀工艺的限制，实际得到的图形会与像素单元版图有一定的偏差，以像素单元栅电极区刻蚀工艺为例，参考图2，由于像素单元刻蚀速率在图形的拐角处较大，刻蚀得到的图形的拐角在刻蚀之后由直角变成弧形。具体地，像素单元的晶体管栅电极区b13的有效宽度Weff小于实际版图的晶体管栅电极区宽度Wtotal，考虑到以上因素，实际版图的晶体管栅电极区宽度Wtotal会在设计时相应的放大，来满足有效的栅电极区宽度Weff实际需求，但是这样就实际上限制了光电二极管有源区的面积。
发明内容
本发明解决的问题是提高CMOS图像传感器的图像质量。
为解决上述问题，本发明提供了一种优化CMOS图像传感器版图的方法，包括：提供版图，所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区；所述光电二极管有源区和晶体管的栅电极区具有原始尺寸，所述栅电极区包括栅电极层和硬掩膜层；根据版图，制备晶体管的栅电极，所述制备晶体管的栅电极的工艺包括硬掩膜层刻蚀步骤，所述硬掩膜层刻蚀步骤采用释放电荷刻蚀的硬掩膜层刻蚀方法；测试所述栅电极尺寸；根据测试结果，对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化，所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
本发明还提供了一种优化CMOS图像传感器版图的方法，包括：提供版图，所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区；所述光电二极管有源区和晶体管的栅电极区具有原始尺寸，所述栅电极区包括栅电极层和硬掩膜层；根据版图，制备晶体管的栅电极，所述制备晶体管的栅电极的工艺包括栅电极层刻蚀步骤，所述栅电极层刻蚀步骤采用释放电荷刻蚀的栅电极层刻蚀方法；测试所述栅电极尺寸；根据测试结果，对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化，所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
本发明还提供了一种刻蚀方法，包括：提供衬底，所述衬底表面形成有介质层；在所述介质层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述介质层，直至去除1/4至1/2厚度的所述介质层；对所述介质层执行释放电荷工艺；以所述光刻胶图形为掩膜，刻蚀剩余所述介质层。
与现有技术相比，本发明具有以下优点：本发明提供的刻蚀方法，能够有效的保护介质层的边角，本发明还提供了一种优化CMOS图像传感器版图的方法，能够通过优化版图中的CMOS图像传感器的光电二极管有源区和晶体管的栅电极区的尺寸，所述优化的光电二极管有源区面积大于优化前光电二极管有源区面积，使得利用优化的版图制备得到CMOS图像传感器填充因子高，有效地提高CMOS图像传感器的图像质量。
附图说明
图1是像素单元版图示意图；
图2是图1所示的像素单元版图实际制备在硅衬底上的示意图；
图3是CMOS图像传感器的制造方法的实施方式流程图；
图4是根据常规半导体工艺设计的CMOS图像传感器版图；
图5至图7是采用释放电荷刻蚀的硬掩膜层的刻蚀方法过程示意图；
图8是释放电荷刻蚀的硬掩膜层的刻蚀方法与现有等离子体刻蚀方法的对比效果图；
图9是根据本发明的实施例对CMOS图像传感器的版图进行优化后的效果图；
图10是CMOS图像传感器的制造方法的另一实施方式流程图；
图11是根据常规半导体工艺设计的CMOS图像传感器版图；
图12、图13是采用释放电荷刻蚀的栅电极层的刻蚀方法过程示意图；
图14是释放电荷刻蚀的栅电极层的刻蚀方法与现有等离子体刻蚀方法的对比效果图；
图15是根据本发明另一实施例对CMOS图像传感器的版图进行优化后的效果图；
图16是本发明提供的刻蚀方法的流程图示意图；
图17至图21是本发明提供的刻蚀方法的过程示意图。
具体实施方式
本发明提供一种优化CMOS图像传感器版图的方法的实施方式，如图3所示，包括如下步骤：
步骤S101，提供版图，所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区；所述光电二极管有源区和晶体管的栅电极区具有原始尺寸，所述栅电极区包括栅电极层和硬掩膜层；
步骤S102，根据版图，制备晶体管的栅电极，所述制备晶体管的栅电极的工艺包括硬掩膜层刻蚀步骤，所述硬掩膜层刻蚀步骤采用释放电荷刻蚀的硬掩膜层刻蚀方法；
步骤S103，测试所述栅电极尺寸；
步骤S104，根据测试结果，对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化，所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
下面结合附图对本发明的具体实施方式做详细的说明。
提供版图，所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区；所述光电二极管有源区和晶体管的栅电极区的尺寸根据常规半导体制备工艺设定。
在本实施例中，以CMOS图像传感器版图为例做示范性说明，提供常规半导体工艺制备所需的CMOS图像传感器版图；所述常规半导体工艺制备所需的CMOS图像传感器版图可以为根据常规半导体工艺考虑到制备精度等问题设计出来的CMOS图像传感器版图；其中所述常规半导体制备工艺包括硬掩膜层刻蚀步骤，所述硬掩膜层刻蚀步骤采用等离子体刻蚀工艺刻蚀硬掩膜层形成硬掩膜图形。
所述CMOS图像传感器版图包括像素单元；所述像素单元包括光电二极管有源区，晶体管有源区，晶体管栅电极区；其中CMOS图像传感器像素单元可以包括三个晶体管或者四个晶体管；所述晶体管栅电极区可以为矩形或者为正方形。
参考图4，本实施例以四个晶体管的像素单元为例做示范性说明。所述像素单元版图包括光电二极管有源区a11，晶体管有源区a12，位于晶体管有源区a12上并行排列的第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15，位于晶体管有源区a12上独立的第四晶体管栅电极区a16。所述像素单元版图为有源区版图和栅电极区版图叠加示意图。
其中，在所述像素单元版图中，光电二极管有源区a11宽度W1为2.8微米；第一晶体管栅电极区a13长度L2为0.28微米；第二晶体管栅电极区a14长度L3为0.31微米，第三晶体管栅电极区a15长度L4为0.28微米，第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15宽度W4为0.63微米；光电二极管有源区a11与第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15间隔G3为0.39微米；第一晶体管栅电极区a13与第二晶体管栅电极区a14的间隔G1为0.2微米，第二晶体管栅电极区a14与第三晶体管栅电极区a15的间隔G2为0.2微米；晶体管有源区a12宽度W5为0.35微米。
发明人发现，上述像素单元版图在经过半导体制造工艺制备在衬底上后，由于像素单元刻蚀速率在图形的拐角大于图形其他地方，刻蚀得到的图形的拐角在刻蚀之后由直角变成弧形，对于晶体管栅电极区而言，上述第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15宽度W4为0.63微米，W4为考虑到工艺限制而设计的宽度。
有鉴于此，发明人根据晶体管栅电极区版图，制备晶体管的栅电极，所述制备晶体管的栅电极的工艺包括采用释放电荷刻蚀的硬掩膜层刻蚀方法。
依旧参考图3，如步骤S102所述，采用释放电荷刻蚀的硬掩膜层刻蚀方法制备晶体管栅电极。由背景技术可知，现有的刻蚀工艺制备栅电极会使得栅电极拐角由直角变成弧形，这是由于在制备栅电极的硬掩膜时会采用等离子体刻蚀工艺刻蚀栅极电极的硬掩膜层，形成硬掩膜图形，然后以所述硬掩膜图形为掩膜，刻蚀栅电极层形成栅电极。
本发明的发明人经过大量的针对性的实验，发现现有的刻蚀工艺制备栅电极会使得栅电极拐角由直角变成弧形的具体原因是：现有的刻蚀工艺是采用等离子体刻蚀工艺，等离子刻蚀工艺的原理是将刻蚀气体激发或者解离成各种带电离子、原子团、分子或者电子，这些粒子的组成称为等离子体，控制这些等离子体轰击物体来产生刻蚀作用；另一方面刻蚀气体被激发或者解离的等离子体，所述刻蚀气体激发或者解离的等离子体也能够与要刻蚀的物体产生化学作用，对所述刻蚀物体产生刻蚀作用；在实际刻蚀时，将要刻蚀的物体施加电压作为阴极，吸附包括带电离子、原子团、分子的等离子体轰击并同时与将要刻蚀的物体反应，以实现对所述物体进行刻蚀。为了更好理解本发明，请参考图5，图5为对形成在栅电极层100上的硬掩膜层110刻蚀的示意图，采用公知的光刻胶形成工艺在硬掩膜110层上形成光刻胶图形120，以光刻胶图形为掩膜，采用等离子体刻蚀硬掩膜层110，在刻蚀过程中，刻蚀形成的硬掩膜112会堆积电子，由公知常识可知，在硬掩膜凸出而尖锐的地方(硬掩膜拐角)，电荷密集，在后续刻蚀硬掩膜层111的形成硬掩膜112的过程中，堆积在硬掩膜112拐角的电子同样会吸附包括带电离子、原子团、分子的等离子体轰击并同时与拐角的硬掩膜112反应，使得硬掩膜112拐角在刻蚀之后由直角变成弧形，后续以硬掩膜112为掩膜，刻蚀栅电极层100的步骤，栅电极的拐角由于没有硬掩膜112的保护，也会被刻蚀由直角变成弧形，使得栅电极图形的直角变成弧形。
基于上述发现，发明人经过大量实验，通过所述硬掩膜层112刻蚀步骤采用释放电荷刻蚀的硬掩膜层112刻蚀方法可以达到保护栅电极拐角的目的，具体包括：在执行刻蚀去除部分硬掩膜层110工艺后，执行硬掩膜层100释放电荷工艺，去除在硬掩膜层100累积的电子，然后执行刻蚀剩余硬掩膜层110直至形成硬掩膜112。
所述刻蚀去除部分硬掩膜层110可以为去除1/4至1/2厚度的硬掩膜层110。
所述去除硬掩膜层110的工艺可以为公知的各向异性等离子体刻蚀，具体刻蚀参数为：刻蚀设备的腔体压力为5毫托至15毫托，顶部射频功率为200瓦至400瓦，底部射频功率为50瓦至90瓦，CF4流量为每分钟30标准立方厘米(SCCM)至每分钟60标准立方厘米，Ar流量为每分钟50标准立方厘米至每分钟100标准立方厘米，O2流量为每分钟5标准立方厘米至每分钟10标准立方厘米，直至刻蚀1/4至1/2厚度的硬掩膜层110。
硬掩膜层100释放电荷工艺为将释放电荷气体解离成等离子体，使得硬掩膜边角累积的电荷释放掉；所述释放电荷气体可以为He、O2、N2或者Ar。
硬掩膜层100释放电荷工艺具体工艺参数为：刻蚀设备的腔体压力为20毫托至50毫托，顶部射频功率为100瓦至250瓦，底部射频功率为0瓦，He与氧气混合气体(其中He与O2体积比为3∶7)流量为每分钟20标准立方厘米至每分钟60标准立方厘米，N2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
硬掩膜层100释放电荷工艺能够将He与氧气混合气体和N2解离成等离子体，在所述硬掩膜层100释放电荷工艺中，底部射频功率为0瓦，等离子体不会产生轰击刻蚀作用，选用的He与氧气混合气体和N2也不会对硬掩膜层100产生化学刻蚀作用，而解离的等离子体是导体，能够将累积在硬掩膜层100的电子释放掉，并且等离子体中的正电荷也能够与累积在硬掩膜层100的电子中和掉，使得硬掩膜层100成为电中性。
参考图6，执行刻蚀剩余硬掩膜层110直至形成硬掩膜112。
所述刻蚀剩余硬掩膜层110直至形成硬掩膜112具体工艺为：刻蚀设备的腔体压力为5毫托至15毫托，顶部射频功率为200瓦至400瓦，底部射频功率为50瓦至90瓦，CF4流量为每分钟30标准立方厘米至每分钟60标准立方厘米，Ar流量为每分钟50标准立方厘米至每分钟100标准立方厘米，O2流量为每分钟5标准立方厘米至每分钟10标准立方厘米，直至刻蚀剩余的硬掩膜层110。
参考图7，形成硬掩膜112步骤完成后，执行刻蚀栅电极层形成栅电极的步骤。所述栅电极层的刻蚀可以为公知的等离子刻蚀工艺。
具体参数为：刻蚀设备的腔体压力为4毫托至15毫托，顶部射频功率为300瓦至600瓦，底部射频功率为70瓦至120瓦，Cl2流量为每分钟20标准立方厘米至每分钟50标准立方厘米，HBr流量为每分钟120标准立方厘米至每分钟200标准立方厘米，He与氧气混合气体(其中He与O2体积比为3∶7)流量为每分钟3标准立方厘米至每分钟10标准立方厘米，直至刻蚀刻蚀栅电极层形成栅电极。
由于硬掩膜的刻蚀采用了拐角保护的刻蚀工艺，使得以硬掩膜为掩膜的栅电极层刻蚀形成的栅电极边角也受到硬掩膜的保护。
参考步骤S103和步骤S104，测试所述栅电极尺寸；根据测试结果，对版图上的光电二极管有源区和晶体管栅电极区进行优化，所述优化的光电二极管有源区面积大于所述提供的光电二极管有源区版面积。
采用释放电荷刻蚀的硬掩膜层刻蚀方法的实际刻蚀效果模拟图可以参见图8，采用释放电荷刻蚀的硬掩膜层刻蚀方法制备的栅电极区有效宽度比现有采用等离子体刻蚀工艺的制备晶体管栅电极区的有效宽度要宽。
发明人发现，对于CMOS图像传感器而言，可以根据测试结果，来减小CMOS图像传感器的晶体管栅电极区的宽度，增加CMOS图像传感器的光电二极管有源区面积，来提高所述CMOS图像传感器填充因子，改善CMOS图像传感器性能。
在本实施例中，根据测试结果对光电二极管有源区和晶体管栅电极区进行优化，得到优化后得到的版图，参考图9，光电二极管有源区a11宽度W1’为2.99微米，第一晶体管栅电极区a13长度L2为0.28微米；第二晶体管栅电极区a14长度L3为0.31微米，第三晶体管栅电极区a15长度L4为0.28微米，第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15宽度W4’为0.55微米；光电二极管有源区a11与晶第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15间隔G3’为0.2微米；第一晶体管栅电极区a13与第二晶体管栅电极区a14的间隔G1为0.2微米，第二晶体管栅电极区a14与第三晶体管栅电极区a15的间隔G2为0.2微米；晶体管有源区a12宽度W5为0.35微米。优化后的光电二极管有源区a11的面积增加了6％至8％。
本发明还提供了一种优化CMOS图像传感器版图的方法的实施方式，如图10所示，包括如下步骤：
步骤S201，提供版图，所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区；所述光电二极管有源区和晶体管的栅电极区具有原始尺寸，所述栅电极区包括栅电极层和硬掩膜层；
步骤S202，根据版图，制备晶体管的栅电极，所述制备晶体管的栅电极的工艺包括栅电极层刻蚀步骤，所述栅电极层刻蚀步骤采用释放电荷刻蚀的栅电极层刻蚀方法；
步骤S203，测试所述栅电极尺寸；
步骤S204，根据测试结果，对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化，所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
下面结合附图对本发明的具体实施方式做详细的说明。
提供版图，所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区；所述光电二极管有源区和晶体管的栅电极区的尺寸根据常规半导体制备工艺设定。
在本实施例中，以CMOS图像传感器版图为例做示范性说明，提供常规半导体工艺制备所需的CMOS图像传感器版图；所述常规半导体工艺制备所需的CMOS图像传感器版图可以为根据常规半导体工艺考虑到制备精度等问题设计出来的CMOS图像传感器版图；其中所述常规半导体制备工艺包括硬掩膜层刻蚀步骤，所述硬掩膜层刻蚀步骤采用等离子体刻蚀工艺刻蚀硬掩膜层形成硬掩膜图形。
所述CMOS图像传感器版图包括像素单元；所述像素单元包括光电二极管有源区，晶体管有源区，晶体管栅电极区；其中CMOS图像传感器像素单元可以包括三个晶体管或者四个晶体管；所述晶体管栅电极区可以为矩形或者为正方形。
参考图11，本实施例还是以四个晶体管的像素单元为例做示范性说明。所述像素单元版图包括光电二极管有源区a11，晶体管有源区a12，位于晶体管有源区a12上并行排列的第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15，位于晶体管有源区a12上独立的第四晶体管栅电极区a16。所述像素单元版图为有源区版图和栅电极区版图叠加示意图。
其中，在所述像素单元版图中，光电二极管有源区a11宽度W1为2.8微米；第一晶体管栅电极区a13长度L2为0.28微米；第二晶体管栅电极区a14长度L3为0.31微米，第三晶体管栅电极区a15长度L4为0.28微米，第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15宽度W4为0.63微米；光电二极管有源区a11与第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15间隔G3为0.39微米；第一晶体管栅电极区a13与第二晶体管栅电极区a14的间隔G1为0.2微米，第二晶体管栅电极区a14与第三晶体管栅电极区a15的间隔G2为0.2微米；晶体管有源区a12宽度W5为0.35微米。
发明人发现，上述像素单元版图在经过半导体制造工艺制备在衬底上后，由于像素单元刻蚀速率在图形的拐角大于图形其他地方，刻蚀得到的图形的拐角在刻蚀之后由直角变成弧形。
有鉴于此，发明人根据晶体管栅电极区版图，制备晶体管的栅电极，所述制备晶体管的栅电极的工艺包括采用释放电荷刻蚀的栅电极层刻蚀方法。
依旧参考图10，如步骤S202所述，采用释放电荷刻蚀的栅电极层刻蚀方法制备晶体管栅电极。由背景技术可知，现有的刻蚀工艺制备栅电极会使得栅电极拐角由直角变成弧形。
本发明人经过大量实验，发现现有的刻蚀工艺是采用等离子体刻蚀工艺，等离子刻蚀工艺的原理是将刻蚀气体激发或者解离成各种带电离子、原子团、分子或者电子，这些粒子的组成称为等离子体，控制这些等离子体轰击物体来产生刻蚀作用；另一方面刻蚀气体被激发或者解离的等离子体，所述刻蚀气体激发或者解离的等离子体也能够与要刻蚀的物体产生化学作用，对所述刻蚀物体产生刻蚀作用；在实际刻蚀时，将要刻蚀的物体施加电压作为阴极，吸附包括带电离子、原子团、分子的等离子体轰击并同时与将要刻蚀的物体反应，以实现对所述物体进行刻蚀。
参考图12，以硬掩膜210为掩膜，采用等离子体刻蚀栅电极层200，在刻蚀过程中，刻蚀形成的栅电极202会堆积电子，由公知常识可知，在栅电极202凸出而尖锐的地方(栅电极202拐角)，电荷密集，在后续刻蚀栅电极层201的形成栅电极202的过程中，堆积在栅电极202拐角的电子同样会吸附包括带电离子、原子团、分子的等离子体轰击并同时与拐角的栅电极202拐角反应，使得栅电极202拐角在刻蚀之后由直角变成弧形。
基于上述发现，发明人经过大量实验，通过所述栅电极层200刻蚀步骤采用释放电荷刻蚀的栅电极层200刻蚀方法可以达到保护栅电极拐角的目的，具体包括：在执行刻蚀去除部分栅电极层200工艺后，执行栅电极层200释放电荷工艺，去除在栅电极层200累积的电子，然后执行刻蚀剩余栅电极层200直至形成栅电极。
所述刻蚀去除部分栅电极层200可以为去除1/4至1/2厚度的栅电极层200。
所述去除部分栅电极层200的工艺可以为公知的各向异性等离子体刻蚀，具体刻蚀参数为：刻蚀设备的腔体压力为4毫托至15毫托，顶部射频功率为300瓦至600瓦，底部射频功率为70瓦至120瓦，Cl2流量为每分钟20标准立方厘米至每分钟50标准立方厘米，HBr流量为每分钟120标准立方厘米至每分钟200标准立方厘米，He与氧气混合气体(其中He与O2体积比为3∶7)流量为每分钟3标准立方厘米至每分钟10标准立方厘米，直至去除1/4至1/2厚度的栅电极层200。
之后，执行释放栅电极层200电荷工艺，释放栅电极层200电荷工艺为将释放电荷气体解离成等离子体，使得栅电极层200边角累积的电荷释放掉，所述释放电荷气体可以为He、O2、N2或者Ar。
栅电极层200释放电荷工艺具体工艺参数为：刻蚀设备的腔体压力为20毫托至50毫托，顶部射频功率为100瓦至250瓦，底部射频功率为0瓦，He与氧气混合气体(其中He与O2体积比为3∶7)流量为每分钟20标准立方厘米至每分钟60标准立方厘米，N2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
参考图13，执行去除剩余栅电极层200的工艺，具体刻蚀参数为：刻蚀设备的腔体压力为4毫托至15毫托，顶部射频功率为300瓦至600瓦，底部射频功率为70瓦至120瓦，Cl2流量为每分钟20标准立方厘米至每分钟50标准立方厘米，HBr流量为每分钟120标准立方厘米至每分钟200标准立方厘米，He与氧气混合气体(其中He与O2体积比为3∶7)流量为每分钟3标准立方厘米至每分钟10标准立方厘米，直至去除剩余厚度的栅电极层200。
参考步骤S203和步骤S204，测试所述栅电极尺寸；根据测试结果，对版图上的光电二极管有源区和晶体管栅电极区进行优化，所述优化的光电二极管有源区面积大于所述提供的光电二极管有源区版面积。
采用释放电荷刻蚀的栅电极层刻蚀方法的实际刻蚀效果模拟图可以参见图14，图14为采用释放电荷刻蚀的栅电极层刻蚀方法402制备的栅电极区400与未采用释放电荷刻蚀的栅电极层刻蚀方法401制备的栅电极区400对比效果图，采用释放电荷刻蚀的栅电极层刻蚀方法402制备的栅电极区400有效宽度比未采用释放电荷刻蚀的栅电极层刻蚀方法401制备的栅电极区的有效宽度要宽。
发明人发现，对于CMOS图像传感器而言，可以根据测试结果，来减小CMOS图像传感器的晶体管栅电极区的宽度，增加CMOS图像传感器的光电二极管有源区面积，来提高所述CMOS图像传感器填充因子，改善CMOS图像传感器性能。
在本实施例中，根据测试结果对光电二极管有源区和晶体管栅电极区进行优化，得到优化后得到的版图，参考图15，包括光电二极管有源区a11宽度W1’为2.99微米，第一晶体管栅电极区a13长度L2为0.28微米；第二晶体管栅电极区a14长度L3为0.31微米，第三晶体管栅电极区a15长度L4为0.28微米，第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15宽度W4’为0.55微米；光电二极管有源区a11与晶第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15间隔G3’为0.2微米；第一晶体管栅电极区a13与第二晶体管栅电极区a14的间隔G1为0.2微米，第二晶体管栅电极区a14与第三晶体管栅电极区a15的间隔G2为0.2微米；晶体管有源区a12宽度W5为0.35微米。优化后的光电二极管有源区a11的面积增加了6％至8％。
本发明还提供了一种刻蚀方法，如图16所示，包括如下步骤：
步骤S301，提供衬底，所述衬底表面形成有介质层；
步骤S302，在所述介质层表面形成光刻胶图形；
步骤S303，以所述光刻胶图形为掩膜，刻蚀所述介质层，直至去除部分厚度的所述介质层；
步骤S304，对所述介质层执行释放电荷工艺；
步骤S305，以所述光刻胶图形为掩膜，刻蚀剩余所述介质层。
下面结合附图对本发明的具体实施方式做详细的说明。
参考图17，提供衬底300，提供衬底300，所述衬底300可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
参考图18，所述衬底300表面形成有介质层310，所述介质层310材料为SiO2、掺杂的SiO2或者为氮化硅，例如USG(Undoped silcion glass，没有掺杂的硅玻璃)、BPSG(Borophosphosilicate glass，掺杂硼磷的硅玻璃)、BSG(borosilicate glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)，掺氮的氧化硅(SiON)等。
所述介质层310可以是金属前介质层(Pre-Metal Dielectric，PMD)，也可以是层间介质层(Inter-Metal Dielectric，ILD)。PMD是沉积在具有MOS器件的衬底上，利用化学气相沉积(Chemical Vapor deposition，CVD)工艺形成，在PMD中会在后续工艺中形成有连接孔，所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。
ILD是后道工艺在金属互连层之间的介电层，ILD中会在后续工艺中形成连接孔，所述连接孔用于连接相邻金属互连层中的导线。
所述介质层310为单一覆层结构或者是多层堆叠结构。
参考图19，在所述介质层310表面形成光刻胶图形320。
所述光刻胶图形320用于定义后续刻蚀工艺的图形。
所述光刻胶图形320的形成方法具体工艺包括：在所述介质层310表面旋涂光刻胶，接着通过曝光将掩膜版上的与光刻胶图形320相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成光刻胶图形320。
参考图20，以所述光刻胶图形320为掩膜，刻蚀所述介质层310，直至去除部分厚度的所述介质层310，所述部分厚度的介质层310为1/4至1/2厚度的所述介质层310。
所述刻蚀介质层310的具体工艺参数为：刻蚀设备的腔体压力为5毫托至15毫托，顶部射频功率为200瓦至400瓦，底部射频功率为50瓦至90瓦，CF4流量为每分钟30标准立方厘米至每分钟60标准立方厘米，Ar流量为每分钟50标准立方厘米至每分钟100标准立方厘米，O2流量为每分钟5标准立方厘米至每分钟10标准立方厘米，直至去除1/4至1/2厚度的所述介质层310。
对所述介质层310执行释放电荷工艺，所述释放电荷工艺具体参数为：刻蚀设备的腔体压力为20毫托至50毫托，顶部射频功率为100瓦至250瓦，底部射频功率为0瓦，He与氧气混合气体(其中He与O2体积比为3∶7)流量为每分钟20标准立方厘米至每分钟60标准立方厘米，N2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
参考图21，以所述光刻胶图形320为掩膜，刻蚀剩余所述介质层310。
所述刻蚀介质层310的具体工艺参数为：刻蚀设备的腔体压力为5毫托至15毫托，顶部射频功率为200瓦至400瓦，底部射频功率为50瓦至90瓦，CF4流量为每分钟30标准立方厘米至每分钟60标准立方厘米，Ar流量为每分钟50标准立方厘米至每分钟100标准立方厘米，O2流量为每分钟5标准立方厘米至每分钟10标准立方厘米，刻蚀剩余所述介质层310。
本发明提供的刻蚀方法，能够有效的保护介质层310的边角。本发明还提供了一种优化CMOS图像传感器版图的方法，能够通过优化版图中的CMOS图像传感器的光电二极管有源区和晶体管的栅电极区的尺寸，所述优化的光电二极管有源区面积大于优化前光电二极管有源区面积，使得利用优化的版图制备得到CMOS图像传感器填充因子高，有效地提高CMOS图像传感器的图像质量。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (27)
1.一种优化CMOS图像传感器版图的方法，其特征在于，包括：
提供版图，所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区；所述光电二极管有源区和晶体管的栅电极区具有原始尺寸，所述栅电极区包括栅电极层和硬掩膜层；
根据版图，制备晶体管的栅电极，所述制备晶体管的栅电极的工艺包括硬掩膜层刻蚀步骤，所述硬掩膜层刻蚀步骤采用释放电荷刻蚀的硬掩膜层刻蚀方法；
测试所述栅电极尺寸；
根据测试结果，对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化，所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
2.如权利要求1所述的优化CMOS图像传感器版图的方法，其特征在于，所述对版图上的光电二极管有源区和晶体管栅电极区进行优化步骤为根据测试所得的晶体管的栅电极尺寸，缩减版图上晶体管的栅电极区尺寸，并相应增加光电二极管有源区宽度。
3.如权利要求1所述的优化CMOS图像传感器版图的方法，其特征在于，所述原始尺寸为根据未采用释放电荷刻蚀工艺确定的。
4.如权利要求1所述的优化CMOS图像传感器版图的方法，其特征在于，所述释放电荷刻蚀的硬掩膜层刻蚀方法包括：执行刻蚀去除部分厚度的硬掩膜层工艺后，执行硬掩膜层释放电荷工艺，然后执行刻蚀剩余硬掩膜层直至形成硬掩膜。
5.如权利要求4所述的优化CMOS图像传感器版图的方法，其特征在于，所述刻蚀去除部分厚度的硬掩膜层为1/4至1/2厚度的硬掩膜层。
6.如权利要求4所述的优化CMOS图像传感器版图的方法，其特征在于，所述刻蚀硬掩膜层工艺为等离子体刻蚀工艺。
7.如权利要求6所述的优化CMOS图像传感器版图的方法，其特征在于，所述等离子体刻蚀具体参数为：刻蚀设备的腔体压力为5毫托至15毫托，顶部射频功率为200瓦至400瓦，底部射频功率为50瓦至90瓦，CF4流量为每分钟30标准立方厘米至每分钟60标准立方厘米，Ar流量为每分钟50标准立方厘米至每分钟100标准立方厘米，O2流量为每分钟5标准立方厘米至每分钟10标准立方厘米。
8.如权利要求4所述的优化CMOS图像传感器版图的方法，其特征在于，所述硬掩膜层释放电荷工艺具体参数为：刻蚀设备的腔体压力为20毫托至50毫托，顶部射频功率为100瓦至250瓦，底部射频功率为0瓦，He与氧气混合气体流量为每分钟20标准立方厘米至每分钟60标准立方厘米，其中He与O2体积比为3∶7，N2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
9.如权利要求1所述的优化CMOS图像传感器版图的方法，其特征在于，所述晶体管为三个或者四个。
10.如权利要求1所述的优化CMOS图像传感器版图的方法，其特征在于，所述栅电极为矩形或者正方形。
11.一种优化CMOS图像传感器版图的方法，其特征在于，包括：
提供版图，所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区；所述光电二极管有源区和晶体管的栅电极区具有原始尺寸，所述栅电极区包括栅电极层和硬掩膜层；
根据版图，制备晶体管的栅电极，所述制备晶体管的栅电极的工艺包括栅电极层刻蚀步骤，所述栅电极层刻蚀步骤采用释放电荷刻蚀的栅电极层刻蚀方法；
测试所述栅电极尺寸；
根据测试结果，对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化，所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
12.如权利要求11所述的优化CMOS图像传感器版图的方法，其特征在于，所述对版图上的光电二极管有源区和晶体管栅电极区进行优化步骤为根据测试所得的晶体管的栅电极尺寸，缩减版图上晶体管的栅电极区尺寸，并相应增加光电二极管有源区宽度。
13.如权利要求11所述的优化CMOS图像传感器版图的方法，其特征在于，所述原始尺寸为根据未采用释放电荷刻蚀工艺确定的。
14.如权利要求11所述的优化CMOS图像传感器版图的方法，其特征在于，所述释放电荷刻蚀的栅电极层刻蚀方法包括：执行刻蚀去除部分厚度的栅电极层工艺后，执行栅电极层释放电荷工艺，然后执行刻蚀剩余栅电极层直至形成栅电极。
15.如权利要求14所述的优化CMOS图像传感器版图的方法，其特征在于，刻蚀去除部分厚度的栅电极层为1/4至1/2厚度的栅电极层。
16.如权利要求14所述的优化CMOS图像传感器版图的方法，其特征在于，所述刻蚀栅电极层工艺为等离子体刻蚀工艺。
17.如权利要求14所述的优化CMOS图像传感器版图的方法，其特征在于，所述刻蚀栅电极层的具体工艺为：刻蚀设备的腔体压力为4毫托至15毫托，顶部射频功率为300瓦至600瓦，底部射频功率为70瓦至120瓦，Cl2流量为每分钟20标准立方厘米至每分钟50标准立方厘米，HBr流量为每分钟120标准立方厘米至每分钟200标准立方厘米，He与氧气混合气体流量为每分钟3标准立方厘米至每分钟10标准立方厘米，其中He与O2体积比为3∶7。
18.如权利要求14所述的优化CMOS图像传感器版图的方法，其特征在于，所述栅电极层释放电荷工艺具体参数为：刻蚀设备的腔体压力为20毫托至50毫托，顶部射频功率为100瓦至250瓦，底部射频功率为0瓦，He与氧气混合气体流量为每分钟20标准立方厘米至每分钟60标准立方厘米，其中He与O2体积比为3∶7，N2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
19.如权利要求11所述的优化CMOS图像传感器版图的方法，其特征在于，所述晶体管为三个或者四个。
20.如权利要求11所述的优化CMOS图像传感器版图的方法，其特征在于，所述栅电极为矩形或者正方形。
21.一种刻蚀方法，其特征在于，包括：
提供衬底，所述衬底表面形成有介质层；
在所述介质层表面形成光刻胶图形；
以所述光刻胶图形为掩膜，刻蚀所述介质层，直至去除部分厚度的所述介质层；
对所述介质层执行释放电荷工艺；
以所述光刻胶图形为掩膜，刻蚀剩余所述介质层。
22.如权利要求21所述的刻蚀方法，其特征在于，所述介质层为单一覆层结构或者是多层堆叠结构。
23.如权利要求21所述的刻蚀方法，其特征在于，所述部分厚度的介质层为1/4至1/2厚度的介质层。
24.如权利要求21所述的刻蚀方法，其特征在于，所述释放电荷工艺为将释放电荷气体解离成等离子体，使得介质层累积的电荷释放掉。
25.如权利要求24所述的刻蚀方法，其特征在于，所述释放电荷气体为He、O2、N2或者Ar。
26.如权利要求21所述的刻蚀方法，其特征在于，所述释放电荷工艺具体参数为：刻蚀设备的腔体压力为20毫托至50毫托，顶部射频功率为100瓦至250瓦，底部射频功率为0瓦，He与氧气混合气体流量为每分钟20标准立方厘米至每分钟60标准立方厘米，其中He与O2体积比为3∶7，N2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
27.如权利要求21所述的刻蚀方法，其特征在于，所述刻蚀介质层的工艺为等离子体刻蚀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910056729 CN101996261B (zh) | 2009-08-20 | 2009-08-20 | 优化cmos图像传感器版图的方法及刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910056729 CN101996261B (zh) | 2009-08-20 | 2009-08-20 | 优化cmos图像传感器版图的方法及刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101996261A true CN101996261A (zh) | 2011-03-30 |
| CN101996261B CN101996261B (zh) | 2012-12-05 |
Family
ID=43786415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910056729 Expired - Fee Related CN101996261B (zh) | 2009-08-20 | 2009-08-20 | 优化cmos图像传感器版图的方法及刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101996261B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103871847A (zh) * | 2014-03-19 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种干法刻蚀方法 |
| CN107492485A (zh) * | 2016-06-13 | 2017-12-19 | 北大方正集团有限公司 | 半导体器件的制作方法 |
| CN110211866A (zh) * | 2019-05-20 | 2019-09-06 | 深圳市华星光电半导体显示技术有限公司 | 一种等离子体刻蚀方法 |
| CN111463128A (zh) * | 2020-04-14 | 2020-07-28 | Tcl华星光电技术有限公司 | 一种干刻蚀方法及多晶硅薄膜晶体管 |
| TWI710126B (zh) * | 2019-07-24 | 2020-11-11 | 台灣積體電路製造股份有限公司 | 影像感測器、用於影像感測器的半導體結構及其製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100373558C (zh) * | 2005-12-02 | 2008-03-05 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺 |
| CN101399223B (zh) * | 2007-09-26 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器及其形成方法 |
-
2009
- 2009-08-20 CN CN 200910056729 patent/CN101996261B/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103871847A (zh) * | 2014-03-19 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种干法刻蚀方法 |
| CN107492485A (zh) * | 2016-06-13 | 2017-12-19 | 北大方正集团有限公司 | 半导体器件的制作方法 |
| CN107492485B (zh) * | 2016-06-13 | 2020-03-06 | 北大方正集团有限公司 | 半导体器件的制作方法 |
| CN110211866A (zh) * | 2019-05-20 | 2019-09-06 | 深圳市华星光电半导体显示技术有限公司 | 一种等离子体刻蚀方法 |
| TWI710126B (zh) * | 2019-07-24 | 2020-11-11 | 台灣積體電路製造股份有限公司 | 影像感測器、用於影像感測器的半導體結構及其製造方法 |
| US10847564B1 (en) | 2019-07-24 | 2020-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charge release layer to remove charge carriers from dielectric grid structures in image sensors |
| US11380728B2 (en) | 2019-07-24 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Charge release layer to remove charge carriers from dielectric grid structures in image sensors |
| US11948962B2 (en) | 2019-07-24 | 2024-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Charge release layer to remove charge carriers from dielectric grid structures in image sensors |
| CN111463128A (zh) * | 2020-04-14 | 2020-07-28 | Tcl华星光电技术有限公司 | 一种干刻蚀方法及多晶硅薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101996261B (zh) | 2012-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510799B2 (en) | Absorption enhancement structure for image sensor | |
| JP4619839B2 (ja) | パターン形成方法 | |
| US11855109B2 (en) | Image sensor device and method | |
| EP3179512B1 (en) | Cmos image sensor and fabrication method thereof | |
| TWI520319B (zh) | 半導體裝置及其製造方法 | |
| US8685859B2 (en) | Self-aligned semiconductor trench structures | |
| CN101996261B (zh) | 优化cmos图像传感器版图的方法及刻蚀方法 | |
| US7233037B2 (en) | Solid state imaging device and method of manufacturing the same | |
| US8129764B2 (en) | Imager devices having differing gate stack sidewall spacers, method for forming such imager devices, and systems including such imager devices | |
| US20140299958A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20090014134A (ko) | 마이크로 렌즈의 형성 방법 및 반도체 장치 | |
| US10868055B2 (en) | Image sensor and method for forming the same | |
| US20080020582A1 (en) | Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same | |
| CN101826458B (zh) | 一种刻蚀方法及双重深度沟槽形成方法 | |
| CN113903757A (zh) | 图像感测器 | |
| CN102044472B (zh) | 介质层的减薄方法 | |
| CN104716035A (zh) | 化学机械抛光的方法 | |
| CN102024755B (zh) | Cmos图像传感器及其形成方法 | |
| CN101937865B (zh) | 沟槽的形成方法 | |
| CN101330050B (zh) | 互补金属氧化物半导体图像传感器及其制造方法 | |
| CN101930480B (zh) | 优化cmos图像传感器版图的方法 | |
| CN114725147A (zh) | 一种图像传感器及其制造方法 | |
| JP2005191480A (ja) | 固体撮像素子の製造方法 | |
| JP2004311801A (ja) | 半導体受光装置及びその製造方法 | |
| JP2009105146A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121025 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121025 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121205 Termination date: 20200820 |