CN101930480B - 优化cmos图像传感器版图的方法 - Google Patents
优化cmos图像传感器版图的方法 Download PDFInfo
- Publication number
- CN101930480B CN101930480B CN2009100534968A CN200910053496A CN101930480B CN 101930480 B CN101930480 B CN 101930480B CN 2009100534968 A CN2009100534968 A CN 2009100534968A CN 200910053496 A CN200910053496 A CN 200910053496A CN 101930480 B CN101930480 B CN 101930480B
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- domain
- active area
- area
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种优化CMOS图像传感器版图的方法,提供版图,所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区;所述光电二极管有源区和晶体管的栅电极区具有原始尺寸;根据版图,制备晶体管的栅电极,所述制备晶体管的栅电极的工艺包括刻蚀步骤,所述刻蚀步骤采用保护栅电极拐角的刻蚀方法;测试所述栅电极尺寸;根据测试结果,对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化,所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。本发明制备得到的CMOS图像传感器满足器件工艺参数并且填充因子高,有效地提高CMOS图像传感器的图像质量。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种优化CMOS图像传感器版图的方法。
背景技术
目前电荷耦合器件(charge coupled device,CCD)是主要的实用化固态图像传感器件,具有读取噪声低、动态范围大、响应灵敏度高等优点,但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor,CMOS)技术相兼容的缺点,即以电荷耦合器件为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS ImageSensor,CIS)由于采用了相同的CMOS技术,可以将像素阵列与外围电路集成在同一芯片上,与电荷耦合器件相比,CMOS图像传感器具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。
CMOS图像传感器包括像素单元阵列,每个像素单元通常包括光电二极管和晶体管。如图1所示,像素单元版图包括光电二极管有源区a11,晶体管有源区a12,并列排列在晶体管有源区a12上的第一晶体管栅电极区a21,第二晶体管栅电极区a22,第三晶体管栅电极区a23。光电二极管有源区a11和与所述光电二极管有源区a11所在的像素单元的总面积比定义为填充因子,所述填充因子为衡量CMOS图像传感器图像质量的最重要因素之一。
像素单元版图在经过半导体制造工艺制备后,由于半导体的刻蚀工艺的限制,实际得到的图形会与像素单元版图有一定的偏差,以像素单元栅电极区刻蚀工艺为例,参考图2,由于像素单元刻蚀速率在图形的拐角处较大,刻蚀得到的图形的拐角在刻蚀之后由直角变成弧形。具体地,像素单元的晶体管栅电极区b13的有效宽度Weff小于实际版图的晶体管栅电极区宽度Wtotal,考虑到以上因素,实际版图的晶体管栅电极区宽度Wtotal会在设计时相应的放大,来满足有效的栅电极区宽度Weff实际需求,但是这样就实际上限制了光电二极管有源区的面积。
发明内容
本发明解决的问题是提供一种优化CMOS图像传感器版图的方法,能够有效提高CMOS图像传感器的图像质量。
为解决上述问题,本发明提供一种优化CMOS图像传感器版图的方法,包括,提供版图,所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区;所述光电二极管有源区和晶体管的栅电极区具有原始尺寸;根据版图,制备晶体管的栅电极,所述制备晶体管的栅电极的工艺包括刻蚀步骤,所述刻蚀步骤采用保护栅电极拐角的刻蚀方法;测试所述栅电极尺寸;根据测试结果,对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化,所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
与现有技术相比,本发明具有以下优点:通过优化版图中的CMOS图像传感器的光电二极管有源区和晶体管的栅电极区的尺寸,所述优化的光电二极管有源区面积大于优化前光电二极管有源区面积,使得利用优化的版图制备得到CMOS图像传感器填充因子高,有效地提高CMOS图像传感器的图像质量。
附图说明
图1是像素单元版图示意图;
图2是图1所示的像素单元版图实际制备在硅衬底上的示意图;
图3是CMOS图像传感器的制造方法的实施方式流程图;
图4是根据常规半导体工艺设计的CMOS图像传感器版图;
图5采用CF4作为刻蚀剂的刻蚀方法与保护栅电极拐角刻蚀方法的对比效果图;
图6是根据本发明对CMOS图像传感器的版图进行优化后的效果图。
具体实施方式
本发明提供一种优化CMOS图像传感器版图的方法的实施方式,如图3所示,包括如下步骤:
步骤S101,提供版图,所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区;所述光电二极管有源区和晶体管的栅电极区具有原始尺寸;
步骤S102,根据版图,制备晶体管的栅电极,所述制备晶体管的栅电极的工艺包括刻蚀步骤,所述刻蚀步骤采用保护栅电极拐角的刻蚀方法;
步骤S103,测试所述栅电极尺寸;
步骤S104,根据测试结果,对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化,所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
下面结合附图对本发明的具体实施方式做详细的说明。
参考图4,提供版图,所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区;所述光电二极管有源区和晶体管的栅电极区的尺寸根据常规半导体制备工艺设定。
在本实施例中,以CMOS图像传感器版图为例做示范性说明,提供常规半导体工艺制备所需的CMOS图像传感器版图;所述常规半导体工艺制备所需的CMOS图像传感器版图可以为根据常规半导体工艺考虑到制备精度等问题设计出来的CMOS图像传感器版图;其中所述常规半导体制备工艺包括刻蚀步骤,所述刻蚀步骤采用CF4作为刻蚀剂,所述刻蚀步骤中的气体还包括Ar。
所述CMOS图像传感器版图包括像素单元;所述像素单元包括光电二极管有源区,晶体管有源区,晶体管栅电极区;其中CMOS图像传感器像素单元可以包括三个晶体管或者四个晶体管;所述晶体管栅电极区可以为矩形或者为正方形。
本实施例以四个晶体管的像素单元为例做示范性说明。所述像素单元版图包括光电二极管有源区a11,晶体管有源区a12,位于晶体管有源区a12上并行排列的第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15,位于晶体管有源区a12上独立的第四晶体管栅电极区a16。所述像素单元版图为有源区版图和栅电极区版图叠加示意图。
其中,在所述像素单元版图中,光电二极管有源区a11宽度W1为2.8微米;第一晶体管栅电极区a13长度L2为0.28微米;第二晶体管栅电极区a14长度L3为0.31微米,第三晶体管栅电极区a15长度L4为0.28微米,第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15宽度W4为0.63微米;光电二极管有源区a11与第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15间隔G3为0.39微米;第一晶体管栅电极区a13与第二晶体管栅电极区a14的间隔G1为0.2微米,第二晶体管栅电极区a14与第三晶体管栅电极区a15的间隔G2为0.2微米;晶体管有源区a12宽度W5为0.35微米。
发明人发现,上述像素单元版图在经过半导体制造工艺制备在衬底上后,由于像素单元刻蚀速率在图形的拐角大于图形其他地方,刻蚀得到的图形的拐角在刻蚀之后由直角变成弧形,对于晶体管栅电极区而言,上述第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15宽度W4为0.63微米,W4为考虑到工艺限制而设计的宽度。
有鉴于此,发明人根据晶体管栅电极区版图,制备晶体管的栅电极,所述制备晶体管的栅电极的工艺包括保护栅电极拐角的刻蚀方法;所述保护栅电极拐角的刻蚀方法包括:采用含F离子浓度低的刻蚀剂进行刻蚀。
依旧参考图3,如步骤S102所述,采用保护栅电极拐角的刻蚀工艺制备晶体管栅电极。由背景技术可知,现有的刻蚀工艺制备栅电极会使得栅电极拐角由直角变成弧形,这是由于在制备栅电极时会采用以CF4与Ar作为刻蚀剂的刻蚀工艺刻蚀栅电极的硬掩膜,形成硬掩膜图形,然后以所述硬掩膜图形为掩膜,刻蚀多晶硅层形成栅电极。在现有工艺中,在以图形化的光刻胶为掩膜刻蚀栅电极硬掩膜的时候,刻蚀剂为CF4,并且通常刻蚀剂还包含Ar,其刻蚀工艺的刻蚀速率比较高,在刻蚀所述栅电极硬掩膜工艺结束的时候,由于栅电极硬掩膜拐角的位置刻蚀速率比其他地方会快,所述栅电极硬掩膜拐角在刻蚀之后由直角变成弧形,后续以硬掩膜为掩膜,刻蚀多晶硅层形成栅电极区的步骤,多晶硅层的拐角由于没有硬掩膜的保护,也会被刻蚀由直角变成弧形,使得栅电极图形的直角变成弧形。
基于上述发现,发明人经过大量实验,通过采用含F离子浓度低的刻蚀剂进行刻蚀可以达到保护栅电极拐角的目的,所述刻蚀剂选自CHF3、C2F6、CH2F2、CH3F、C3F8、C4F8、C4F6、C5F8中的一种或者几种,由于这些刻蚀剂中的F离子的浓度比现有的技术中刻蚀剂的F离子浓度低,使得在刻蚀硬掩膜工艺结束的时候,硬掩膜拐角的位置刻蚀速率比采用现有的刻蚀剂会慢,从而起到了保护硬掩膜拐角的作用。
进一步地,本发明的发明人发现采用保护气体可以减缓刻蚀速率。所述保护气体选自N2、NO、CO、N2O、SO2中的一种或者几种。这主要由于这些保护气体等离子化形成的N离子体积比较小,轰击强度比现有技术的刻蚀剂中包含的Ar离子弱,也能够减缓硬掩膜拐角刻蚀速率的作用,对硬掩膜拐角也起到保护作用。
以CHF3、C2F6和N2组合的刻蚀剂为例,所述保护硬掩膜拐角的刻蚀方法的具体的工艺参数为:刻蚀设备的腔体压力为5毫托至10毫托,顶部射频功率为200瓦至400瓦,底部射频功率为50瓦至100瓦,CHF3流量为每分钟10标准立方厘米(SCCM)至每分钟20标准立方厘米,C2F6流量为每分钟50标准立方厘米至每分钟100标准立方厘米,N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米。
以CHF3、C2F6和N2组合的刻蚀剂刻蚀形成硬掩膜步骤完成后,执行刻蚀多晶硅层形成多晶区步骤。所述多晶硅层的刻蚀可以为公知的等离子刻蚀工艺。由于硬掩膜的刻蚀采用了拐角保护的刻蚀工艺,使得以硬掩膜为掩膜的多晶硅层刻蚀形成的多晶区边角也受到硬掩膜的保护。
在其他的实施例中,也可以采用其他含F比较低的刻蚀剂,刻蚀剂选用CH2F2、CH3F、C3F8、C4F8、C4F6或者C5F8中的一种或者几种;N2可以由NO、CO、N2O或者SO2中的一种或者几种取代。
参考步骤S103和步骤S104,测试所述栅电极尺寸;根据测试结果,对版图上的光电二极管有源区和晶体管栅电极区进行优化,所述优化的光电二极管有源区面积大于所述提供的光电二极管有源区版面积。
采用保护栅电极拐角的刻蚀方法的实际刻蚀效果模拟图可以参见图5,采用保护栅电极拐角的刻蚀方法制备的栅电极区有效宽度比现有采用CF4刻蚀工艺的制备晶体管栅电极区的有效宽度要宽。
发明人发现,对于CMOS图像传感器而言,可以根据测试结果,来减小CMOS图像传感器的晶体管栅电极区的宽度,增加CMOS图像传感器的光电二极管有源区面积,来提高所述CMOS图像传感器填充因子,改善CMOS图像传感器性能。
在本实施例中,根据测试结果对光电二极管有源区和晶体管栅电极区进行优化,得到优化后得到的版图,参考图6,包括光电二极管有源区a11宽度W1’为2.99微米,第一晶体管栅电极区a13长度L2为0.28微米;第二晶体管栅电极区a14长度L3为0.31微米,第三晶体管栅电极区a15长度L4为0.28微米,第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15宽度W4’为0.55微米;光电二极管有源区a11与晶第一晶体管栅电极区a13、第二晶体管栅电极区a14、第三晶体管栅电极区a15间隔G3’为0.2微米;第一晶体管栅电极区a13与第二晶体管栅电极区a14的间隔G1为0.2微米,第二晶体管栅电极区a14与第三晶体管栅电极区a15的间隔G2为0.2微米;晶体管有源区a12宽度W5为0.35微米。优化后的光电二极管有源区a11的面积增加了6.8%。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (7)
1.一种优化CMOS图像传感器版图的方法,其特征在于,包括:
提供版图,所述版图包括CMOS图像传感器光电二极管有源区和晶体管的栅电极区;所述光电二极管有源区和晶体管的栅电极区具有原始尺寸;
根据版图,制备晶体管的栅电极,所述制备晶体管的栅电极的工艺包括刻蚀步骤,所述刻蚀步骤采用保护栅电极拐角的刻蚀方法,所述保护栅电极拐角的刻蚀方法的刻蚀剂选自CHF3、C2F6、CH2F2、CH3F、C3F8、C4F8、C4F6、C5F8中的一种或者几种,保护气体选自N2、NO、CO、N2O、SO2中的一种或者几种;
测试所述栅电极尺寸;
根据测试结果,对版图上的光电二极管有源区和晶体管栅电极区的尺寸进行优化,所述对版图上的光电二极管有源区和晶体管栅电极区进行优化步骤为根据晶体管的栅电极尺寸,缩减版图上晶体管的栅电极区尺寸,并相应增加光电二极管有源区宽度,所述优化的光电二极管有源区面积大于优化前的版图上的光电二极管有源区面积。
2.如权利要求1所述的优化CMOS图像传感器版图的方法,其特征在于,所述原始尺寸为根据采用CF4作为刻蚀剂确定。
3.如权利要求1所述的优化CMOS图像传感器版图的方法,其特征在于,所述保护栅电极拐角的刻蚀方法包括:采用含F离子比CF4低的刻蚀剂进行刻蚀。
4.如权利要求3所述的优化CMOS图像传感器版图的方法,其特征在于,所述保护栅电极拐角的刻蚀方法包括:采用保护气体减缓刻蚀速率。
5.如权利要求1所述的优化CMOS图像传感器版图的方法,其特征在于,所述刻蚀剂为CHF3和C2F6,保护气体为N2,所述保护栅电极拐角的刻蚀方法的工艺参数包括:压强为5毫托至10毫托,CHF3流量为每分钟10标准立方厘米至每分钟20标准立方厘米,C2F6流量为每分钟50标准立方厘米至每分钟100标准立方厘米,N2流量每分钟20标准立方厘米至每分钟40标准立方厘米。
6.如权利要求1所述的优化CMOS图像传感器版图的方法,其特征在于,所述晶体管为三个或者四个。
7.如权利要求1所述的优化CMOS图像传感器版图的方法,其特征在于,所述栅电极为矩形或者正方形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100534968A CN101930480B (zh) | 2009-06-19 | 2009-06-19 | 优化cmos图像传感器版图的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100534968A CN101930480B (zh) | 2009-06-19 | 2009-06-19 | 优化cmos图像传感器版图的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101930480A CN101930480A (zh) | 2010-12-29 |
CN101930480B true CN101930480B (zh) | 2012-03-07 |
Family
ID=43369656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100534968A Active CN101930480B (zh) | 2009-06-19 | 2009-06-19 | 优化cmos图像传感器版图的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101930480B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105095550A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 提高器件匹配特性的参数化单元 |
CN112928160B (zh) * | 2021-01-22 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 晶体管器件版图的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0439101A2 (en) * | 1990-01-22 | 1991-07-31 | Sony Corporation | Dry etching method |
CN1502119A (zh) * | 2001-02-12 | 2004-06-02 | ��ķ�о�����˾ | 使用碳氢化合物添加剂来消除在蚀刻有机低k电介质期间的微掩蔽 |
CN1595618A (zh) * | 2003-05-27 | 2005-03-16 | 三星电子株式会社 | 晶片边缘刻蚀设备及方法 |
-
2009
- 2009-06-19 CN CN2009100534968A patent/CN101930480B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0439101A2 (en) * | 1990-01-22 | 1991-07-31 | Sony Corporation | Dry etching method |
CN1502119A (zh) * | 2001-02-12 | 2004-06-02 | ��ķ�о�����˾ | 使用碳氢化合物添加剂来消除在蚀刻有机低k电介质期间的微掩蔽 |
CN1595618A (zh) * | 2003-05-27 | 2005-03-16 | 三星电子株式会社 | 晶片边缘刻蚀设备及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101930480A (zh) | 2010-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100452417C (zh) | 图像传感器装置与光电元件 | |
US8537255B2 (en) | Image sensors | |
US7238562B2 (en) | Method for fabricating CMOS image sensor | |
CN102683410B (zh) | 场效应晶体管及其制造方法、固态成像装置和电子设备 | |
WO2017171794A1 (en) | High resolution photomask or reticle and its method of fabrication | |
JP2006196884A (ja) | 固体撮像装置 | |
TW202224167A (zh) | 形成用於hdr影像感測器之led閃爍降低(lfr)膜之方法及具有其之影像感測器 | |
CN101826458B (zh) | 一种刻蚀方法及双重深度沟槽形成方法 | |
CN101930480B (zh) | 优化cmos图像传感器版图的方法 | |
TW202131506A (zh) | 具有部分封裝衰減層之影像感測器 | |
CN101996261B (zh) | 优化cmos图像传感器版图的方法及刻蚀方法 | |
JP5644433B2 (ja) | 固体撮像素子、および、固体撮像素子の製造方法 | |
JP2007081015A (ja) | 固体撮像素子及びその製造方法 | |
CN100527427C (zh) | Cmos图像传感器及其制造方法 | |
CN100483685C (zh) | Cmos图像传感器及其制造方法 | |
CN103579075B (zh) | 利用等离子体控制特征尺寸的半导体结构及其制造方法 | |
US10367015B2 (en) | Method for manufacturing semiconductor device | |
US6194312B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2006339655A (ja) | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 | |
JP2009105146A (ja) | 固体撮像装置及びその製造方法 | |
CN107068706A (zh) | Cmos图像传感器的制造方法 | |
CN111199987B (zh) | 影像传感器及其制造方法 | |
TW202418571A (zh) | 具有非對稱經鈍化隔離結構之影像感測器及其方法 | |
CN112259565A (zh) | 一种基于大尺寸像素的电荷快速转移方法 | |
CN104576765A (zh) | 防漏光存储电容结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |