CN104576765A - 防漏光存储电容结构及其制备方法 - Google Patents
防漏光存储电容结构及其制备方法 Download PDFInfo
- Publication number
- CN104576765A CN104576765A CN201410838624.0A CN201410838624A CN104576765A CN 104576765 A CN104576765 A CN 104576765A CN 201410838624 A CN201410838624 A CN 201410838624A CN 104576765 A CN104576765 A CN 104576765A
- Authority
- CN
- China
- Prior art keywords
- source
- drain region
- metal silicide
- crown
- top crown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 42
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 101
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 81
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 78
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims description 93
- 238000010276 construction Methods 0.000 claims description 26
- 238000000605 extraction Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 239000000428 dust Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 96
- 210000004027 cell Anatomy 0.000 description 12
- 230000004044 response Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种防漏光存储电容结构及其制备方法，其应用于CMOS图像传感器的全局曝光像素单元中，其包括位于一半导体器件衬底表面的深阱区，位于深阱区表面的介质层及多晶硅上极板、位于深阱区中且在多晶硅上极板两侧的源/漏区下极板，多晶硅上极板顶部表面和源/漏区下极板表面具有金属硅化物层，多晶硅上极板侧壁表面具有金属硅化物层，其与多晶硅上极板顶部表面的金属硅化物相连接，共同构成多晶硅上极板引出极；以及在多晶硅上极板两侧下部与源/漏区下极板的金属硅化物层之间具有微侧墙介质层，其用于将多晶硅上极板侧壁表面的金属硅化物层与源/漏区下极板表面的金属硅化物层相隔绝。本发明有效防止了像素单元中存储信号的失真。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种CMOS图像传感器中全局像素单元的防漏光存储电容结构及其制备方法。
背景技术
图像传感器是指将光信号转换为电信号的装置，通常大规模商用的图像传感器芯片包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片两大类。
CMOS图像传感器和传统的CCD传感器相比具有的低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅用于消费电子领域，例如微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)中，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。
CMOS图像传感器的像素单元是图像传感器实现感光的核心器件。最常用像素单元为包含一个光电二极管和四个晶体管的有源像素结构，这些器件中光电二极管是感光单元，实现对光线的收集和光电转换，其它的MOS晶体管是控制单元，主要实现对光电二极管的选中，复位，信号放大和读出的控制。一个像素单元中MOS晶体管的多少决定了非感光区域占的面积，因此包含四个晶体管的像素结构通常称为4T像素单元。
在数码相机中通常有两种快门控制方式:机械快门和电子快门。机械快门通过安装在CMOS图像传感器前面的机械件的开合来控制曝光时间；电子快门通过像素单元的时序控制来改变积分时间，从而达到控制曝光时间的目的。由于机械快门需要机械件，会占用数码相机的面积，因此不适用于便携式的数码相机，而且对于视频监控应用而言，由于通常是进行视频采集，因此一般采用电子快门控制曝光时间。电子快门又分为两种：卷帘式和全局曝光式。卷帘式电子快门每行之间的曝光时间是不一致的，在拍摄高速物体是容易造成拖影现象；全局曝光式电子快门的每一行在同一时间曝光，然后同时将电荷信号存储在像素单元的存储节点，最后将存储节点的信号逐行输出，由于所有行在同一时间进行曝光，所以不会造成拖影现象。
随着CMOS图像传感器在工业、车载、道路监控和高速相机中越来越广泛的应用,对于可以捕捉高速运动物体图像的图像传感器的需求进一步提高。为了监控高速物体,CMOS图像传感器需要使用全局曝光的像素单元，而全局曝光像素单元中的用于存储电荷信号的存储节点对于光源的寄生响应是一个非常重要的指标。在实际应用中，根据每个像素单元使用晶体管的数目，全局曝光像素单元有4T、5T、6T、8T和12T等，虽然各种像素单元中的晶体管数目不同，但它们对其中的存储电容的防漏光要求是相同的。如图1所示以8T全局曝光像素单元为例，电荷存储节点就是其中的MOS电容C1和C2，存储节点的光源寄生响应是指存储节点电容对入射光的寄生响应，对于像素单元而言，入射到像素单元表面的光线由于折射和散射而不能全部聚焦到光电二极管表面，有部分光线可能入射到存储节点C1和C2上，C1和C2在入射光的照射下也可以像光电二极管一样产生光电响应，由于入射光在C1和C2上产生的电荷会影响原来存储在上面的由光电二极管产生的电压信号，造成了信号的失真。为了减小存储节点的光源寄生响应，C1和C2上面需要使用完全不透光的金属屏蔽层来防止入射光线的影响。CMOS工艺中通常用到的金属包括金属硅化物、钨、铝和铜等，减小存储节点光源寄生响应的就需要利用其中的一种或几种形成MOS电容的金属掩蔽层，避免入射光对MOS电容中存储电荷的影响。
然而，CMOS工艺中的MOS存储电容包括MOS常规电容和MOS变容电容，MOS电容按照掺杂类型又可以分为N型和P型两种结构，以N型MOS变容电容为例，其截面如图2所示，MOS电容是一个在P型衬底上形成的两端器件，上极板由N型多晶和金属硅化物组成，下极板由N阱、N+源漏区、N型轻掺杂源漏区和金属硅化物组成，CMOS工艺中的栅氧化层作为电容之间的介质层。在CMOS工艺中，为了减小器件的横向电场，需要使用N型轻掺杂的源漏区，因此需要使用边墙将N+注入和N型轻掺杂源漏区注入分开，边墙的引入也同时可以防止N+多晶和N+源漏区上面的金属硅化物的短接。但是边墙使用的介质层通常是氧化硅或氮化硅，氧化硅和氮化硅对入射光线来说是全透明的，因此入射光线可以穿透边墙进入电容的多晶上极板和N阱下极板区域，造成MOS电容中存储的电荷信号的失真，最终造成CMOS图像传感器输出信号的失真。
发明内容
为了克服以上问题，本发明旨在提供CMOS图像传感器中全局曝光像素单元的防漏光存储电容结构及其形成方法，避免入射光从多晶硅上极板侧壁进入电容电荷信号存储区。
为了实现上述目的，本发明提供了一种防漏光存储电容结构，其应用于CMOS图像传感器的全局曝光像素单元中，其包括：位于一半导体器件衬底表面的深阱区，位于所述深阱区表面的介质层，位于所述介质层表面的多晶硅上极板、位于所述深阱区中且在所述多晶硅上极板两侧的源/漏区下极板，所述多晶硅上极板顶部表面和部分所述源/漏区下极板表面具有金属硅化物层，所述多晶硅上极板侧壁表面具有金属硅化物层，其与所述多晶硅上极板顶部表面的金属硅化物相连接，共同构成所述多晶硅上极板的引出极；以及微侧墙介质层位于所述源/漏区下极板靠近所述多晶硅上极板一侧的上方，且在所述多晶硅上极板两侧下部与所述源/漏区下极板表面的金属硅化物层之间，其高度低于所述多晶硅上极板的高度，用于将所述多晶硅上极板侧壁表面的金属硅化物层与所述源/漏区下极板表面的金属硅化物层相隔绝。
优选地，所述源/漏区下极板包括：位于所述深阱区中且对应于所述多晶硅上极板两侧的轻掺杂源/漏区，位于所述轻掺杂源/漏区中远离所述多晶硅上极板的一侧的重掺杂源/漏区，所述重掺杂源/漏区表面具有金属硅化物层；微侧墙介质层位于所述轻掺杂源/漏区靠近所述多晶硅上极板一侧的上方，且在所述多晶硅上极板两侧下部与所述重掺杂源/漏区表面的金属硅化物层之间；所述微侧墙介质层用于将所述多晶硅上极板侧壁表面的金属硅化物层与所述重掺杂源/漏区的金属硅化物层相隔绝。
优选地，所述微侧墙介质层的高度为10-100埃。
优选地，所述微侧墙介质层的材料为二氧化硅、氮化硅或氮氧化硅。
为了实现上述目的，本发明还提供了一种所述的防漏光存储电容结构的制备方法，其包括以下步骤：
步骤01：在半导体器件衬底上形成深阱区、位于深阱区上的介质层、以及位于介质层上的多晶硅上极板，在所述深阱区中且对应于所述多晶硅上极板两侧下方形成源/漏区；
步骤02：在完成步骤01的所述半导体器件衬底上沉积一层侧墙介质层；
步骤03：经刻蚀工艺，在所述多晶硅上极板两侧形成侧墙结构；
步骤04：在完成所述步骤03的半导体器件衬底上涂覆光刻胶，经光刻工艺，暴露出所述侧墙结构表面；
步骤05：采用各向异性刻蚀工艺刻蚀所述侧墙结构，并保留一定高度的所述侧墙结构，从而形成所述微侧墙介质层；所述微侧墙介质层位于所述源/漏区靠近所述多晶硅上极板一侧的上方；
步骤06：在所述微侧墙介质层的保护下，向所述源/漏区中再次进行源/漏离子注入，从而形成所述源/漏区下极板；
步骤07：对完成所述步骤06的半导体器件衬底进行金属硅化物工艺，在所述多晶硅上极板顶部表面和侧壁表面、以及经所述源/漏离子注入的所述源/漏区下极板表面形成金属硅化物层；
步骤08：引出电极过程；其中，所述多晶硅上极板顶部表面的金属硅化物层和所述多晶硅上极板侧壁表面的金属硅化物层连接在一起形成所述电容结构的上极板引出极；所述源/漏区下极板表面的金属硅化物层作为下极板的引出极。
优选地，还包括：
所述步骤02之前，对所述源/漏区进行轻掺杂源/漏离子注入，从而在所述深阱区中且对应于所述多晶硅上极板两侧形成轻掺杂源/漏区；
所述步骤03中，所述侧墙结构底部位于所述轻掺杂源/漏区靠近所述多晶硅上极板一侧的上方；
所述步骤05中，所述微侧墙介质层位于所述轻掺杂源/漏区靠近所述多晶硅上极板一侧的上方；
所述步骤06包括：在所述微侧墙介质层的保护下，向所述轻掺杂源/漏区中进行重掺杂源/漏离子注入，从而在所述轻掺杂源/漏区中远离所述多晶硅上极板一侧形成重掺杂源/漏区；
所述步骤07包括在所述重掺杂源/漏区表面形成金属硅化物层，作为所述源/漏区下极板的引出极。
优选地，所述微侧墙介质层的高度为10-100埃。
优选地，所述微侧墙介质层的材料为二氧化硅、氮化硅或氮氧化硅中的一种或多种。
优选地，所述侧墙介质层的厚度为100-2000埃。
优选地，所述步骤03中，所述刻蚀工艺为各向异性刻蚀工艺。
本发明的CMOS图像传感器中全局曝光像素单元的防漏光存储电容结构及其制备方法，通过在栅极侧壁形成金属硅化物层，由于金属硅化物的不透光特性，入射光线将被金属硅化物层全部反射，从而避免了入射光从栅极侧壁进入电容电荷信号存储区，有效防止了存储信号的失真；同时，由于在栅极侧壁的下部形成一微侧墙介质层，其可以作为上、下极板之间金属硅化物的绝缘间隙，防止存储电容的上、下极板的金属硅化物之间发生短路。
附图说明
图1为现有的8T全局曝光像素单元的电路示意图
图2为现有的N型MOS变容电容结构示意图
图3为本发明的一个较佳实施例的用于全局曝光像素单元的防漏光存储电容结构的示意图
图4为本发明的一个较佳实施例的用于全局曝光像素单元的防漏光存储电容结构的制备方法的流程示意图
图5-12为本发明的一个较佳实施例的用于全局曝光像素单元的防漏光的存储电容结构的制备方法的各步骤示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明的CMOS图像传感器的全局曝光像素单元的防漏光存储电容结构，其包括：位于一半导体器件衬底表面的深阱区，位于深阱区表面的介质层，位于介质层表面的多晶硅上极板、位于深阱区中且在多晶硅上极板两侧的源/漏区下极板，多晶硅上极板顶部表面和部分源/漏区下极板表面具有金属硅化物层，多晶硅上极板侧壁表面具有金属硅化物层，其与多晶硅上极板顶部表面的金属硅化物相连接，共同构成多晶硅上极板的引出极；以及微侧墙介质层位于源/漏区下极板靠近多晶硅上极板一侧的上方，且在多晶硅上极板两侧下部与源/漏区下极板表面的金属硅化物层之间，其高度低于多晶硅上极板的高度，用于将多晶硅上极板侧壁表面的金属硅化物层与源/漏区下极板表面的金属硅化物层相隔绝。
这里需要说明的是，微侧墙介质层的设置的出发点是将上极板与下极板隔绝开来，避免二者发生短路，由于多晶硅上极板侧壁表面的金属硅化物层作为上极板引出极，源/漏区下极板表面的金属硅化物层作为下极板引出极，因此，微侧墙介质层将多晶硅上极板侧壁表面的金属硅化物层与源/漏区表面的金属硅化物层相隔绝，也即达到了将上极板和下极板隔绝的目的。
本发明的放漏光电容存储结构可用于4T、5T、6T、8T和12T等各种需要MOS存储电容的全局像元结构中。
以下结合附图3和具体实施例对本发明的用于全局曝光像素单元的防漏光存储电容结构作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例中以全局曝光像素单元的防漏光MOS变容电容结构为例进行说明。请参阅图3，本实施例中的MOS变容电容结构可以为N型或P型。其包括：衬底1(P型或N型)；位于衬底1表面的深阱区2(N型或P型)；位于深阱区2表面从下向上依次为介质层5和多晶硅上极板4(N型或P型)；多晶硅上极板4位于介质层5的中部上方；位于多晶硅上极板4顶部和侧壁的金属硅化物层8和9；位于深阱区2中且对应于多晶硅上极板4两侧的轻掺杂源/漏区3(N型或P型)；位于轻掺杂源/漏区3中远离多晶硅上极板4一侧的重掺杂源/漏区7(N型或P型)；在重掺杂源/漏区7表面具有金属硅化物层10；以及在多晶硅上极板4两侧下部与重掺杂源/漏区7表面的金属硅化物10之间具有微侧墙介质层6；微侧墙介质层6的底部在轻掺杂源/漏区3上方；微侧墙介质层6用于将多晶硅上极板4侧壁表面的金属硅化物层9与重掺杂源/漏区7的金属硅化物层10相隔绝。微侧墙介质层6的高度为10-100埃。微侧墙介质层6的材料为二氧化硅、氮化硅或氮氧化硅。
以下结合附图4-12和具体实施例对本发明的防漏光存储电容结构的制备方法作进一步说明。
请参阅图4，本实施例中，对上述防漏光存储电容结构进行制备，但这不用于限制本发明的范围。本实施例中，应用于常规的CMOS工艺，需要说明的是，在制备MOS变容电容结构的过程中，也可以同时制备常规的MOS管；本实以此种情况为例进行说明；上述防漏光存储电容结构的制备方法的过程中，包括：
步骤01：在半导体器件衬底1上形成深阱区2、位于深阱区2上的介质层、以及位于介质层5上的多晶硅上极板4，在深阱区2中且对应于多晶硅上极板4两侧下方形成源/漏区；
步骤02：请参阅图5和图6，在完成步骤01的半导体器件衬底1上沉积一层侧墙介质层J；
具体的，侧墙介质层J沉积工艺在常规MOS管区域和在MOS变容电容结构区中同时进行，在步骤01之前，包括对源/漏区进行轻掺杂源/漏离子注入，从而在深阱区2中且对应于多晶硅上极板4两侧形成轻掺杂源/漏区3。
这里，在表面具有多晶硅上极板4和轻掺杂源/漏区3的半导体器件衬底1上沉积侧墙介质层J；侧墙介质层J可以是单层结构或多层结构，可以使用二氧化硅、氮化硅或氮氧化硅等绝缘材料中的一种或多种，总厚度在100-2000埃之间，使用侧墙介质层J的目的是为了在器件的侧壁形成侧墙。
在常规MOS管区域中，多晶硅作为栅极，源/漏区作为常规的阱区；在MOS变容电容结构中，多晶硅作为上极板，源/漏区作为下极板。
步骤03：请参阅图7，经刻蚀工艺，在多晶硅上极板4两侧形成侧墙结构W；
具体的，本步骤03在常规MOS管区域和在MOS变容电容结构区中同时进行；MOS变容电容结构区域中，通过常规的各向异性的侧墙刻蚀在多晶硅上极板4侧壁形成侧墙结构W，侧墙结构W底部位于轻掺杂源漏区3靠近多晶硅上极板4侧壁的一侧的上方，这样通过侧墙结构W可以将重掺杂源/漏区7和轻掺杂源/漏区3分开，侧墙结构W的引入也同时可以防止多晶硅上极板4侧壁表面的金属硅化物层9和重掺杂源/漏区7表面的金属硅化物层10的短接。
步骤04：请参阅图8，在完成步骤03的半导体器件衬底1上涂覆光刻胶P，经光刻工艺，暴露出侧墙结构W表面；
具体的，光刻胶P将常规MOS管区域全部遮盖，用于在后续的微侧墙介质层刻蚀中避免遭受到刻蚀。MOS变容电容结构区域的多晶硅上极板4和源/漏区同样被光刻胶P覆盖，防止微侧墙介质层刻蚀对上、下极板区域的造成损失。MOS变容电容结构的侧墙结构W区域的光刻胶P通过光刻和显影去除，以进行后续的微侧墙介质层6刻蚀。
步骤05：请参阅图9和10，采用各向异性刻蚀工艺刻蚀侧墙结构W，并保留一定高度的侧墙结构，从而形成微侧墙介质层6；微侧墙介质层6位于源/漏区靠近多晶硅上极板一侧的上方；
具体的，微侧墙介质层6的高度在10-100埃之间。微侧墙介质层6位于轻掺杂源/漏区3靠近多晶硅上极板4一侧的表面。在微侧墙介质层6刻蚀之后，还包括去除光刻胶P过程；由于常规MOS管区域和MOS变容电容结构区域的上、下极板区域有光刻胶P保护，微侧墙介质层6的刻蚀对这些区域没有影响。如图9所示为去除光刻胶P以后的截面图，常规MOS管区域的侧墙保持原状，而MOS变容电容区域的多晶硅上极板4侧壁形成了微侧墙介质层6。
步骤06：请参阅图11，在微侧墙介质层6的保护下，向源/漏区中再次进行源/漏离子注入，从而形成源/漏区下极板；
具体的，在微侧墙介质层6的保护下，向轻掺杂源/漏区3中进行重掺杂源/漏离子注入，从而在轻掺杂源/漏区3中远离多晶硅上极板4一侧形成重掺杂源/漏区7。轻掺杂源/漏区3和重掺杂源/漏区7共同构成源/漏区下极板。
源/漏离子注入工艺可以采用常规的源漏离子注入工艺，这里不再赘述。
步骤07：请参阅图12，对完成步骤06的半导体器件衬底1进行金属硅化物工艺，在多晶硅上极板4顶部表面和侧壁表面、以及经源/漏离子注入的源/漏区下极板表面形成金属硅化物层8、9和10；
具体的，由于MOS变容电容结构的多晶硅上极板4侧壁上的侧墙介质层J已经通过步骤04刻蚀移除，所以在金属硅化物工艺中，金属可以与多晶硅上极板4侧壁进行硅化反应形成金属硅化物9。
步骤08：引出电极过程；
具体的，多晶硅上极板4顶部表面的金属硅化物层8和多晶硅上极板4侧壁表面的金属硅化物层9连接在一起形成电容结构的上极板引出极，源/漏区下极板表面的金属硅化物层10作为下极板的引出极。本实施例中，在重掺杂源/漏区7表面形成金属硅化物层10，作为源/漏区下极板的引出极，而在轻掺杂源/漏区3表面不形成金属硅化物层。通过微侧墙介质层6将多晶硅上极板4和源/漏区下极板隔离，避免了MOS变容电容上、下极板之间的短路。
综上所述，本发明的CMOS图像传感器中全局曝光像素单元的存储电容结构和形成方法，通过在栅极侧壁形成金属硅化物层，由于金属硅化物的不透光特性，入射光线将被金属硅化物层全部反射，从而避免了入射光从栅极侧壁进入电容电荷信号存储区，有效防止了存储信号的失真；同时，由于在栅极侧壁的下部形成一微侧墙介质层，其可以作为上、下极板之间金属硅化物的绝缘间隙，防止存储电容的上、下极板的金属硅化物之间发生短路。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (10)
1.一种防漏光存储电容结构，其应用于CMOS图像传感器的全局曝光像素单元中，其包括位于一半导体器件衬底表面的深阱区，位于所述深阱区表面的介质层，位于所述介质层表面的多晶硅上极板、位于所述深阱区中且在所述多晶硅上极板两侧的源/漏区下极板，所述多晶硅上极板顶部表面和部分所述源/漏区下极板表面具有金属硅化物层，其特征在于，
所述多晶硅上极板侧壁表面具有金属硅化物层，其与所述多晶硅上极板顶部表面的金属硅化物相连接，共同构成所述多晶硅上极板的引出极；
所述电容结构还包括：微侧墙介质层，位于所述源/漏区下极板靠近所述多晶硅上极板一侧的上方，且在所述多晶硅上极板两侧下部与所述源/漏区下极板表面的金属硅化物层之间，其高度低于所述多晶硅上极板的高度，用于将所述多晶硅上极板侧壁表面的金属硅化物层与所述源/漏区下极板表面的金属硅化物层相隔绝。
2.根据权利要求1所述的防漏光存储电容结构，其特征在于，所述源/漏区下极板包括：位于所述深阱区中且对应于所述多晶硅上极板两侧的轻掺杂源/漏区，位于所述轻掺杂源/漏区中远离所述多晶硅上极板的一侧的重掺杂源/漏区，所述重掺杂源/漏区表面具有金属硅化物层；微侧墙介质层位于所述轻掺杂源/漏区靠近所述多晶硅上极板一侧的上方，且在所述多晶硅上极板两侧下部与所述重掺杂源/漏区表面的金属硅化物层之间；所述微侧墙介质层用于将所述多晶硅上极板侧壁表面的金属硅化物层与所述重掺杂源/漏区的金属硅化物层相隔绝。
3.根据权利要求1所述的防漏光存储电容结构，其特征在于，所述微侧墙介质层的高度为10-100埃。
4.根据权利要求1所述的防漏光存储电容结构，其特征在于，所述微侧墙介质层的材料为二氧化硅、氮化硅或氮氧化硅。
5.一种权利要求1所述的防漏光存储电容结构的制备方法，其包括以下步骤：
步骤01：在半导体器件衬底上依次形成深阱区、位于所述深阱区上的介质层、以及位于所述介质层上的多晶硅上极板，在所述深阱区中且对应于所述多晶硅上极板两侧下方形成源/漏区；
步骤02：在完成步骤01的所述半导体器件衬底上沉积一层侧墙介质层；
步骤03：经刻蚀工艺，在所述多晶硅上极板两侧形成侧墙结构；
步骤04：在完成所述步骤03的半导体器件衬底上涂覆光刻胶，经光刻工艺，暴露出所述侧墙结构表面；
步骤05：采用各向异性刻蚀工艺刻蚀所述侧墙结构，并保留一定高度的所述侧墙结构，从而形成所述微侧墙介质层；所述微侧墙介质层位于所述源/漏区靠近所述多晶硅上极板一侧的上方；
步骤06：在所述微侧墙介质层的保护下，向所述源/漏区中再次进行源/漏离子注入，从而形成所述源/漏区下极板；
步骤07：对完成所述步骤06的半导体器件衬底进行金属硅化物工艺，在所述多晶硅上极板顶部表面和侧壁表面、以及经所述源/漏离子注入的所述源/漏区下极板表面形成金属硅化物层；
步骤08：引出电极过程；其中，所述多晶硅上极板顶部表面的金属硅化物层和所述多晶硅上极板侧壁表面的金属硅化物层连接在一起形成所述电容结构的上极板引出极；所述源/漏区下极板表面的金属硅化物层作为下极板的引出极。
6.根据权利要求5所述的防漏光存储电容结构的制备方法，其特征在于，还包括：
所述步骤02之前，对所述源/漏区进行轻掺杂源/漏离子注入，从而在所述深阱区中且对应于所述多晶硅上极板两侧形成轻掺杂源/漏区；
所述步骤03中，所述侧墙结构底部位于所述轻掺杂源/漏区靠近所述多晶硅上极板一侧的上方；
所述步骤05中，所述微侧墙介质层位于所述轻掺杂源/漏区靠近所述多晶硅上极板一侧的上方；
所述步骤06包括：在所述微侧墙介质层的保护下，向所述轻掺杂源/漏区中进行重掺杂源/漏离子注入，从而在所述轻掺杂源/漏区中远离所述多晶硅上极板一侧形成重掺杂源/漏区；
所述步骤07包括在所述重掺杂源/漏区表面形成金属硅化物层，作为所述源/漏区下极板的引出极。
7.根据权利要求5所述的防漏光存储电容结构的制备方法，其特征在于，所述微侧墙介质层的高度为10-100埃。
8.根据权利要求5所述的防漏光存储电容结构的制备方法，其特征在于，所述微侧墙介质层的材料为二氧化硅、氮化硅或氮氧化硅中的一种或多种。
9.根据权利要求5所述的防漏光存储电容结构的制备方法，其特征在于，所述侧墙介质层的厚度为100-2000埃。
10.根据权利要求5所述的防漏光存储电容结构的制备方法，其特征在于，所述步骤03中，所述刻蚀工艺为各向异性刻蚀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410838624.0A CN104576765B (zh) | 2014-12-26 | 2014-12-26 | 防漏光存储电容结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410838624.0A CN104576765B (zh) | 2014-12-26 | 2014-12-26 | 防漏光存储电容结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576765A true CN104576765A (zh) | 2015-04-29 |
| CN104576765B CN104576765B (zh) | 2018-01-26 |
Family
ID=53092403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410838624.0A Active CN104576765B (zh) | 2014-12-26 | 2014-12-26 | 防漏光存储电容结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576765B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113363272A (zh) * | 2021-05-31 | 2021-09-07 | 武汉新芯集成电路制造有限公司 | 感光阵列及制造方法、成像装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050280110A1 (en) * | 2004-06-21 | 2005-12-22 | Eastman Kodak Company | Lightshield architecture for interline transfer image sensors |
| CN1741285A (zh) * | 2004-08-27 | 2006-03-01 | 联华电子股份有限公司 | 结可变电容 |
| US20060164531A1 (en) * | 2005-01-27 | 2006-07-27 | Dun-Nian Yaung | Structure for CMOS image sensor |
| CN102280497A (zh) * | 2011-09-01 | 2011-12-14 | 上海宏力半导体制造有限公司 | 累积型场效应管可变电容及其制造工艺 |
| CN104282628A (zh) * | 2014-10-29 | 2015-01-14 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器全局像元存储电容的制作方法 |
-
2014
- 2014-12-26 CN CN201410838624.0A patent/CN104576765B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050280110A1 (en) * | 2004-06-21 | 2005-12-22 | Eastman Kodak Company | Lightshield architecture for interline transfer image sensors |
| CN1741285A (zh) * | 2004-08-27 | 2006-03-01 | 联华电子股份有限公司 | 结可变电容 |
| US20060164531A1 (en) * | 2005-01-27 | 2006-07-27 | Dun-Nian Yaung | Structure for CMOS image sensor |
| CN102280497A (zh) * | 2011-09-01 | 2011-12-14 | 上海宏力半导体制造有限公司 | 累积型场效应管可变电容及其制造工艺 |
| CN104282628A (zh) * | 2014-10-29 | 2015-01-14 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器全局像元存储电容的制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113363272A (zh) * | 2021-05-31 | 2021-09-07 | 武汉新芯集成电路制造有限公司 | 感光阵列及制造方法、成像装置 |
| CN113363272B (zh) * | 2021-05-31 | 2023-12-08 | 武汉新芯集成电路制造有限公司 | 感光阵列及制造方法、成像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576765B (zh) | 2018-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9647016B2 (en) | CMOS image sensors including vertical transistor | |
| CN100399501C (zh) | 具有降低工艺变化敏感度的成像器光电二极管电容器结构 | |
| TWI515887B (zh) | 具有具閘極間窄間距之全域快門之影像感測器像素單元 | |
| US9041073B2 (en) | Image sensors including channel stop regions surrounding photodiodes and methods of fabricating the same | |
| US9583527B1 (en) | Contact resistance reduction | |
| US9466636B2 (en) | Image sensors including well regions of different concentrations and methods of fabricating the same | |
| CN109411490B (zh) | 用于减少暗电流的凸起电极 | |
| CN104144305A (zh) | 双转换增益成像装置及其成像方法 | |
| CN109904183B (zh) | 图像传感器及其形成方法 | |
| CN103928487A (zh) | 背照式图像传感器及其形成方法 | |
| CN103928486A (zh) | 图像传感器及其形成方法 | |
| CN106169489A (zh) | 固态成像设备、固态成像设备的制造方法以及成像系统 | |
| US9564470B1 (en) | Hard mask as contact etch stop layer in image sensors | |
| US10644057B2 (en) | Source follower contact | |
| CN104576765A (zh) | 防漏光存储电容结构及其制备方法 | |
| CN110021614B (zh) | 用于经增强图像传感器性能的源极跟随器装置 | |
| CN104282628A (zh) | 一种cmos图像传感器全局像元存储电容的制作方法 | |
| CN214705931U (zh) | 互补金属氧化物半导体图像传感器 | |
| CN105552097A (zh) | 全局曝光像素单元、电容结构及制备方法 | |
| CN104143558B (zh) | 一种提高阱容量的图像传感器像素及其制作方法 | |
| CN204067360U (zh) | 一种提高阱容量的图像传感器像素 | |
| KR102185277B1 (ko) | 전송 게이트를 갖는 씨모스 이미지 센서 | |
| CN105489625B (zh) | 一种全局曝光像元的防漏光存储电容结构及其形成方法 | |
| CN112992954A (zh) | 互补金属氧化物半导体图像传感器以及制备方法 | |
| CN104269397B (zh) | 一种全局曝光像素单元中防漏光存储电容及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |