CN104144305A

CN104144305A - 双转换增益成像装置及其成像方法

Info

Publication number: CN104144305A
Application number: CN201310170366.9A
Authority: CN
Inventors: 邵泽旭; 徐辰; 王毫杰
Original assignee: JIANGSU SMARTSENS TECHNOLOGY Ltd
Current assignee: SmartSens Technology Shanghai Co Ltd
Priority date: 2013-05-10
Filing date: 2013-05-10
Publication date: 2014-11-12
Anticipated expiration: 2033-05-10
Also published as: CN104144305B

Abstract

本发明涉及双转换增益成像装置及其成像方法。该成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中至少一个像素包括一晶体管，所述晶体管的栅极连接到浮动扩散区域，所述晶体管的源极或漏极作为控制端；其中，所述晶体管在耗尽状态和强反状态之间切换；以及控制电路，其控制所述像素阵列。

Description

双转换增益成像装置及其成像方法

技术领域

本发明涉及成像领域，特别地涉及一种双转换增益成像装置及其成像方法。

背景技术

对于图像质量的要求一直以来不断地提高。特别是不借助结构复杂的硬件而获取高质量的图像更是成为目前成像领域研发工作的努力方向。例如，在如卡片式相机的便携式成像装置上获取高分辨率高质量的照片。

成像装置一般具有像素阵列。像素阵列中的每一个像素包括感光器件，例如光电二极管、光开关等。每个感光器件接收光的能力不同。这种能力的不同反映到成像装置上使成像装置具有不同的光动态范围，即成像装置可接收光的范围。当成像装置的光动态范围小于外界光强度的变化时，外界的景象就无法完全反映到所获取的图像中。本领域中一直希望能够有一种简便的方式能够解决这一问题。

发明内容

针对现有技术中存在的问题，根据本发明的一个方面，提出一种成像装置，包括像素阵列，其包括排列成行和列的多个像素；其中至少一个像素包括一晶体管，所述晶体管的栅极连接到浮动扩散区域，所述晶体管的源极或漏极作为控制端；其中，所述晶体管在耗尽状态和强反状态之间切换；以及控制电路，其控制所述像素阵列。

根据本发明的另一个方面，提出一种像素，包括：光电二极管，转移晶体管，其将所述光电二极管获得电量转移到浮动扩散区域；重设晶体管，其重设浮动扩散区域；以及双转换增益DCG晶体管，所述DCG晶体管的栅极连接到所述浮动扩散区域，其中，所述晶体管在耗尽状态和强反状态之间切换。

根据本发明的另一个方面，提出一种在如上的成像装置中的像素或如上像素的制造方法，包括：在衬底上形成第一掺杂区域和第二掺杂区域，并且在第一掺杂区域和第二掺杂区域之间形成感光区域；在第一掺杂区域上形成双转换增益DCG晶体管、转移晶体管和重设晶体管的栅极；在所述DCG晶体管、转移晶体管和重设晶体管的各个栅极两侧形成间隔层；以及采用离子注入工艺形成所述DCG晶体管、转移晶体管和重设晶体管的源极和漏极。

根据本发明的另一个方面，提出一种在上成像装置中或如上的像素中或如上的像素制造方法中所获得的像素中的成像方法，包括：获得来自成像装置图像传感器的图像；计算所述图像的平均亮度值；响应于所述图像的平均亮度值大于特定阈值范围的最大值，关闭DCG模式；以及响应于所述图像的平均亮度值小于特定阈值范围的最小值，打开DCG模式。

附图说明

下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：

图1是一种成像装置的结构的示意图；

图2是表示了一种代表性像素结构的示意图；

图3是表示了一种代表性像素结构的示意图；

图4是根据本发明的一个实施例的双转换增益DCG（Double ConversionGain）像素原理结构示意图；

图5-1至5-9是根据本发明的一个实施例的CMOS图像传感器的像素区部分工艺流程示意图；

图6是根据本发明的一个实施例的成像方法的流程图；以及

图7是根据本发明的一个实施例的系统的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

术语“像素”一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。为了说明的目的，图1描述了一种代表性成像装置，其包含一个像素阵列。图2中描述一种代表性的像素，并且像素阵列中的所有像素通常都将以类似的方式制造。

图1表示了一种成像装置的结构的示意图。图1所示的成像装置100，例如CMOS成像装置，包括像素阵列110。像素阵列110包含排列成行和列的多个像素。像素阵列110中每一列像素由列选择线全部同时接通，且每一行像素分别由行选择线选择性地输出。每一像素具有行地址和列地址。像素的列地址对应于由列解码和驱动电路120驱动的行选择线，而像素的行地址对应于由行解码和驱动电路130驱动的行选择线。控制电路140控制列解码和驱动电路120和行解码和驱动电路130以选择地读出像素阵列中适当的行和列对应的像素输出信号。

像素输出信号包括像素重设信号V_rst和像素图像信号V_sig。像素重设信号V_rst代表重设感光器件（如光电二极管）的浮动扩散区域时从浮动扩散区域获得的信号。像素图像信号V_sig代表由感光器件所获取的代表图像的电荷转移到浮动扩散区域后所获得的信号。像素重设信号V_rst和像素图像信号V_sig均由行采样和保持电路150读取，并经过差动放大器160相减。差动放大器160所输出的V_rst-V_sig信号即表示感光器件所获取的图像信号。该图像信号经过模数转换器ADC170后转换为数字信号，然后由图像处理器180进行进一步处理，以输出数字化的图像。

图2是表示了一种代表性像素结构的示意图。图2的像素200包括光电二极管202，转移晶体管204，重设晶体管206和源极跟随晶体管208。光电二极管202连接到转移晶体管204的源极。转移晶体管204由信号TX控制。当TX控制转移晶体管至“on”状态时，光电二极管中积累的电荷被转移到存储区域21中。同时，光电二极管202被重设。源极跟随晶体管208的栅极连接到存储区域21。源极跟随晶体管208放大从存储区域21接收的信号；源极跟随晶体管208将放大的信号输出到输出线Vout。重设晶体管206源极也连接到存储区域21。重设晶体管206由信号RST控制，用来重设存储区域21。

图3也是表示了一种代表性像素结构的示意图。图3并不是抽象的电路逻辑关系示意图，而是具体的半导体结构示意图。图3所述的像素300包括了光电二极管302作为感光器件。像素300包括转移栅极303，其与光电二极管302和存储区域，即浮动扩散区域304一起形成转移晶体管。像素300还包括重设栅极305，其连接在浮动扩散区域304和有源区域306之间，以重设浮动扩散区域304。有源区域306连接到电极源Vaa。像素300还包括源极跟随栅极307，其连接在有源区域306和308之间，形成源极跟随晶体管，并且源极跟随栅极307通过电连接347电耦合到浮动扩散区域304。

上述晶体管的源极区/漏极区、浮动扩散区、在栅极下一级在源极/漏极区之间的沟道区、和光电二极管因其掺杂性而定义为有源区域，其与栅极结构相结合而定义有源电子装置。

如图3所示，光电二极管302的感光PD（Photon Detection）区域面积相对较大。当强光照射后，感光区域会感应出数目较多的光电子。当转移晶体管接通后，浮动扩散FD（Floating Diffusion）区域在很短时间内无法接收所有的光电子，从而使得浮动扩散区域获得的电荷无法反映外界光照的强度，使最终的图像出现失真。浮动扩散区域所能接收到最大电荷量称为图像传感器的满阱容量，其直接决定了图像传感器的光动态范围。

图4是根据本发明的一个实施例的双转换增益DCG（Double ConversionGain）像素原理结构示意图。如图4所示，像素400包括光电二极管402，转移晶体管404，重设晶体管406，源极跟随晶体管408。以上各个元件的连接关系与各自的功能与图2所示的实施例中光电二极管202，转移晶体管204，重设晶体管206和源极跟随晶体管208类似，这里不再赘述。本领域技术人员应当理解，图4的实施例仅用来说明的目的，本实施例中的光电二极管402可以被替换为其他光电转换元件而转移晶体管404，重设晶体管406，源极跟随晶体管408也可以根据需要在本发明的像素中省略或者被替换为其他的元件。

根据本发明的一个实施例，像素400包括DCG晶体管405。DCG晶体管405经配置以调节浮动扩散FD区域电容。DCG晶体管405可以是MOSFET管，其栅极连接到浮动扩散区域，源极和漏极接在一起作为DCG控制端。通过改变DCG控制端的电压信号值，使DCG晶体管的工作模式发生变化，来改变浮动扩散FD区域的电容值C_FD和转换增益CG。

在高光照条件下，DCG控制端接在低电位,例如0V。此时，DCG晶体管405工作于强反型区，相当于将一个电容并联到浮动扩散FD区域。对于浮动扩散FD区域而言，其总电容C_FD为DCG晶体管405电容C_DCG与浮动扩散FD区域原有的电容C_FD相互叠加：

C_FD=C_DCG+C_FD。

通过增加DCG晶体管，浮动扩散FD区域的整体电荷存储能力得到了提高，从而使得像素400具有了更高的满阱容量而使得成像装置具有了更宽的光动态范围。

低光照条件下，DCG控制端自动切换至高电位，例如3.3V。此时，DCG晶体管工作于耗尽区。DCG晶体管的电容值C_DCG大大降低，所以浮动扩散FD区域上总电容C_FD降低。

由转换增益CG（Conversion Gain）计算公式如下：

CG=q/C_FD=q/（C_FD+C_DCG）（uV/e）；

其中q为浮动扩散区域中的电荷量，uV/e表示CD的单位。

由以上公式可知，DCG晶体管405的电容值C_DCG的降低，大幅增加了像素400转换增益CG，使得像素400进入了高转换增益模式，从而可以有效地降低读出噪声，使图像传感器的低照度性能得到改善。

通过上述实施例可以发现，本发明的DCG晶体管可以效地改善成像装置中像素在低光照和高光照条件下的信噪比（SNR）和光动态范围。而且，作为本发明的一个可选的实施例，同时作为本发明的一个重要的特征，增加的DCG晶体管可以与其它的晶体管具有相同的工艺生产步骤。所以工艺成本没有增加，工艺难度也没有增加。

图5-1至5-9是根据本发明的一个实施例的CMOS图像传感器的像素区部分工艺流程示意图。如图所示，所有图中左边部分示出了DCG晶体管的加工流程，而所有图中右边部分示出了像素区其他部分的加工流程。

如图5-1所示，在衬底500上通过离子注入工艺形成P阱（Pwell）区域501和502。P阱（Pwell）区域501和502之间形成光电二极管的感光区域503。进一步，在P阱区域501上分别形成浅沟道隔离STI区域601和602，其界定形成双转换增益DCG晶体管的区域和其他晶体管，例如转移晶体管Tx、重设晶体管Reset和源极跟随晶体管SF的区域。与感光区域503相邻，在P阱区域502上形成浅沟道隔离STI区域603。

如图5-2所示，在P阱（Pwell）区域501和502上生长栅氧化层。通过低压化学气相淀积法淀积一层多晶硅，之后可以对多晶硅进行掺杂。然后，对多晶硅光刻和蚀刻，得到垂直剖面的多晶硅栅极，其中包括DCG栅极701、SF栅极702、Reset栅极703、Tx栅极704。根据本发明的一个实施例，DCG栅极701、SF栅极702、Reset栅极703、Tx栅极704也可以采用金属栅极。

如图5-3所示，在感光区域503、浅沟道隔离STI区域603和P阱区域502上沉积光阻层，以将它们掩蔽起来。然后，通过NLDD（N-type Light DopedDrain）工艺在各个栅极的两侧进行离子注入，形成LDD离子注入区801、802、803、804和805。

如图5-4所示，在整个晶体管区域沉积一层二氧化硅，然后利用干法蚀刻工艺去掉这一层二氧化硅，各个栅极两侧的二氧化硅保留而形成间隔层。本领域技术人员应当理解，也可以采用其他工艺，或其他材料在各个栅极的两个侧面形成间隔层。

如图5-5所示，在感光区域503、浅沟道隔离STI区域603和P阱区域502上沉积光阻层，以将它们掩蔽起来。然后，光刻出各个晶体管区域，采用N-Plus离子注入工艺形成双转换增益DCG晶体管、转移晶体管Tx、重设晶体管Reset和源极跟随晶体管SF的源极和漏极。

如图5-6所示，采用TEOS（Tetraethylortho-silicate）低压化学气相沉积法在整个区域上沉积二氧化硅形成阻挡层。

如图5-7所示，在各个晶体管的用来电连接的区域上方的阻挡层上蚀刻出连接孔。

如图5-8所示，在整个硅片表面淀积一薄层Ti。Ti衬垫于连接孔的底部及侧壁上。在Ti的上表面淀积一薄层氮化钛充当扩散阻挡层。然后，在硅片上淀积钨。钨填满连接孔的开口形成钨塞W-plug。

如图5-9所示，在整个硅片上的一层金属Ti，以使得W-Plug和下一层金属之间具有良好键合，也提高了金属叠加结构的稳定性。在整个区域上溅射铝铜合金，然后对其进行蚀刻，形成金属互联结构。该金属互联结构定义出像素的电路。

本领域技术人员应当理解，图5-1至图5-9示出的仅仅是本发明的一个实施例。本领域技术人员可以采用其他工艺，或其他材料，或其他步骤来实现本发明的成像装置的各个像素。而且，通过上述实施例可以看出，增加的电容性双转换增益DCG晶体管与其它的晶体管具有相同的工艺生产步骤。也就是说，在本发明的成像装置的各个像素的工艺生产步骤中，不需要为双转换增益DCG晶体管增加任何新的生产步骤，所以工艺成本和工艺难度都没有增加。而这个MOSFET电容却可以效地改善低光照和高光照下图像传感器的信噪比（SNR）和光动态范围。

图6是根据本发明的一个实施例的成像方法的流程图。如图所示，成像方法600包括：在步骤610，获得来自成像装置图像传感器的图像数据。根据本发明的一个实施例，步骤610的图像数据可以来自数码相机拍摄前图像预览时的图像。即使在图像预览没有被打开的情况下，步骤610的图像数据也可以来自拍摄前的对焦过程中获得的图像。

在步骤620，对步骤610获得的图像数据进行计算，得到图像的平均亮度值（Yaver）。

在步骤630，将图像的平均亮度值Yaver与特定的亮度阈值范围进行比较。

在步骤640，如果平均亮度值Yaver在目标亮度阈值范围之内，则进入步骤650，保持针对图像传感器的各个像素所获得的图像信号的积分时间与图像的增益值不变。

在步骤631，如果图像的平均亮度值Yaver大于特定阈值范围的最大值，则进入步骤661，对DCG模式进行判断。当双转换增益DCG晶体管接高电位（如3.3V），DCG晶体管电容降低，此时图像传感器的DCG模式处于开启状态，适于低光照条件。当双转换增益DCG晶体管接低电位（如0V），DCG晶体管电容增大，此时图像传感器的DCG模式处于关闭状态，适于高光照条件。

在步骤661，如果DCG处于开启状态，则进入步骤671，判断图像信号的积分时间与增益值是否都达到最小值。若积分时间与增益值没有都达到最小值，进入步骤681，即减小积分时间；若积分时间与增益值都达到最小值，进入步骤682，关闭DCG。

如果DCG处于关闭状态，则进入步骤672，判断积分时间与增益值是否都达到最小值。若积分时间与增益值没有都达到最小值，进入步骤683，减小积分时间；若积分时间与增益值都达到最小值，进入步骤684，保持最小值。

在本实施例中，如果图像的亮度超过阈值范围，说明处于高光照条件。本发明的方法首先通过减小积分时间与增益值来对图像传感器的光动态范围进行调节。如果积分时间与增益值已经处于最小值，则通过关闭DCG模式，即增加DCG晶体管的电容，从而增加浮动扩散区的电容来提高图像传感器的光动态范围。

在步骤632，如果平均亮度值Yaver小于阈值范围最小值后，进入步骤662对DCG模式进行判断。

在步骤662，如果DCG处于开启状态，则进入步骤673，判断积分时间与增益值是否都达到最大值。若积分时间与增益值没有都达到最大值，进入步骤686，增大积分时间；若积分时间与增益值都达到最大值，则进入步骤685，保持积分时间与增益值处于最大值。

在步骤662，如果DCG处于关闭状态，则进入步骤674，判断积分时间与增益值是否都达到最大值。若积分时间与增益值没有都达到最大值，进入步骤688，即增大积分时间；若积分时间与增益值都达到最小值，进入步骤687，即开启DCG模式。

在本实施例中，如果图像的亮度小于特定阈值范围，说明处于低光照条件。本发明的方法首先通过增加积分时间与增益值来对图像传感器的光动态范围进行调节。如果积分时间与增益值已经处于最大值，则通过打开DCG模式，即减小DCG晶体管的电容，从而减小浮动扩散区的电容来提高图像传感器的光动态范围。

DCG端信号的自动转换与控制功能实现了根据外界的光照条件而使得本发明的成像装置自动在高动态范围和高增益两种成像模式之间直接转换，从而可以在硬件成本没有增加的情况下，大幅度提升成像装置的成像质量，非常适合于应用在现有的卡片式照相机等设备中。

图7是根据本发明的一个实施例的系统的示意图。图7说明了一个包含图像传感器710的处理器系统700。其中，图像传感器710如本发明所描述的图像传感器。所述处理器系统700示范说明具有可包含图像传感器装置的数字电路的系统。在不加限制的情况下，此系统可包含计算机系统、相机系统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动对焦系统、星体追踪仪系统、运动检测系统、图像稳定化系统和数据压缩系统。

处理器系统700（例如，相机系统）通常包括中央处理单元（CPU）740（例如微处理器），其经由总线701而与输入/输出(I/O)装置720通信。图像传感器710也经由总线701而与CPU740通信。基于处理器的系统700还包含随机存取存储器（RAM）730，且可包含可移除存储器750（例如快闪存储器），其也经由总线701而与CPU740通信。图像传感器710可与处理器（例如CPU、数字信号处理器或微处理器）组合，单个集成电路或不同于所述处理器的芯片上可有或没有存储器存储装置。图像组合和处理的计算可由图像传感器710或由CPU740执行。

上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。

Claims

1.一种成像装置，包括：

像素阵列，其包括排列成行和列的多个像素；其中至少一个像素包括一晶体管，所述晶体管的栅极连接到浮动扩散区域，所述晶体管的源极或漏极作为控制端；其中，所述晶体管在耗尽状态和强反状态之间切换；以及

控制电路，其控制所述像素阵列。

2.根据权利要求1所述的成像装置，其中所述晶体管的源极和漏极接在一起作为控制端。

3.根据权利要求1所述的成像装置，其中所述晶体管改变所述浮动扩散区域的电容。

4.根据权利要求1所述的成像装置，其中高光照条件下，所述晶体管工作在强反状态，而在低光照条件下，所述晶体管在耗尽状态。

5.根据权利要求4所述的成像装置，其中所述晶体管根据外界的光照条件自动在耗尽状态和强反状态之间切换。

6.根据权利要求1所述的成像装置，其中所述晶体管与所述像素中的其它晶体管具有相同的工艺生产步骤。

7.一种像素，包括：

光电二极管，

转移晶体管，其将所述光电二极管获得电量转移到浮动扩散区域；

重设晶体管，其重设浮动扩散区域；以及

双转换增益DCG晶体管，所述DCG晶体管的栅极连接到所述浮动扩散区域，其中，所述晶体管在耗尽状态和强反状态之间切换。

8.根据权利要求7所述的成像装置，其中所述DCG晶体管的源极或漏极作为控制端；或者所述DCG晶体管的源极和漏极接在一起作为控制端。

9.根据权利要求7所述的成像装置，其中高光照条件下，所述DCG晶体管工作在强反状态，而在低光照条件下，所述DCG晶体管在耗尽状态；其中所述DCG晶体管根据外界的光照条件自动在耗尽状态和强反状态之间切换。

10.根据权利要求7所述的成像装置，其中所述DCG晶体管与所述像素中的所述转移晶体管和重设晶体管具有相同的工艺生产步骤。

11.一种在如权利要求1-6所述的成像装置中的像素，或如权利要求7-10所述的像素的制造方法，包括：

在衬底上形成第一掺杂区域和第二掺杂区域，并且在第一掺杂区域和第二掺杂区域之间形成感光区域；

在第一掺杂区域上形成双转换增益DCG晶体管、转移晶体管和重设晶体管的栅极；

在所述DCG晶体管、转移晶体管和重设晶体管的各个栅极两侧形成间隔层；以及

采用离子注入工艺形成所述DCG晶体管、转移晶体管和重设晶体管的源极和漏极。

12.根据权利要求11所述的方法，进一步包括：

在第一掺杂区域上形成第一浅沟道隔离区域和第二浅沟道隔离区域，界定形成双转换增益DCG晶体管的区域和形成转移晶体管和重设晶体管的区域。

13.根据权利要求11所述的方法，进一步包括：与所述感光区域相邻，在第二掺杂区域上形成第三浅沟道隔离区域。

14.根据权利要求11所述的方法，进一步包括：通过NLDD工艺在所述DCG晶体管、转移晶体管和重设晶体管的各个栅极的两侧进行离子注入，形成LDD离子注入区。

15.根据权利要求11所述的方法，进一步包括：采用N-Plus离子注入工艺形成所述DCG晶体管、转移晶体管和重设晶体管的源极和漏极。

16.根据权利要求11所述的方法，进一步包括：

采用低压化学气相沉积法形成阻挡层；

在各个晶体管的用来电连接的区域上方的阻挡层上蚀刻连接孔;

采用钨填满所述连接孔形成钨塞；以及

形成金属互联结构，定义出像素的电路。

17.一种在如权利要求1-6所述的成像装置中，或如权利要求7-10所述的像素中，或如权利要求11-16所述的像素制造方法中所获得的像素中的成像方法，包括：

获得来自成像装置图像传感器的图像；

计算所述图像的平均亮度值；

响应于所述图像的平均亮度值大于特定阈值范围的最大值，关闭DCG模式；以及

响应于所述图像的平均亮度值小于特定阈值范围的最小值，打开DCG模式。

18.根据权利要求17所述的方法，所述成像装置图像传感器的图像来自数码相机拍摄前图像预览时的图像。

19.根据权利要求17所述的方法，所述成像装置图像传感器的图像来自拍摄前的对焦过程中获得的图像。

20.根据权利要求17所述的方法，响应于所述图像的平均亮度值在特定亮度阈值范围之内，保持针对图像传感器的各个像素所获得的图像信号的积分时间和/或图像的增益值不变。

21.根据权利要求17所述的方法，响应于所述图像的平均亮度值大于特定阈值范围的最大值，减小针对图像传感器的各个像素所获得的图像信号的积分时间。

22.根据权利要求17所述的方法，响应于所述图像的平均亮度值小于特定阈值范围的最小值，增加针对图像传感器的各个像素所获得的图像信号的积分时间。

23.根据权利要求21或22所述的方法，在调整DCG模式之前调整所述积分时间。