CN101989835B - 信号处理电路 - Google Patents

Abstract

一种信号处理电路，包含有一第一转导电路，具有一输入端点以接收一第一电压信号以将该第一电压信号转换为一第一电流信号，并将该第一电流信号输出于一输出端点；一第一转换电路，耦接于该第一转导电路的该输出端点，具有一输入端口接收一时脉信号，以依据该时脉信号来将该第一电流信号转换为一输出信号；一输入级电路，用来接收一输入信号以产生一第一处理信号；以及一第一电容组件，耦接于该第一转导电路及该输入级电路间，具有一第一端点耦接于该第一转导电路的该输入端点以及一第二端点耦接于该输入级电路以接收该第一处理信号。

Description

信号处理电路

【技术领域】

本发明是关于一混波器，尤指可以改善一输入信号振幅以及一偏移信号的一混波器。

【背景技术】

在无线通信领域中，一混波器(Mixer)系用来将一基频的信号加载一高频时脉并产生一传送信号，或将一高频的接收信号降频至一较低频率(例如一基频或一中频)的信号以进行后续的信号处理。然而，当该基频信号的信号振幅超过一特定的范围时，该转导组件就无法线性地将其从电压形式转换为电流形式。

另一方面，在一差动(differential)系统中，一半导体制程的制程变异(process variation)问题往往会使得两个对应的转导组件的大小不匹配，进而出现直流偏移(DC offset)的现象。当差动系统中的转导组件出现直流偏移的现象时，该直流偏移会诱导出一本地振荡器的泄漏现象(Localoscillator leakage)。本地振荡器的信号泄漏现象会导致系统接收品质恶化。

请参考图1。图1所示系为一现有混波器100的一示意图。混波器100包含有一第一输入级电路102、一第二输入级电路104、一第一转导电路106、一第二转导电路108、一第一转换电路110以及一第二转换电路112。第一输入级电路102以及第二输入级电路104用来分别接收一第一输入信号Si1以及一第二输入信号Si2以分别产生一第一处理信号Sp1以及一第二处理信号Sp2。第一转导电路106以及第二转导电路108用分别对第一处理信号Sp1以及第二处理信号Sp2进行转导(transconduct)以分别产生一第一电流信号Sc1以及一第二电流信号Sc2。第一转换电路110以及第二转换电路112用来分别接收第一电流信号Sc1以及第二电流信号Sc2，并依据一时脉信号Slo来分别产生一第一输出信号So1以及一第二输出信号So2。在本实施例中，第一输入信号Si1以及第二输入信号Si2可构成一差动对(differentialpair)信号，而第一输出信号So1以及第二输出信号So2可构成一差动对信号。

此外，第一输入级电路102系包含有一运算放大器1022、一N型场效晶体管M1以及一阻抗组件1024，其中阻抗组件1024的一端点N1接收一参考电位Vb。第二输入级电路104系包含有一运算放大器1042、一N型场效晶体管M2以及一阻抗组件1044，其中阻抗组件1044的一端点N2接收参考电位Vb。第一转导电路106以及第二转导电路108系分别以N型场效晶体管M3、M4来加以实作。第一转换电路110包含有一N型场效晶体管差动对M5、M6以及一第一负载1102，其中N型场效晶体管差动对M5、M6的栅极端系接收时脉信号Slo。第二转换电路112包含有一N型场效晶体管差动对M7、M8以及一第二负载1122，其中N型场效晶体管差动对M7、M8的栅极端系接收时脉信号Slo。此外，混波器100系操作于一电源电压Vdd1以及一接地电压Vgnd1之间。另一方面，混波器100内每一组件之间的连接关系已呈现于图1内，故不另赘述。

当第一输入信号Si1输入运算放大器1022的负端点N3时，相对应于第一输入信号Si1的第一处理信号Sp1就会被输出至N型场效晶体管M3的栅极端N5。接着，第一处理信号Sp1就会被N型场效晶体管M3转导为第一电流信号Sc1并传送至N型场效晶体管差动对M5、M6。此时时脉信号Slo就会切换N型场效晶体管M5、M6之间的开关来将第一电流信号Sc1的信息分别输出至输出端N6、N7。同理，第二输入级电路104、N型场效晶体管M4、M7、M8亦会同时将第二输入信号Si2的信息分别输出至输出端N6、N7。在图1中，由于参考电位产生电路102与104、转导电路106与108及转换电路110与112间，在制程上造成组件间的不匹配效应(mismatch)进而产生直流偏移量(DC offset)，此直流偏移量会使得混波器在输出端产生本地震荡信号的泄漏现象(LO leakage)，进而影响通信系统的收讯品质。

另一方面，由于第一输入信号Si1与第二输入信号Si2系分别直接连接于运算放大器1022与运算放大器1042的负端点N3、N8，因此第一输入信号Si1与第二输入信号Si2的信号振幅(swing)就会分别受限于运算放大器1022与运算放大器1042的正常运作时的偏压范围。因此，如何改善该混波器的线性度、降低直流偏移影响及提高输入信号振幅的问题已成为无线通信领域亟需解决的问题。

【发明内容】

因此，本发明的一目的在于提供可以改善改善该混波器的线性度、降低直流偏移影响及提高输入信号振幅的一混波器。

依据本发明的一第一实施例，其系揭露了一种信号处理电路，其包含有一第一转导电路，具有一输入端点以接收一第一电压信号以将该第一电压信号转换为一第一电流信号，并将该第一电流信号输出于一输出端点；一第一转换电路，耦接于该第一转导电路的该输出端点，具有一输入端口接收一时脉信号，以依据该时脉信号来将该第一电流信号转换为一输出信号；一输入级电路，用来接收一输入信号以产生一第一处理信号；以及一第一电容组件，耦接于该第一转导电路及该输入级电路间，具有一第一端点耦接于该第一转导电路的该输入端点以及一第二端点耦接于该输入级电路以接收该第一处理信号。

依据本发明的一第二实施例，其系揭露了一种信号处理电路，其包含有一第一转导电路，具有一输入端点以接收一第一电压信号以将该第一电压信号转换为一第一电流信号，并将该第一电流信号输出于一输出端点；一第一转换电路，耦接于该第一转导电路的该输出端点，具有一输入端口接收一时脉信号，以依据该时脉信号来将该第一电流信号转换为一输出信号；以及一输入级电路，耦接于该第一转导电路，用来接收一输入信号以产生该第一电压信号，且该输入级电路包含有一第一阻抗组件，具有一第一端点耦接于该输入信号；一运算放大器，具有一第一输入端点耦接于该阻抗组件的一第二端点，以及一偏压端点耦接于一第一参考电位；一第二转导电路，具有一输入端点耦接于该运算放大器的一输出端点以及该第一转导电路的该输入端点，以及一输出端点耦接于该运算放大器的该第一输入端点；以及一参考电流产生电路，耦接于该第二转导电路的该输出端点，用来提供一参考电流；其中该第一参考电位系为一直流信号。

【附图说明】

图1是根据本发明一混波器的一第一实施例示意图。

图2是根据本发明该混波器的一第二实施例示意图。

图3是根据图2的该混波器内的一电流的波型图。

图4是根据本发明该混波器的一第三实施例示意图。

图5是根据本发明该混波器的一第四实施例示意图。

图6是根据本发明该混波器的一第五实施例示意图。

图7是本发明图6的该混波器内的一运算放大器的一实施例示意图。

图8是本发明图6的该混波器内的一共模反馈电路的一实施例示意图。

【主要组件符号说明】

混波器            100、200、300、400、500

输入级电路        102、104、206、305、403、503、505、507

转导电路          106、108、202、301、306、401、404、501、506、

                  3053、3057、4032、4035、5052、5055

转换电路          110、112、204、303、307、402、405

参考电位产生电路  302、502

电容              304、308、504、508

运算放大器        1022、1042、2062、2066、3052、3056、4037、

                  5057

阻抗组件          1024、1044、2061、2068、3026、3028、3051、

                  3055、4031、4034、5026、5028、5051、5054

负载              1102、1122、2042、2044、3032、3072、4022、

                  4052、5032、5072

参考电流产生电路  2064、2068、3022、3054、3058、4033、4036、

                  5022、5053、5056

N型场效晶体管     3024、5024

共模反馈电路      4038、5058

参考电流源        5037a、5058a

共模电压滤波电路  5058b

【具体实施方式】

请参考图2。图2所示是本发明混波器200的一实施例示意图。请注意，为了更清楚叙述本发明的精神所在，混波器200系一差动的形式来说明，然其并未作为本发明的限制所在。混波器200包含有一转导电路202、一转换电路204、以及一输入级电路206。转导电路202具有输入端点N9、N10以接收一第一电压信号Sp11以及一第二电压信号Sp12以分别将第一电压信号Sp11以及第二电压信号Sp12转换为一第一电流信号Sc11以及一第二电流信号Sc12，并分别将第一电流信号Sc11以及第二电流信号Sc12输出于输出端点N11、N12。转导电路202包含有N型场效晶体管M9、M10，其连接关系如图2所示。转换电路204系耦接于转导电路202的输出端点N11、N12，其具有一输入埠N13、N14、N15接收一时脉信号Slo1，在本实施例中时脉信号Slo1为本地振荡(Local Oscillator)差动信号，以依据时脉信号Slo1来将第一电流信号Sc11以及第二电流信号Sc12转换为一输出信号Sout1。输入级电路206系耦接于转导电路202，用来接收一输入信号(其系包含有差动输入信号Si11、Si12)以产生第一电压信号Sp11以及第二电压信号Sp12。输入级电路206包含有一第一阻抗组件2061、一第一运算放大器2062、一转导电路2063、一第一参考电流产生电路2064、一第二阻抗组件2065、一第二运算放大器2066、一转导电路2067以及一第二参考电流产生电路2068。第一阻抗组件2061具有一第一端点N16耦接于输入信号Si11。第一运算放大器2062具有一第一输入端点(+)耦接于第一阻抗组件2061的一第二端点N17，以及一偏压端点N18耦接于一参考电位Vb1。转导电路2063具有一输入端点N19耦接于第一运算放大器2062的一输出端点以及N型场效晶体管M9的栅极端点(亦即N9)，以及一输出端点耦接于第一运算放大器2062的该第一输入端点。第二阻抗组件2065具有一第一端点N20耦接于输入信号Si12。第二运算放大器2066具有一第一输入端点(+)耦接于第二阻抗组件2065的一第二端点N21，以及一偏压端点N22耦接于参考电位Vb1。转导电路2067具有一输入端点N23耦接于第二运算放大器2066的一输出端点以及N型场效晶体管M10的栅极端点(亦即N10)，以及一输出端点耦接于第二运算放大器2066的该第一输入端点。此外，第一参考电流产生电路2064系耦接于转导电路2063的该输出端点(亦即N17)，用来提供一第一参考电流Id11，而第二参考电流产生电路2068系耦接于转导电路2067的该输出端点(亦即N21)，用来提供一第二参考电流Id12。在本实施例中，第一参考电流Id11系设计大致上等于第二参考电流Id12，且参考电位Vb1大致上系一直流信号，第一阻抗组件2061的电阻值系大致上等第二阻抗组件2065的电阻值。

另一方面，输入级电路206中的转导电路2063、2067系分别以N型场效晶体管M11、M12来加以实作。转换电路204包含有一N型场效晶体管差动对M13、M14、一第一负载2042、一N型场效晶体管差动对M15、M16、以及一第二负载2044。N型场效晶体管M13的栅极端(亦即N13)系耦接于N型场效晶体管M16的栅极端(亦即N15)，N型场效晶体管M14的栅极端系耦接于N型场效晶体管M15的栅极端(亦即N14)，并构成输入埠N13、N14、N15用来接收时脉信号Slo1，如图2所示。第一负载2042系耦接于N型场效晶体管M13与N型场效晶体管M15的漏极端N24，第二负载2044系耦接于N型场效晶体管M14与N型场效晶体管M16的漏极端N25，以及漏极端N24与漏极端N25系用来输出输出信号Sout1。此外，混波器200系操作于一电源电压Vdd2以及一接地电压Vgnd2之间。

当差动输入信号Si11、Si12传送至混波器200时，输入级电路206会接收输入信号Si11、Si12，并产生对应的第一电压信号Sp11以及第二电压信号Sp12。接着，转导电路202分别将第一电压信号Sp11以及第二电压信号Sp12转导为第一电流信号Sc11以及第二电流信号Sc12。最后，转换电路204将第一电流信号Sc11以及第二电流信号Sc12转换为输出信号Sout1。更进一步来说，由于运算放大器2062、N型场效晶体管M11以及第一阻抗组件2061系构成一负反馈的系统，因此第一阻抗组件2061的第二端点N17上的电压会大致上相等于参考电位Vb1。接着，当输入信号Si11被输入至第一端点N16时，流入N型场效晶体管M11的电流I11就会如以下方程序所示：

I11＝Id11+(Vsi11-Vb1)/R1，

其中参数Vsi11系代表输入信号Si11的电压值，参数R1系代表第一阻抗组件2061的电阻值。请参考图3。图3所示系本实施例混波器200内电流I11的波型图。从图3可以得知，第一参考电流Id11系电流I11的直流电流，而(Vsi11-Vb1)/R1系载在第一参考电流Id11上的交流电流。换句话说，当输入信号Si11的振幅越大时，第一参考电流Id11上的交流电流(亦即(Vsi11-Vb1)/R1)的振幅也越大。在理想的情况下，输入信号Si11的振幅与第一参考电流Id11上的交流电流的振幅系呈现线性的关系。但是，当输入信号Si11的振幅超过一特定电压振幅时，第一参考电流Id11上的交流电流的振幅就会触及图3内的最低电流点Imin而无法与输入信号Si11的振幅续继维持线性的关系。为了提高第一参考电流Id11上所能承受交流电流振幅的程度，本发明的混波器200采用可调式的第一参考电流产生电路2064耦接于N型场效晶体管M11的漏极端上。如图3所示，经由增加第一参考电流产生电路2064所产生的第一参考电流Id11，第一参考电流Id11上所能承受交流电流振幅的程度就会被提高了。换句话说，相较于图1所示的实施例，混波器200所能承受的输入信号Si11的振幅系由N型场效晶体管M11的漏极端与源极端之间的驱使电压(overdrive voltage)来决定的，而第一参考电流产生电路2064所产生的第一参考电流Id11则可以任意地依据设计所需来进一步调整N型场效晶体管M11的漏极端与源极端之间的驱使电压以增加混波器200所能承受的输入信号Si11的振幅。

请注意，由于N型场效晶体管M11的电气特性，因此其输入端点N19上的第一电压信号Sp11的变化与电流I11的变化系具有相对应的转导关系。接着，第一电压信号Sp11就会控制N型场效晶体管M9来产生对应的第一电流信号Sc11。换句话说，N型场效晶体管M9系反映(mirror)N型场效晶体管M11的电流I11来产生第一电流信号Sc11。接着，第一电流信号Sc11会被传送至N型场效晶体管差动对M13、M14。相似于图1所示的实施例，时脉信号Slo1就会切换N型场效晶体管M13、M14之间的开关来将第一电流信号Sc11的信息分别输出至漏极端N24、N25。同理，输入信号Si12亦会透过同样的方式传送至输出至漏极端N24、N25。因此，输出信号Sout1就会同时具有输入信号Si11、Si12所具备的信息，且其频率为时脉信号Slo1与输入信号Si11、Si12的混波频率。

图4所示是本发明混波器300的一实施例示意图。请注意，为了更清楚叙述本发明的精神所在，混波器300系一差动的形式来说明，然其并未作为本发明的限制所在。混波器300包含有一第一转导电路301、一参考电位产生电路302、一第一转换电路303、一第一电容304、一输入级电路305、一第二转导电路306、一第二转换电路307、一第二电容308。由于混波器300的第一转换电路303、输入级电路305以及第二转换电路307系相似于混波器200的转换电路204以及输入级电路206，因此在此不另赘述。第一转导电路301具有一输入端点N26以接收一第一电压信号Sv21以将第一电压信号Sv21转换为一第一电流信号Sc21，并将第一电流信号Sc21输出于一输出端点N27。参考电位产生电路302系耦接于第一转导电路301的输入端点N26以产生一第一参考电位Vref1于第一转导电路301的输入端点N26。第一电容组件304具有一第一端点耦接于第一转导电路301的输入端点N26以及具有一第二端点N30接收一第一处理信号Sp21，第一电容组件304是根据第一处理信号Sp21产生第一电压信号Sv21。输入级电路305系耦接于第一电容组件304用来接收一输入信号(其系包含有差动输入信号Si21、Si22)以产生第一处理信号Sp21。第二转导电路306具有一输入端点N31以接收一第二电压信号Sv22以将第二电压信号Sv22转换为一第二电流信号Sc22，并将第二电流信号Sc22输出于第二转导电路306的一输出端点N32。第二电容组件308具有一第一端点耦接于第二转导电路306的输入端点N31以及具有一第二端点接N34接收一第二处理信号Sp22，第二电容组件308是根据第二处理信号Sp22以产生第二电压信号Sv22。此外，输入级电路305另耦接于第二电容组件308以依据该输入信号以产生第二处理信号Sp22，以及参考电位产生电路302另耦接于第二转导电路306的输入端点N31以产生第一参考电位Vref1于第二转导电路306的输入端点N31。

第一转导电路301以及第二转导电路306分别以N型场效晶体管M27、M28来加以实作。N型场效晶体管M23的栅极端(亦即N28)系耦接于N型场效晶体管M26的栅极端(亦即N33)，N型场效晶体管M24的栅极端系耦接于N型场效晶体管M25的栅极端(亦即N29)，并构成输入埠N28、N29、N33用来接收时脉信号Slo2，如图4所示。第一负载3032系耦接于N型场效晶体管M23与N型场效晶体管M25的漏极端N41，第二负载3072系耦接于N型场效晶体管M24与N型场效晶体管M26的漏极端N42，以及漏极端N41与漏极端N42系用来输出输出信号Sout2。此外，混波器300系操作于一电源电压Vdd3以及一接地电压Vgnd3之间。

参考电位产生电路302包含有一参考电流产生电路3022、一接成二极管形式的(diode-connected)N型场效晶体管3024、一第一阻抗组件3026以及一第二阻抗组件3028。参考电流产生电路3022系用来产生一参考电流Id23。N型场效晶体管3024具有一参考端点N43耦接于参考电流产生电路3022以依据参考电流Id23来产生第一参考电位Vref1于参考端点N43。第一阻抗组件3026具有一第一端点耦接于N型场效晶体管3024的参考端点N43，以及一第二端点耦接于第一转导电路301的输入端点N26。第二阻抗组件3028具有一第一端点耦接于N型场效晶体管3024的参考端点N43，以及一第二端点耦接于第二转导电路306的输入端点N31。

当差动输入信号Si21、Si22传送至混波器300时，输入级电路305会接收输入信号Si21、Si22，并产生对应的第一处理信号Sp21以及第二处理信号Sp22。接着，第一处理信号Sp21以及第二处理信号Sp22的交流信号会分别通过第一电容304以及第二电容308而成为第一电压信号Sv21以及第二电压信号Sv22。第一转导电路301以及第二转导电路306分别将第一电压信号Sv21以及第二电压信号Sv22转导为第一电流信号Sc21以及第二电流信号Sc22。最后，第一转换电路303以及第二转换电路307分别将第一电流信号Sc21以及第二电流信号Sc22转换为输出信号Sout2。更进一步来说，由于第一运算放大器3052、N型场效晶体管M21以及第一阻抗组件3051系构成一负反馈的系统，因此第一阻抗组件3051的第二端点N36上的电压会大致上相等于参考电位Vb2。接着，当输入信号Si21被输入至第一端点N35时，流入N型场效晶体管M21的电流I21就会如以下方程序所示：

I21＝Id21+(Vsi21-Vb2)/R2，

其中参数Vsi21系代表输入信号Si21的电压值，参数R2系代表第一阻抗组件3051的电阻值。相似于图2的实施例，第一参考电流Id21系电流I21的直流电流，而(Vsi21-Vb2)/R2系载在第一参考电流Id21上的交流电流。因此，当输入信号Si21的振幅越大时，第一参考电流Id21上的交流电流(亦即(Vsi21-Vb2)/R2)的振幅也越大。在理想的情况下，输入信号Si21的振幅与第一参考电流Id21上的交流电流的振幅系呈现线性的关系。但是，当输入信号Si21的振幅超过一特定电压振幅时，第一参考电流Id21上的交流电流的振幅就无法与输入信号Si21的振幅续继维持线性的关系。为了提高第一参考电流Id21上所能承受交流电流振幅的程度，本发明的混波器300采用可调式的第一参考电流产生电路3054耦接于N型场效晶体管M21的漏极端上。经由增加第一参考电流产生电路3054所产生的第一参考电流Id21，第一参考电流Id21上所能承受交流电流振幅的程度就会被提高了。换句话说，相较于图1所示的实施例，混波器300所能承受的输入信号Si21的振幅系由N型场效晶体管M21的漏极端与源极端之间的驱使电压来决定的，而第一参考电流产生电路3054所产生的第一参考电流Id21则可以任意地依据设计所需来进一步调整N型场效晶体管M21的漏极端与源极端之间的驱使电压以增加混波器300所能承受的输入信号Si21的振幅。

请注意，在本实施例中，第一转导电路301与第二转导电路306的偏压系由参考电位产生电路302来产生的。由于N型场效晶体管M21的电气特性，因此其输入端点N30上的第一处理信号Sp21的变化与电流I21的变化系具有相对应的转导关系。接着，第一电压信号Sv21就会控制N型场效晶体管M27来产生对应的第一电流信号Sc21。接着，第一电流信号Sc21会被传送至N型场效晶体管差动对M23、M24。相似于图1所示的实施例，时脉信号Slo2就会切换N型场效晶体管M23、M24之间的开关来将第一电流信号Sc21的信息分别输出至漏极端N41、N42。同理，输入信号Si22亦会透过同样的方式传送至输出至漏极端N41、N42。因此，输出信号Sout2就会同时具有输入信号Si21、Si22所具备的信息，且其频率为时脉信号Slo2与输入信号Si21、Si22的混波频率。

在此，我们针对直流偏移量(DC offset)与本地震荡信号泄漏现象(LOleakage)的关系，做进一步详细的说明。如图1所示，假设转导电路(M3、M4)的前的电路，因不匹配效应累积了一直流偏移量Vos于转导电路(M3、M4)的输入端，而因为直流偏移量使得在输出端(N6、N7)产生本地震荡信号泄漏现象(LO leakage)的关系，即如下列方程式所示：

So1＝α[(A_IFCosω_IFt+V_OS)·(A_LOCosω_LOt)+(-A_IFCosω_IFt)·(-A_LOCosω_LOt)]＝α[A_IFA_LOCos(ω_LO+ω_IF)t+A_IFA_LOCos(ω_LO-ω_IF)t+V_OSA_LOCosω_LOt]

So2＝α[(-A_IFCosω_IFt)·(A_LOCosω_LOt)+(A_IFCosω_IFt+V_OS)·(-A_LOCosω_LOt)]＝-α[A_IFA_LOCos(ω_LO+ω_IF)t+A_IFA_LOCos(ω_LO-ω_IF)t+V_OSA_LOCosω_LOt]

由上式可知，本地震荡信号泄漏现象(LO leakage)会伴随着输入信号的直流偏移量(DC offset)，产生在混波器(110、112)的输出端且正比于直流偏移量(DC offset)的大小，进而影响无线系统的通信品质，因此如何抑制直流偏移量就显得相当重要。换句话说，在图1中，输入级电路(102、104)间的不匹配现象以及在此电路的前所累积下来的直流偏移量(DC offset)，就会藉由转导电路(106、108)的输入端及转换电路(110、112)的时脉信号混合产生本地震荡信号泄漏现象(LO leakage)于输出端点(N6、N7)。

请再次参考图4。在本实施例中，由于第一电容304以及第二电容308会阻隔来自输入级电路305的直流电流，因此N型场效晶体管M21与N型场效晶体管M22之间的偏移面积所造成的偏移量以及运算放大器3052与运算放大器3056之间的偏移面积所造成的偏移量就不会被传输至第一转换电路303以及第二转换电路307。如此一来，相较于图1所示的实施例，混波器300除了能够承受较大的输入信号Si21、Si22振幅外，其电路的偏移面积所造成的等效的偏移量(亦即Vos1/Y1)亦得到大幅地改善，进而改善本地振荡器的泄漏现象。

图5所示是本发明混波器400的一实施例示意图。请注意，为了更清楚叙述本发明的精神所在，混波器400系一差动的形式来说明，然其并未作为本发明的限制所在。混波器400包含有一第一转导电路401、一第一转换电路402、一输入级电路403、一第二转导电路404以及一第二转换电路405。此外，混波器400的细部电路的耦接方式已清楚绘示于图5中。请注意，由于混波器400的第一转导电路401、第一转换电路402、第二转导电路404以及第二转换电路405系分别相似于混波器300的第一转导电路301、第一转换电路303、第二转导电路306以及第二转换电路307，因此不另赘述。后续针对本发明混波器400的描述系主要集中于输入级电路403的技术特征，此领域具有通常知识者在阅读完关于混波器300的技术特征后，亦应可了解混波器400整体的技术特征。输入级电路403系耦接于第一转导电路401用来接收一输入信号(其系包含有差动输入信号Si31、Si32)以产生第一电压信号Sp31。

输入级电路403包含有一第一阻抗组件4031、一转导电路4032、一第一参考电流产生电路4033、一第二阻抗组件4034、一转导电路4035、一第二参考电流产生电路4036、一运算放大器4037以及一共模反馈电路4038。第一阻抗组件4031具有一第一端点N51耦接于输入信号Si31。运算放大器4037具有一第一输入端点(+)耦接于第一阻抗组件4031的一第二端点N52，以及一偏压端点N53耦接于共模反馈电路4038所产生的一参考电位Vb3。转导电路4032具有一输入端点耦接于运算放大器4037的一输出端点(-)(亦即N44)，以及一输出端点耦接于运算放大器4037的该第一输入端点(亦即N52)。第二阻抗组件4034具有一第一端点N54耦接于输入信号Si32。运算放大器4037另具有一第二输入端点(-)耦接于第二阻抗组件4034的一第二端点N55。转导电路4035具有一输入端点耦接于运算放大器4037的一输出端点(+)(亦即N48)，以及一输出端点耦接于运算放大器4037的该第二输入端点(亦即N55)。此外，第一参考电流产生电路4033系耦接于转导电路4032的该输出端点(亦即N52)，用来提供一第一参考电流Id31，而第二参考电流产生电路4036系耦接于转导电路4035的该输出端点(亦即N55)，用来提供一第二参考电流Id32。在本实施例中，第一参考电流Id31系设计大致上等于第二参考电流Id32，且参考电位Vb3大致上系一直流信号，第一阻抗组件4031的电阻值系大致上等第二阻抗组件4034的电阻值。共模反馈电路4038具有一第一输入端点耦接运算放大器4037的第一输入端点(亦即N52)，一第二输入端点耦接运算放大器4037的第二输入端点(亦即N55)，一输出端点耦接于运算放大器4037的偏压端点N53以输出第一参考电位Vb3，以及一第三输入端点N56接收一第二参考电位Vb31。共模反馈电路4038系用来依据输入信号Si31、Si32的一共模电压与第二参考电位Vb31的一电位差来调整第一参考电位Vb3，以大致上使得输入信号Si31、Si32的该共模电压维持不变。另一方面，输入级电路403中的转导电路4032、4035系分别以N型场效晶体管M31、M32来加以实作。

当差动输入信号Si31、Si32传送至混波器400时，输入级电路403会接收输入信号Si31、Si32，并产生对应的第一电压信号Sp31以及第二电压信号Sp32。接着，第一转导电路401以及第二转导电路404分别将第一电压信号Sp31以及第二电压信号Sp32转导为第一电流信号Sc31以及第二电流信号Sc32。最后，第一转换电路402以及第二转换电路405分别将第一电流信号Sc31以及第二电流信号Sc32转换为输出信号Sout3。更进一步来说，由于运算放大器4037、N型场效晶体管M31、第一阻抗组件4031、N型场效晶体管M32、第二阻抗组件4034以及共模反馈电路4038系构成一差动的负反馈系统，因此第一阻抗组件4031的第二端点N52上的电压会大致上相等于第二阻抗组件4034的第二端点N55上的电压。此外，相似于混波器300，混波器400的第一参考电流产生电路4033以及第二参考电流产生电路4036系用来分别增加混波器400所能承受的输入信号Si31、Si31的振幅，其操作原理可参照上述关于混波器300的描述，在此不另赘述。

图6所示是本发明混波器500的一实施例示意图。请注意，为了更清楚叙述本发明的精神所在，混波器500系一差动的形式来说明，然其并未作为本发明的限制所在。混波器500包含有一第一转导电路501、一参考电位产生电路502、一第一转换电路503、一第一电容504、一输入级电路505、一第二转导电路506、一第二转换电路507、一第二电容508。此外，混波器500的细部电路的耦接方式已清楚绘示于图6中。请注意，由于混波器500的第一转导电路501、参考电位产生电路502、第一转换电路503、第一电容504、第二转导电路506、第二转换电路507以及第二电容508系分别相似于混波器300的第一转导电路301、参考电位产生电路302、第一转换电路303、第一电容304、第二转导电路306、第二转换电路307以及第二电容308，而混波器500的输入级电路505系相似于混波器400的输入级电路403，因此不另赘述。此领域具有通常知识者在阅读完关于混波器300以及混波器400的技术特征后，亦应可了解混波器500整体的技术特征。

相似于混波器300以及混波器400，混波器500的第一参考电流产生电路5053以及第二参考电流产生电路5056系用来分别增加混波器500所能承受的输入信号Si41、Si41的振幅，其操作原理可参照上述关于混波器300的描述，在此不另赘述。在本实施例中，由于运算放大器5057、N型场效晶体管M41、第一阻抗组件5051、N型场效晶体管M42、第二阻抗组件5054以及共模反馈电路4038系构成一差动的负反馈系统，因此第一阻抗组件5051的第二端点N69上的电压会大致上相等于第二阻抗组件5054的第二端点N72上的电压。此外，在本实施例中，由于第一电容504以及第二电容508会阻隔来自输入级电路505的直流电流，因此N型场效晶体管M41与N型场效晶体管M42之间的偏移面积所造成的偏移量以及运算放大器5057的偏移面积所造成的偏移量就不会被传输至第一转换电路503以及第二转换电路507。如此一来，相较于图1所示的实施例，混波器500除了能够承受较大的输入信号Si41、Si42振幅外，其电路的偏移面积所造成的等效的偏移量亦得到大幅地改善，进而改善本地振荡器的泄漏现象。

请参考图7。图7所示是本发明混波器400、500内运算放大器4037、5057的一实施例示意图。以运算放大器5037为例，运算放大器5037的电路架构系一叠接式(cascoded)的运算放大器。运算放大器5037包含有一P型场效晶体管差动对M51、M52、N型场效晶体管M53、M54以及一参考电流源5037a，其中参考电流源5037a产生一偏压电流Id5至P型场效晶体管差动对M51、M52，N型场效晶体管M53、M54依据共模反馈电路5058所产生的参考电位Vb4来调整第一处理信号Sp41以及第二处理信号Sp42的直流偏压。

请参考图8。图8所示是本发明混波器400、500内共模反馈电路4038、5058的一实施例示意图。以共模反馈电路5058为例，共模反馈电路5058包含有P型场效晶体管差动对M61、M62、N型场效晶体管M63、M64、一参考电流源5058a以及共模电压滤波电路5058b，其中参考电流源5058a产生一偏压电流Id6至P型场效晶体管差动对M61、M62，共模电压滤波电路5058b包含有电容C51、C52、电阻R51、R52，其连接方式如图8所示。共模电压滤波电路5058b会将差动输入信号Si41、Si42的共模电压Vcm输出于端点N77。接者，P型场效晶体管差动对M61、M62比较共模电压Vcm与第二参考电位Vb41以产生参考电位Vb4。请注意，在本实施例中，电容C51的电容值系大致上等于电容C52的电容值，而电阻R51的电阻值系大致上等于电阻R52的电阻值。如此一来，共模反馈电路5058、运算放大器5037、N型场效晶体管M41、M42、第一阻抗组件5051以及第二阻抗组件5054就构成了一差动式的负反馈系统，而使得差动输入信号Si41、Si42能够正确地被传送至第一转导电路501以及第二转导电路506以进行后续的处理。

综上所述，本发明的实施例混波器200、400利用可调式的电流流(2064、2068、4033、4036)来调整输入信号的直流偏压以改善混波器200、400的线性度问题。本发明的实施例混波器300、500利用可调式的电流流(3054、3058、5053、5056)来调整输入信号的直流偏压以改善混波器300、500的线性度问题，并利用电容(304、308、504、508)来阻隔来自输入级电路的偏移电压以改善混波器300、500的本地振荡器的泄漏现象。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (15)

1.一种信号处理电路，包含有：

一第一转导电路，具有一输入端点以接收一第一电压信号以将该第一电压信号转换为一第一电流信号，并将该第一电流信号输出于一输出端点；

一第一转换电路，耦接于该第一转导电路的该输出端点，用以接收一时脉信号，以依据该时脉信号来将该第一电流信号转换为一输出信号；

一输入级电路，用来接收一输入信号以产生一第一处理信号；以及

一第一电容组件，耦接于该第一转导电路及该输入级电路间，具有一第一端点耦接于该第一转导电路的该输入端点以及一第二端点耦接于该输入级电路以接收该第一处理信号；

一参考电位产生电路，耦接于该第一转导电路的该输入端点，以产生一第一参考电位于该第一转导电路的该输入端点。

2.根据权利要求1所述的信号处理电路，其特征在于，该输入级电路包含有：

一阻抗组件，具有一第一端点与一第二端点，其中该第一端点用以接收该输入信号；

一运算放大器，具有一第一输入端点耦接于该阻抗组件的该第二端点，以及一第二输入端点耦接于一第二参考电位；

一第二转导电路，具有一输入端点耦接于该运算放大器的一输出端点以及该第一电容组件的该第二端点，以及一输出端点耦接于该运算放大器的该第一输入端点；以及

一参考电流产生电路，耦接于该第二转导电路的该输出端点，用来提供一参考电流；

其中该第二参考电位系为一直流信号。

3.根据权利要求2所述的信号处理电路，其特征在于，该第一转导电路系一第一场效晶体管，该第二转导电路系一第二场效晶体管，且该第一场效晶体管的一第一宽长比大于该第二场效晶体管的一第二宽长比。

4.根据权利要求1所述的信号处理电路，其特征在于，该参考电位产生电路包含有：

一参考电流产生电路，用来产生一参考电流；以及

一接成二极管形式的晶体管，具有一参考端点耦接于该参考电流产生电路，以依据该参考电流来产生该第一参考电位于该参考端点。

5.根据权利要求4所述的信号处理电路，其特征在于，该参考电位产生电路更包含有：

一阻抗组件，具有一第一端点耦接于该接成二极管形式的晶体管的该参考端点，以及一第二端点耦接于该第一转导电路的该输入端点。

6.根据权利要求1所述的信号处理电路，其特征在于，更包含有：

一第二转导电路，具有一输入端点以接收一第二电压信号以将该第二电压信号转换为一第二电流信号，并将该第二电流信号输出于该第二转导电路的一输出端点；

一第二转换电路，耦接于该第二转导电路的该输出端点，具有一输入端口接收该时脉信号，以依据该时脉信号来将该第二电流信号转换为该输出信号；以及

一第二电容组件，耦接于该第二转导电路及该输入级电路间，具有一第一端点耦接于该第二转导电路的该输入端点以及一第二端点接收一第二处理信号，该第二电容组件是根据该第二处理信号以产生该第二电压信号；

其中该输入级电路依据该输入信号以产生该第二处理信号，以及该参考电位产生电路另耦接于该第二转导电路的该输入端点，以产生该第一参考电位于该第二转导电路的该输入端点。

7.根据权利要求6所述的信号处理电路，其特征在于，该参考电位产生电路包含有：

一参考电流产生电路，用来产生一参考电流；以及

一接成二极管形式的晶体管，具有一参考端点耦接于该参考电流产生电路，以依据该参考电流来产生该第一参考电位。

8.根据权利要求7所述的信号处理电路，其特征在于，该参考电位产生电路更包含有：

一第一阻抗组件，具有一第一端点耦接于该接成二极管形式的晶体管的该参考端点，以及一第二端点耦接于该第一转导电路的该输入端点；以及

一第二阻抗组件，具有一第一端点耦接于该接成二极管形式的晶体管的该参考端点，以及一第二端点耦接于该第二转导电路的该输入端点。

9.根据权利要求6所述的信号处理电路，其特征在于，该输入级电路包含有：

一第一阻抗组件，具有一第一端点耦接于该输入信号；

一运算放大器，具有一第一输入端点耦接于该第一阻抗组件的一第二端点，以及一偏压端点耦接于一第二参考电位；

一第三转导电路，具有一输入端点耦接于该运算放大器的一第一输出端点以及该第一电容组件的该第二端点，以及一输出端点耦接于该运算放大器的该第一输入端点；

一第二阻抗组件，具有一第一端点耦接于该输入信号，以及一第二端点耦接于该运算放大器的一第二输入端点；

一第四转导电路，具有一输入端点耦接于该运算放大器的一第二输出端点以及该第二电容组件的该第二端点，以及一输出端点耦接于该运算放大器的该第二输入端点；以及

一共模反馈电路，具有一第一输入端点耦接该运算放大器的该第一输入端点，一第二输入端点耦接该运算放大器的该第二输入端点，一输出端点耦接于该运算放大器的该偏压端点以输出该第二参考电位，以及一第三输入端点接收一第三参考电位，该共模反馈电路系用来依据该输入信号的一共模电压与该第三参考电位的一电位差来调整该第二参考电位，以大致上使得该输入信号的该共模电压维持不变。

10.根据权利要求9所述的信号处理电路，其特征在于，该第一转导电路系一第一场效晶体管，该第二转导电路系一第二场效晶体管，该第三转导电路系一第三场效晶体管，该第四转导电路系一第四场效晶体管，且该第一场效晶体管的一第一宽长比大于该第二场效晶体管的一第二宽长比，以及该第三场效晶体管的一第三宽长比大于该第四场效晶体管的一第四宽长比。

11.根据权利要求9所述的信号处理电路，其特征在于，该输入级电路更包含有：

一第一参考电流产生电路，耦接于该第二转导电路的该输出端点，用来提供一第一参考电流；以及

一第二参考电流产生电路，耦接于该第四转导电路的该输出端点，用来提供一第二参考电流。

12.一种信号处理电路，包含有：

一第一转导电路，具有一输入端点以接收一第一电压信号以将该第一电压信号转换为一第一电流信号，并将该第一电流信号输出于一输出端点；

一第一转换电路，耦接于该第一转导电路的该输出端点，用以接收一时脉信号，以依据该时脉信号来将该第一电流信号转换为一输出信号；以及

一输入级电路，耦接于该第一转导电路，用来接收一输入信号以产生该第一电压信号，该输入级电路包含有：

一第一阻抗组件，具有一第一端点耦接于该输入信号；

一运算放大器，具有一第一输入端点耦接于该阻抗组件的一第二端点，以及一偏压端点耦接于一第一参考电位；

一第二转导电路，具有一输入端点耦接于该运算放大器的一输出端点以及该第一转导电路的该输入端点，以及一输出端点耦接于该运算放大器的该第一输入端点；以及

一参考电流产生电路，耦接于该第二转导电路的该输出端点，用来提供一参考电流；

一第三转导电路，具有一输入端点以接收一第二电压信号以将该第二电压信号转换为一第二电流信号，并将该第二电流信号输出于该第三转导电路的一输出端点；以及

一第二转换电路，耦接于该第三转导电路的该输出端点，具有一输入端口接收该时脉信号，以依据该时脉信号来将该第二电流信号转换为该输出信号；

其中该输入级电路更包含有：

一第二阻抗组件，具有一第一端点耦接于该输入信号，以及一第二端点耦接于该运算放大器的一第二输入端点；

一第四转导电路，具有一输入端点耦接于该运算放大器的一第二输出端点以及该第三转导电路的该输入端点，以及一输出端点耦接于该运算放大器的该第二输入端点；以及

一共模反馈电路，具有一第一输入端点耦接该运算放大器的该第一输入端点，一第二输入端点耦接该运算放大器的该第二输入端点，一输出端点耦接于该运算放大器的该偏压端点以输出该第一参考电位，以及一第三输入端点接收一第二参考电位，该共模反馈电路系用来依据该输入信号的一共模电压与该第二参考电位的一电位差来调整该第一参考电位，以大致上使得该输入信号的该共模电压维持不变。

13.根据权利要求12所述的信号处理电路，其特征在于，该第一转导电路系一第一场效晶体管，该第二转导电路系一第二场效晶体管，且该第一场效晶体管的一第一宽长比大于该第二场效晶体管的一第二宽长比。

14.根据权利要求12所述的信号处理电路，其特征在于，该第一转导电路系一第一场效晶体管，该第二转导电路系一第二场效晶体管，该第三转导电路系一第三场效晶体管，该第四转导电路系一第四场效晶体管，且该第一场效晶体管的一第一宽长比大于该第二场效晶体管的一第二宽长比，以及该第三场效晶体管的一第三宽长比大于该第四场效晶体管的一第四宽长比。

15.根据权利要求12所述的信号处理电路，其特征在于，该输入级电路更包含有：

一第一参考电流产生电路，耦接于该第二转导电路的该输出端点，用来提供一第一参考电流；以及

一第二参考电流产生电路，耦接于该第四转导电路的该输出端点，用来提供一第二参考电流。

Images