TWI389447B

TWI389447B - 訊號處理電路

Info

Publication number: TWI389447B
Application number: TW098125885A
Authority: TW
Inventors: Wei Hsiu Hsu; Shuo Yuan Hsiao
Original assignee: Mstar Semiconductor Inc
Priority date: 2009-07-31
Filing date: 2009-07-31
Publication date: 2013-03-11
Also published as: US8274320B2; TW201105025A; US20110025417A1

Description

訊號處理電路

本發明係關於一混波器，尤指可以改善一輸入訊號振幅以及一偏移訊號的一混波器。

在無線通訊領域中，一混波器(Mixer)係用來將一基頻的訊號載入一高頻時脈並產生一傳送訊號，或將一高頻的接收訊號降頻至一較低頻率(例如一基頻或一中頻)的訊號以進行後續的訊號處理。然而，當該基頻訊號的訊號振幅超過一特定的範圍時，該轉導元件就無法線性地將其從電壓形式轉換為電流形式。

另一方面，在一差動(differential)系統中，一半導體製程的製程變異(process variation)問題往往會使得兩個對應的轉導元件的大小不匹配，進而出現直流偏移(DC offset)的現象。當差動系統中的轉導元件出現直流偏移的現象時，該直流偏移會誘導出一本地振盪器的洩漏現象(Local oscillator leakage)。本地振盪器之訊號洩漏現象會導致系統接收品質惡化。

請參考第1圖。第1圖所示係為一習知混波器100之一示意圖。混波器100包含有一第一輸入級電路102、一第二輸入級電路104、一第一轉導電路106、一第二轉導電路108、一第一轉換電路110以及一第二轉換電路112。第一輸入級電路102以及第二輸入級電路104用來分別接收一第一輸入訊號Si1以及一第二輸入訊號Si2以分別產生一第一處理訊號Sp1以及一第二處理訊號Sp2。第一轉導電路106以及第二轉導電路108用分別對第一處理訊號Sp1以及第二處理訊號Sp2進行轉導(transconduct)以分別產生一第一電流訊號Sc1以及一第二電流訊號Sc2。第一轉換電路110以及第二轉換電路112用來分別接收第一電流訊號Sc1以及第二電流訊號Sc2，並依據一時脈訊號Slo來分別產生一第一輸出訊號So1以及一第二輸出訊號So2。在本實施例中，第一輸入訊號Si1以及第二輸入訊號Si2可構成一差動對(differential pair)訊號，而第一輸出訊號So1以及第二輸出訊號So2可構成一差動對訊號。

此外，第一輸入級電路102係包含有一運算放大器1022、一N型場效電晶體M1以及一阻抗元件1024，其中阻抗元件1024之一端點N1接收一參考電位Vb。第二輸入級電路104係包含有一運算放大器1042、一N型場效電晶體M2以及一阻抗元件1044，其中阻抗元件1044之一端點N2接收參考電位Vb。第一轉導電路106以及第二轉導電路108係分別以N型場效電晶體M3、M4來加以實作。第一轉換電路110包含有一N型場效電晶體差動對M5、M6以及一第一負載1102，其中N型場效電晶體差動對M5、M6的閘極端係接收時脈訊號Slo。第二轉換電路112包含有一N型場效電晶體差動對M7、M8以及一第二負載1122，其中N型場效電晶體差動對M7、M8的閘極端係接收時脈訊號Slo。此外，混波器100係操作於一電源電壓Vdd1以及一接地電壓Vgnd1之間。另一方面，混波器100內每一元件之間的連接關係已呈現於第1圖內，故不另贅述。

當第一輸入訊號Si1輸入運算放大器1022的負端點N3時，相對應於第一輸入訊號Si1的第一處理訊號Sp1就會被輸出至N型場效電晶體M3的閘極端N5。接著，第一處理訊號Sp1就會被N型場效電晶體M3轉導為第一電流訊號Sc1並傳送至N型場效電晶體差動對M5、M6。此時時脈訊號Slo就會切換N型場效電晶體M5、M6之間的開關來將第一電流訊號Sc1的資訊分別輸出至輸出端N6、N7。同理，第二輸入級電路104、N型場效電晶體M4、M7、M8亦會同時將第二輸入訊號Si2的資訊分別輸出至輸出端N6、N7。在第1圖中，由於參考電位產生電路102與104、轉導電路106與108及轉換電路110與112間，在製程上造成元件間的不匹配效應(mismatch)進而產生直流偏移量(DC offset)，此直流偏移量會使得混波器在輸出端產生本地震盪訊號的洩漏現象(LO leakage)，進而影響通訊系統的收訊品質。

另一方面，由於第一輸入訊號Si1與第二輸入訊號Si2係分別直接連接於運算放大器1022與運算放大器1042的負端點N3、N8，因此第一輸入訊號Si1與第二輸入訊號Si2的訊號振幅(swing)就會分別受限於運算放大器1022與運算放大器1042的正常運作時的偏壓範圍。因此，如何改善該混波器的線性度、降低直流偏移影響及提高輸入訊號振幅的問題已成為無線通訊領域亟需解決的問題。

因此，本發明之一目的在於提供可以改善改善該混波器的線性度、降低直流偏移影響及提高輸入訊號振幅的一混波器。

依據本發明之一第一實施例，其係揭露了一種訊號處理電路，其包含有一第一轉導電路，具有一輸入端點以接收一第一電壓訊號以將該第一電壓訊號轉換為一第一電流訊號，並將該第一電流訊號輸出於一輸出端點；一第一轉換電路，耦接於該第一轉導電路的該輸出端點，具有一輸入埠接收一時脈訊號，以依據該時脈訊號來將該第一電流訊號轉換為一輸出訊號；一輸入級電路，用來接收一輸入訊號以產生一第一處理訊號；以及一第一電容元件，耦接於該第一轉導電路及該輸入級電路間，具有一第一端點耦接於該第一轉導電路的該輸入端點以及一第二端點耦接於該輸入級電路以接收該第一處理訊號。

依據本發明之一第二實施例，其係揭露了一種訊號處理電路，其包含有一第一轉導電路，具有一輸入端點以接收一第一電壓訊號以將該第一電壓訊號轉換為一第一電流訊號，並將該第一電流訊號輸出於一輸出端點；一第一轉換電路，耦接於該第一轉導電路的該輸出端點，具有一輸入埠接收一時脈訊號，以依據該時脈訊號來將該第一電流訊號轉換為一輸出訊號；以及一輸入級電路，耦接於該第一轉導電路，用來接收一輸入訊號以產生該第一電壓訊號，且該輸入級電路包含有一第一阻抗元件，具有一第一端點耦接於該輸入訊號；一運算放大器，具有一第一輸入端點耦接於該阻抗元件的一第二端點，以及一偏壓端點耦接於一第一參考電位；一第二轉導電路，具有一輸入端點耦接於該運算放大器的一輸出端點以及該第一轉導電路之該輸入端點，以及一輸出端點耦接於該運算放大器的該第一輸入端點；以及一參考電流產生電路，耦接於該第二轉導電路的該輸出端點，用來提供一參考電流；其中該第一參考電位係為一直流訊號。

請參考第2圖。第2圖所示係本發明混波器200之一實施例示意圖。請注意，為了更清楚敘述本發明之精神所在，混波器200係一差動的形式來說明，然其並未作為本發明之限制所在。混波器200包含有一轉導電路202、一轉換電路204、以及一輸入級電路206。轉導電路202具有輸入端點N9、N10以接收一第一電壓訊號Sp11以及一第二電壓訊號Sp12以分別將第一電壓訊號Sp11以及第二電壓訊號Sp12轉換為一第一電流訊號Sc11以及一第二電流訊號Sc12，並分別將第一電流訊號Sc11以及第二電流訊號Sc12輸出於輸出端點N11、N12。轉導電路202包含有N型場效電晶體M9、M10，其連接關係如第2圖所示。轉換電路204係耦接於轉導電路202的輸出端點N11、N12，其具有一輸入埠N13、N14、N15接收一時脈訊號Slo1，在本實施例中時脈訊號Slo1為本地振盪(Local Oscillator)差動訊號，以依據時脈訊號Slo1來將第一電流訊號Sc11以及第二電流訊號Sc12轉換為一輸出訊號Sout1。輸入級電路206係耦接於轉導電路202，用來接收一輸入訊號(其係包含有差動輸入訊號Si11、Si12)以產生第一電壓訊號Sp11以及第二電壓訊號Sp12。輸入級電路206包含有一第一阻抗元件2061、一第一運算放大器2062、一轉導電路2063、一第一參考電流產生電路2064、一第二阻抗元件2065、一第二運算放大器2066、一轉導電路2067以及一第二參考電流產生電路2068。第一阻抗元件2061具有一第一端點N16耦接於輸入訊號Si11。第一運算放大器2062具有一第一輸入端點(+)耦接於第一阻抗元件2061的一第二端點N17，以及一偏壓端點N18耦接於一參考電位Vb1。轉導電路2063具有一輸入端點N19耦接於第一運算放大器2062的一輸出端點以及N型場效電晶體M9之閘極端點(亦即N9)，以及一輸出端點耦接於第一運算放大器2062的該第一輸入端點。第二阻抗元件2065具有一第一端點N20耦接於輸入訊號Si12。第二運算放大器2066具有一第一輸入端點(+)耦接於第二阻抗元件2065的一第二端點N21，以及一偏壓端點N22耦接於參考電位Vb1。轉導電路2067具有一輸入端點N23耦接於第二運算放大器2066的一輸出端點以及N型場效電晶體M10之閘極端點(亦即N10)，以及一輸出端點耦接於第二運算放大器2066的該第一輸入端點。此外，第一參考電流產生電路2064係耦接於轉導電路2063的該輸出端點(亦即N17)，用來提供一第一參考電流Id11，而第二參考電流產生電路2068係耦接於轉導電路2067的該輸出端點(亦即N21)，用來提供一第二參考電流Id12。在本實施例中，第一參考電流Id11係設計大致上等於第二參考電流Id12，且參考電位Vb1大致上係一直流訊號，第一阻抗元件2061的電阻值係大致上等第二阻抗元件2065的電阻值。

另一方面，輸入級電路206中的轉導電路2063、2067係分別以N型場效電晶體M11、M12來加以實作。轉換電路204包含有一N型場效電晶體差動對M13、M14、一第一負載2042、一N型場效電晶體差動對M15、M16、以及一第二負載2044。N型場效電晶體M13的閘極端(亦即N13)係耦接於N型場效電晶體M16的閘極端(亦即N15)，N型場效電晶體M14的閘極端係耦接於N型場效電晶體M15的閘極端(亦即N14)，並構成輸入埠N13、N14、N15用來接收時脈訊號Slo1，如第2圖所示。第一負載2042係耦接於N型場效電晶體M13與N型場效電晶體M15的汲極端N24，第二負載2044係耦接於N型場效電晶體M14與N型場效電晶體M16的汲極端N25，以及汲極端N24與汲極端N25係用來輸出輸出訊號Sout1。此外，混波器200係操作於一電源電壓Vdd2以及一接地電壓Vgnd2之間。

當差動輸入訊號Si11、Si12傳送至混波器200時，輸入級電路206會接收輸入訊號Si11、Si12，並產生對應的第一電壓訊號Sp11以及第二電壓訊號Sp12。接著，轉導電路202分別將第一電壓訊號Sp11以及第二電壓訊號Sp12轉導為第一電流訊號Sc11以及第二電流訊號Sc12。最後，轉換電路204將第一電流訊號Sc11以及第二電流訊號Sc12轉換為輸出訊號Sout1。更進一步來說，由於運算放大器2062、N型場效電晶體M11以及第一阻抗元件2061係構成一負回授的系統，因此第一阻抗元件2061的第二端點N17上的電壓會大致上相等於參考電位Vb1。接著，當輸入訊號Si11被輸入至第一端點N16時，流入N型場效電晶體M11的電流I11就會如以下方程式所示：

I11=Id11+(Vsi11-Vb1)/R1，

其中參數Vsill係代表輸入訊號Si11的電壓值，參數R1係代表第一阻抗元件2061的電阻值。請參考第3圖。第3圖所示係本實施例混波器200內電流I11的波型圖。從第3圖可以得知，第一參考電流Id11係電流I11的直流電流，而(Vsi11-Vb1)/R1係載在第一參考電流Id11上的交流電流。換句話說，當輸入訊號Si11的振幅越大時，第一參考電流Id11上的交流電流(亦即(Vsi11-Vb1)/R1)的振幅也越大。在理想的情況下，輸入訊號Si11的振幅與第一參考電流Id11上的交流電流的振幅係呈現線性的關係。但是，當輸入訊號Si11的振幅超過一特定電壓振幅時，第一參考電流Id11上的交流電流的振幅就會觸及第3圖內的最低電流點Imin而無法與輸入訊號Si11的振幅續繼維持線性的關係。為了提高第一參考電流Id11上所能承受交流電流振幅的程度，本發明的混波器200採用可調式的第一參考電流產生電路2064耦接於N型場效電晶體M11的汲極端上。如第3圖所示，經由增加第一參考電流產生電路2064所產生的第一參考電流Id11，第一參考電流Id11上所能承受交流電流振幅的程度就會被提高了。換句話說，相較於第1圖所示的實施例，混波器200所能承受的輸入訊號Si11的振幅係由N型場效電晶體M11的汲極端與源極端之間的驅使電壓(overdrive voltage)來決定的，而第一參考電流產生電路2064所產生的第一參考電流Id11則可以任意地依據設計所需來進一步調整N型場效電晶體M11的汲極端與源極端之間的驅使電壓以增加混波器200所能承受的輸入訊號Si11的振幅。

請注意，由於N型場效電晶體M11的電氣特性，因此其輸入端點N19上的第一電壓訊號Sp11的變化與電流I11的變化係具有相對應的轉導關係。接著，第一電壓訊號Sp11就會控制N型場效電晶體M9來產生對應的第一電流訊號Sc11。換句話說，N型場效電晶體M9係反映(mirror)N型場效電晶體M11的電流I11來產生第一電流訊號Sc11。接著，第一電流訊號Sc11會被傳送至N型場效電晶體差動對M13、M14。相似於第1圖所示的實施例，時脈訊號Slo1就會切換N型場效電晶體M13、M14之間的開關來將第一電流訊號Sc11的資訊分別輸出至汲極端N24、N25。同理，輸入訊號Si12亦會透過同樣的方式傳送至輸出至汲極端N24、N25。因此，輸出訊號Sout1就會同時具有輸入訊號Si11、Si12所具備的資訊，且其頻率為時脈訊號Slo1與輸入訊號Si11、Si12之混波頻率。

第4圖所示係本發明混波器300之一實施例示意圖。請注意，為了更清楚敘述本發明之精神所在，混波器300係一差動的形式來說明，然其並未作為本發明之限制所在。混波器300包含有一第一轉導電路301、一參考電位產生電路302、一第一轉換電路303、一第一電容304、一輸入級電路305、一第二轉導電路306、一第二轉換電路307、一第二電容308。由於混波器300的第一轉換電路303、輸入級電路305以及第二轉換電路307係相似於混波器200的轉換電路204以及輸入級電路206，因此在此不另贅述。第一轉導電路301具有一輸入端點N26以接收一第一電壓訊號Sv21以將第一電壓訊號Sv21轉換為一第一電流訊號Sc21，並將第一電流訊號Sc21輸出於一輸出端點N27。參考電位產生電路302係耦接於第一轉導電路301的輸入端點N26以產生一第一參考電位Vrefl於第一轉導電路301的輸入端點N26。第一電容元件304具有一第一端點耦接於第一轉導電路301的輸入端點N26以及具有一第二端點N30接收一第一處理訊號Sp21，第一電容元件304係依據第一處理訊號Sp21產生第一電壓訊號Sv21。輸入級電路305係耦接於第一電容元件304用來接收一輸入訊號(其係包含有差動輸入訊號Si21、Si22)以產生第一處理訊號Sp21。第二轉導電路306具有一輸入端點N31以接收一第二電壓訊號Sv22以將第二電壓訊號Sv22轉換為一第二電流訊號Sc22，並將第二電流訊號Sc22輸出於第二轉導電路306之一輸出端點N32。第二電容元件308具有一第一端點耦接於第二轉導電路306的輸入端點N31以及具有一第二端點接N34接收一第二處理訊號Sp22，第二電容元件308係依據第二處理訊號Sp22以產生第二電壓訊號Sv22。此外，輸入級電路305另耦接於第二電容元件308以依據該輸入訊號以產生第二處理訊號Sp22，以及參考電位產生電路302另耦接於第二轉導電路306的輸入端點N31以產生第一參考電位Vrefl於第二轉導電路306的輸入端點N31。

第一轉導電路301以及第二轉導電路306分別以N型場效電晶體M27、M28來加以實作。N型場效電晶體M23的閘極端(亦即N28)係耦接於N型場效電晶體M26的閘極端(亦即N33)，N型場效電晶體M24的閘極端係耦接於N型場效電晶體M25的閘極端(亦即N29)，並構成輸入埠N28、N29、N33用來接收時脈訊號Slo2，如第4圖所示。第一負載3032係耦接於N型場效電晶體M23與N型場效電晶體M25的汲極端N41，第二負載3072係耦接於N型場效電晶體M24與N型場效電晶體M26的汲極端N42，以及汲極端N41與汲極端N42係用來輸出輸出訊號Sout2。此外，混波器300係操作於一電源電壓Vdd3以及一接地電壓Vgnd3之間。

參考電位產生電路302包含有一參考電流產生電路3022、一接成二極體形式的(diode-connected)N型場效電晶體3024、一第一阻抗元件3026以及一第二阻抗元件3028。參考電流產生電路3022係用來產生一參考電流Id23。N型場效電晶體3024具有一參考端點N43耦接於參考電流產生電路3022以依據參考電流Id23來產生第一參考電位Vref1於參考端點N43。第一阻抗元件3026具有一第一端點耦接於N型場效電晶體3024的參考端點N43，以及一第二端點耦接於第一轉導電路301的輸入端點N26。第二阻抗元件3028具有一第一端點耦接於N型場效電晶體3024的參考端點N43，以及一第二端點耦接於第二轉導電路306的輸入端點N31。

當差動輸入訊號Si21、Si22傳送至混波器300時，輸入級電路305會接收輸入訊號Si21、Si22，並產生對應的第一處理訊號Sp21以及第二處理訊號Sp22。接著，第一處理訊號Sp21以及第二處理訊號Sp22的交流訊號會分別通過第一電容304以及第二電容308而成為第一電壓訊號Sv21以及第二電壓訊號Sv22。第一轉導電路301以及第二轉導電路306分別將第一電壓訊號Sv21以及第二電壓訊號Sv22轉導為第一電流訊號Sc21以及第二電流訊號Sc22。最後，第一轉換電路303以及第二轉換電路307分別將第一電流訊號Sc21以及第二電流訊號Sc22轉換為輸出訊號Sout2。更進一步來說，由於第一運算放大器3052、N型場效電晶體M21以及第一阻抗元件3051係構成一負回授的系統，因此第一阻抗元件3051的第二端點N36上的電壓會大致上相等於參考電位Vb2。接著，當輸入訊號Si21被輸入至第一端點N35時，流入N型場效電晶體M21的電流I21就會如以下方程式所示：

I21=Id21+(Vsi21-Vb2)/R2，

其中參數Vsi21係代表輸入訊號Si21的電壓值，參數R2係代表第一阻抗元件3051的電阻值。相似於第2圖之實施例，第一參考電流Id21係電流I21的直流電流，而(Vsi21-Vb2)/R2係載在第一參考電流Id21上的交流電流。因此，當輸入訊號Si21的振幅越大時，第一參考電流Id21上的交流電流(亦即(Vsi21-Vb2)/R2)的振幅也越大。在理想的情況下，輸入訊號Si21的振幅與第一參考電流Id21上的交流電流的振幅係呈現線性的關係。但是，當輸入訊號Si21的振幅超過一特定電壓振幅時，第一參考電流Id21上的交流電流的振幅就無法與輸入訊號Si21的振幅續繼維持線性的關係。為了提高第一參考電流Id21上所能承受交流電流振幅的程度，本發明的混波器300採用可調式的第一參考電流產生電路3054耦接於N型場效電晶體M21的汲極端上。經由增加第一參考電流產生電路3054所產生的第一參考電流Id21，第一參考電流Id21上所能承受交流電流振幅的程度就會被提高了。換句話說，相較於第1圖所示的實施例，混波器300所能承受的輸入訊號Si21的振幅係由N型場效電晶體M21的汲極端與源極端之間的驅使電壓來決定的，而第一參考電流產生電路3054所產生的第一參考電流Id21則可以任意地依據設計所需來進一步調整N型場效電晶體M21的汲極端與源極端之間的驅使電壓以增加混波器300所能承受的輸入訊號Si21的振幅。

請注意，在本實施例中，第一轉導電路301與第二轉導電路306的偏壓係由參考電位產生電路302來產生的。由於N型場效電晶體M21的電氣特性，因此其輸入端點N30上的第一處理訊號Sp21的變化與電流I21的變化係具有相對應的轉導關係。接著，第一電壓訊號Sv21就會控制N型場效電晶體M27來產生對應的第一電流訊號Sc21。接著，第一電流訊號Sc21會被傳送至N型場效電晶體差動對M23、M24。相似於第1圖所示的實施例，時脈訊號Slo2就會切換N型場效電晶體M23、M24之間的開關來將第一電流訊號Sc21的資訊分別輸出至汲極端N41、N42。同理，輸入訊號Si22亦會透過同樣的方式傳送至輸出至汲極端N41、N42。因此，輸出訊號Sout2就會同時具有輸入訊號Si21、Si22所具備的資訊，且其頻率為時脈訊號Slo2與輸入訊號Si21、Si22之混波頻率。

在此，我們針對直流偏移量(DC offset)與本地震盪訊號洩漏現象(LO leakage)的關係，做進一步詳細的說明。如第1圖所示，假設轉導電路(M3、M4)之前的電路，因不匹配效應累積了一直流偏移量Vos於轉導電路(M3、M4)的輸入端，而因為直流偏移量使得在輸出端(N6、N7)產生本地震盪訊號洩漏現象(LO leakage)的關係，即如下列方程式所示：

由上式可知，本地震盪訊號洩漏現象(LO leakage)會伴隨著輸入訊號的直流偏移量(DC offset)，產生在混波器(110、112)的輸出端且正比於直流偏移量(DC offset)的大小，進而影響無線系統的通訊品質，因此如何抑制直流偏移量就顯得相當重要。換句話說，在第1圖中，輸入級電路(102、104)間的不匹配現象以及在此電路之前所累積下來的直流偏移量(DC offset)，就會藉由轉導電路(106、108)的輸入端及轉換電路(110、112)的時脈訊號混合產生本地震盪訊號洩漏現象(LO leakage)於輸出端點(N6、N7)。

請再次參考第4圖。在本實施例中，由於第一電容304以及第二電容308會阻隔來自輸入級電路305的直流電流，因此N型場效電晶體M21與N型場效電晶體M22之間的偏移面積所造成的偏移量以及運算放大器3052與運算放大器3056之間的偏移面積所造成的偏移量就不會被傳輸至第一轉換電路303以及第二轉換電路307。如此一來，相較於第1圖所示的實施例，混波器300除了能夠承受較大的輸入訊號Si21、Si22振幅外，其電路的偏移面積所造成的等效的偏移量(亦即Vos1/Y1)亦得到大幅地改善，進而改善本地振盪器的洩漏現象。

第5圖所示係本發明混波器400之一實施例示意圖。請注意，為了更清楚敘述本發明之精神所在，混波器400係一差動的形式來說明，然其並未作為本發明之限制所在。混波器400包含有一第一轉導電路401、一第一轉換電路402、一輸入級電路403、一第二轉導電路404以及一第二轉換電路405。此外，混波器400的細部電路的耦接方式已清楚繪示於第5圖中。請注意，由於混波器400的第一轉導電路401、第一轉換電路402、第二轉導電路404以及第二轉換電路405係分別相似於混波器300的第一轉導電路301、第一轉換電路303、第二轉導電路306以及第二轉換電路307，因此不另贅述。後續針對本發明混波器400的描述係主要集中於輸入級電路403的技術特徵，此領域具有通常知識者在閱讀完關於混波器300的技術特徵後，亦應可瞭解混波器400整體的技術特徵。輸入級電路403係耦接於第一轉導電路401用來接收一輸入訊號(其係包含有差動輸入訊號Si31、Si32)以產生第一電壓訊號Sp31。

輸入級電路403包含有一第一阻抗元件4031、一轉導電路4032、一第一參考電流產生電路4033、一第二阻抗元件4034、一轉導電路4035、一第二參考電流產生電路4036、一運算放大器4037以及一共模回授電路4038。第一阻抗元件4031具有一第一端點N51耦接於輸入訊號Si31。運算放大器4037具有一第一輸入端點(+)耦接於第一阻抗元件4031的一第二端點N52，以及一偏壓端點N53耦接於共模回授電路4038所產生的一參考電位Vb3。轉導電路4032具有一輸入端點耦接於運算放大器4037的一輸出端點(-)(亦即N44)，以及一輸出端點耦接於運算放大器4037的該第一輸入端點(亦即N52)。第二阻抗元件4034具有一第一端點N54耦接於輸入訊號Si32。運算放大器4037另具有一第二輸入端點(-)耦接於第二阻抗元件4034的一第二端點N55。轉導電路4035具有一輸入端點耦接於運算放大器4037的一輸出端點(+)(亦即N48)，以及一輸出端點耦接於運算放大器4037的該第二輸入端點(亦即N55)。此外，第一參考電流產生電路4033係耦接於轉導電路4032的該輸出端點(亦即N52)，用來提供一第一參考電流Id31，而第二參考電流產生電路4036係耦接於轉導電路4035的該輸出端點(亦即N55)，用來提供一第二參考電流Id32。在本實施例中，第一參考電流Id31係設計大致上等於第二參考電流Id32，且參考電位Vb3大致上係一直流訊號，第一阻抗元件4031的電阻值係大致上等第二阻抗元件4034的電阻值。共模回授電路4038具有一第一輸入端點耦接運算放大器4037之第一輸入端點(亦即N52)，一第二輸入端點耦接運算放大器4037之第二輸入端點(亦即N55)，一輸出端點耦接於運算放大器4037之偏壓端點N53以輸出第一參考電位Vb3，以及一第三輸入端點N56接收一第二參考電位Vb31。共模回授電路4038係用來依據輸入訊號Si31、Si32之一共模電壓與第二參考電位Vb31之一電位差來調整第一參考電位Vb3，以大致上使得輸入訊號Si31、Si32之該共模電壓維持不變。另一方面，輸入級電路403中的轉導電路4032、4035係分別以N型場效電晶體M31、M32來加以實作。

當差動輸入訊號Si31、Si32傳送至混波器400時，輸入級電路403會接收輸入訊號Si31、Si32，並產生對應的第一電壓訊號Sp31以及第二電壓訊號Sp32。接著，第一轉導電路401以及第二轉導電路404分別將第一電壓訊號Sp31以及第二電壓訊號Sp32轉導為第一電流訊號Sc31以及第二電流訊號Sc32。最後，第一轉換電路402以及第二轉換電路405分別將第一電流訊號Sc31以及第二電流訊號Sc32轉換為輸出訊號Sout3。更進一步來說，由於運算放大器4037、N型場效電晶體M31、第一阻抗元件4031、N型場效電晶體M32、第二阻抗元件4034以及共模回授電路4038係構成一差動的負回授系統，因此第一阻抗元件4031的第二端點N52上的電壓會大致上相等於第二阻抗元件4034的第二端點N55上的電壓。此外，相似於混波器300，混波器400的第一參考電流產生電路4033以及第二參考電流產生電路4036係用來分別增加混波器400所能承受的輸入訊號Si31、Si31的振幅，其操作原理可參照上述關於混波器300的描述，在此不另贅述。

第6圖所示係本發明混波器500之一實施例示意圖。請注意，為了更清楚敘述本發明之精神所在，混波器500係一差動的形式來說明，然其並未作為本發明之限制所在。混波器500包含有一第一轉導電路501、一參考電位產生電路502、一第一轉換電路503、一第一電容504、一輸入級電路505、一第二轉導電路506、一第二轉換電路507、一第二電容508。此外，混波器500的細部電路的耦接方式已清楚繪示於第6圖中。請注意，由於混波器500的第一轉導電路501、參考電位產生電路502、第一轉換電路503、第一電容504、第二轉導電路506、第二轉換電路507以及第二電容508係分別相似於混波器300的第一轉導電路301、參考電位產生電路302、第一轉換電路303、第一電容304、第二轉導電路306、第二轉換電路307以及第二電容308，而混波器500的輸入級電路505係相似於混波器400的輸入級電路403，因此不另贅述。此領域具有通常知識者在閱讀完關於混波器300以及混波器400的技術特徵後，亦應可瞭解混波器500整體的技術特徵。

相似於混波器300以及混波器400，混波器500的第一參考電流產生電路5053以及第二參考電流產生電路5056係用來分別增加混波器500所能承受的輸入訊號Si41、Si41的振幅，其操作原理可參照上述關於混波器300的描述，在此不另贅述。在本實施例中，由於運算放大器5057、N型場效電晶體M41、第一阻抗元件5051、N型場效電晶體M42、第二阻抗元件5054以及共模回授電路4038係構成一差動的負回授系統，因此第一阻抗元件5051的第二端點N69上的電壓會大致上相等於第二阻抗元件5054的第二端點N72上的電壓。此外，在本實施例中，由於第一電容504以及第二電容508會阻隔來自輸入級電路505的直流電流，因此N型場效電晶體M41與N型場效電晶體M42之間的偏移面積所造成的偏移量以及運算放大器5057的偏移面積所造成的偏移量就不會被傳輸至第一轉換電路503以及第二轉換電路507。如此一來，相較於第1圖所示的實施例，混波器500除了能夠承受較大的輸入訊號Si41、Si42振幅外，其電路的偏移面積所造成的等效的偏移量亦得到大幅地改善，進而改善本地振盪器的洩漏現象。

請參考第7圖。第7圖所示係本發明混波器400、500內運算放大器4037、5057之一實施例示意圖。以運算放大器5037為例，運算放大器5037的電路架構係一疊接式(cascoded)的運算放大器。運算放大器5037包含有一P型場效電晶體差動對M51、M52、N型場效電晶體M53、M54以及一參考電流源5037a，其中參考電流源5037a產生一偏壓電流Id5至P型場效電晶體差動對M51、M52，N型場效電晶體M53、M54依據共模回授電路5058所產生的參考電位Vb4來調整第一處理訊號Sp41以及第二處理訊號Sp42的直流偏壓。

請參考第8圖。第8圖所示係本發明混波器400、500內共模回授電路4038、5058之一實施例示意圖。以共模回授電路5058為例，共模回授電路5058包含有P型場效電晶體差動對M61、M62、N型場效電晶體M63、M64、一參考電流源5058a以及共模電壓濾波電路5058b，其中參考電流源5058a產生一偏壓電流Id6至P型場效電晶體差動對M61、M62，共模電壓濾波電路5058b包含有電容C51、C52、電阻R51、R52，其連接方式如第8圖所示。共模電壓濾波電路5058b會將差動輸入訊號Si41、Si42的共模電壓Vcm輸出於端點N77。接者，P型場效電晶體差動對M61、M62比較共模電壓Vcm與第二參考電位Vb41以產生參考電位Vb4。請注意，在本實施例中，電容C51的電容值係大致上等於電容C52的電容值，而電阻R51的電阻值係大致上等於電阻R52的電阻值。如此一來，共模回授電路5058、運算放大器5037、N型場效電晶體M41、M42、第一阻抗元件5051以及第二阻抗元件5054就構成了一差動式的負回授系統，而使得差動輸入訊號Si41、Si42能夠正確地被傳送至第一轉導電路501以及第二轉導電路506以進行後續的處理。

綜上所述，本發明的實施例混波器200、400利用可調式的電流流(2064、2068、4033、4036)來調整輸入訊號的直流偏壓以改善混波器200、400的線性度問題。本發明的實施例混波器300、500利用可調式的電流流(3054、3058、5053、5056)來調整輸入訊號的直流偏壓以改善混波器300、500的線性度問題，並利用電容(304、308、504、508)來阻隔來自輸入級電路的偏移電壓以改善混波器300、500的本地振盪器的洩漏現象。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200、300、400、500‧‧‧混波器

102、104、206、305、403、503、505、507‧‧‧輸入級電路

106、108、202、301、306、401、404、501、506、3053、3057、4032、4035、5052、5055‧‧‧轉導電路

110、112、204、303、307、402、405‧‧‧轉換電路

302、502‧‧‧參考電位產生電路

304、308、504、508‧‧‧電容

1022、1042、2062、2066、3052、3056、4037、5057‧‧‧運算放大器

1024、1044、2061、2068、3026、3028、3051、3055、4031、4034、5026、5028、5051、5054‧‧‧阻抗元件

1102、1122、2042、2044、3032、3072、4022、4052、5032、5072‧‧‧負載

2064、2068、3022、3054、3058、4033、4036、5022、5053、5056‧‧‧參考電流產生電路

3024、5024‧‧‧N型場效電晶體

4038、5058‧‧‧共模回授電路

5037a、5058a‧‧‧參考電流源

5058b‧‧‧共模電壓濾波電路

第1圖係一習知混波器之一示意圖。

第2圖係依據本發明該混波器之一第一實施例示意圖。

第3圖係依據第2圖的該混波器內的一電流的波型圖。

第4圖係依據本發明該混波器之一第二實施例示意圖。

第5圖係依據本發明該混波器之一第三實施例示意圖。

第6圖係依據本發明該混波器之一第四實施例示意圖。

第7圖係本發明第6圖的該混波器內的一運算放大器之一實施例示意圖。

第8圖係本發明第6圖的該混波器內的一共模回授電路之一實施例示意圖。

300．．．混波器

301、306、3053、3057．．．轉導電路

302．．．參考電位產生電路

303、307．．．轉換電路

304、308．．．電容

305．．．輸入級電路

3052、3056．．．運算放大器

3026、3028、3051、3055．．．阻抗元件

3022、3054、3058．．．參考電流產生電路

3024．．．N型場效電晶體

3032、3072．．．負載

Claims

一種訊號處理電路，包含有：一第一轉導電路，具有一輸入端點以接收一第一電壓訊號以將該第一電壓訊號轉換為一第一電流訊號，並將該第一電流訊號輸出於一輸出端點；一第一轉換電路，耦接於該第一轉導電路的該輸出端點，用以接收一時脈訊號，以依據該時脈訊號來將該第一電流訊號轉換為一輸出訊號；一輸入級電路，用來接收一輸入訊號以產生一第一處理訊號；以及一第一電容元件，耦接於該第一轉導電路及該輸入級電路間，具有一第一端點耦接於該第一轉導電路的該輸入端點以及一第二端點耦接於該輸入級電路以接收該第一處理訊號。
如申請專利範圍第1項所述的訊號處理電路，其中該輸入級電路包含有：一阻抗元件，具有一第一端點與一第二端點，其中該第一端點用以接收該輸入訊號；一運算放大器，具有一第一輸入端點耦接於該阻抗元件的該第二端點，以及一第二輸入端點耦接於一第二參考電位；一第二轉導電路，具有一輸入端點耦接於該運算放大器的一輸出端點以及該第一電容元件的該第二端點，以及一輸出端點耦接於該運算放大器的該第一輸入端點；以及一參考電流產生電路，耦接於該第二轉導電路的該輸出端點，用來提供一參考電流；其中該第二參考電位係為一直流訊號。
如申請專利範圍第2項所述的訊號處理電路，其中該第一轉導電路係一第一場效電晶體，該第二轉導電路係一第二場效電晶體，且該第一場效電晶體的一第一寬長比(aspect ratio)大於該第二場效電晶體的一第二寬長比。
如申請專利範圍第1項所述的訊號處理電路，更包含一參考電位產生電路，耦接於該第一轉導電路的該輸入端點，以產生一第一參考電位於該第一轉導電路的該輸入端點。
如申請專利範圍第4項所述的訊號處理電路，其中該參考電位產生電路包含有：一參考電流產生電路，用來產生一參考電流；以及一接成二極體形式的(diode-connected)電晶體，具有一參考端點耦接於該參考電流產生電路，以依據該參考電流來產生該第一參考電位於該參考端點。
如申請專利範圍第4項所述的訊號處理電路，其中該參考電位產生電路更包含有：一阻抗元件，具有一第一端點耦接於該接成二極體形式的電晶體的該參考端點，以及一第二端點耦接於該第一轉導電路的該輸入端點。
如申請專利範圍第4項所述的訊號處理電路，更包含有：一第二轉導電路，具有一輸入端點以接收一第二電壓訊號以將該第二電壓訊號轉換為一第二電流訊號，並將該第二電流訊號輸出於該第二轉導電路之一輸出端點；一第二轉換電路，耦接於該第二轉導電路的該輸出端點，具有一輸入埠接收該時脈訊號，以依據該時脈訊號來將該第二電流訊號轉換為該輸出訊號；以及一第二電容元件，耦接於該第二轉導電路及該輸入級電路間，具有一第一端點耦接於該第二轉導電路的該輸入端點以及一第二端點接收一第二處理訊號，該第二電容元件係依據該第二處理訊號以產生該第二電壓訊號；其中該輸入級電路依據該輸入訊號以產生該第二處理訊號，以及該參考電位產生電路另耦接於該第二轉導電路的該輸入端點，以產生該第一參考電位於該第二轉導電路的該輸入端點。
如申請專利範圍第7項所述的訊號處理電路，其中該參考電位產生電路包含有：一參考電流產生電路，用來產生一參考電流；以及一接成二極體形式的(diode-connected)電晶體，具有一參考端點耦接於該參考電流產生電路，以依據該參考電流來產生該第一參考電位。
如申請專利範圍第8項所述的訊號處理電路，其中該參考電位產生電路更包含有：一第一阻抗元件，具有一第一端點耦接於該接成二極體形式的電晶體的該參考端點，以及一第二端點耦接於該第一轉導電路的該輸入端點；以及一第二阻抗元件，具有一第一端點耦接於該接成二極體形式的電晶體的該參考端點，以及一第二端點耦接於該第二轉導電路的該輸入端點。
如申請專利範圍第7項所述的訊號處理電路，其中該輸入級電路包含有：一第一阻抗元件，具有一第一端點耦接於該輸入訊號；一運算放大器，具有一第一輸入端點耦接於該第一阻抗元件的一第二端點，以及一偏壓端點耦接於一第二參考電位；一第三轉導電路，具有一輸入端點耦接於該運算放大器的一第一輸出端點以及該第一電容元件的該第二端點，以及一輸出端點耦接於該運算放大器的該第一輸入端點；一第二阻抗元件，具有一第一端點耦接於該輸入訊號，以及一第二端點耦接於該運算放大器的一第二輸入端點；一第四轉導電路，具有一輸入端點耦接於該運算放大器的一第二輸出端點以及該第二電容元件的該第二端點，以及一輸出端點耦接於該運算放大器的該第二輸入端點；以及一共模回授電路，具有一第一輸入端點耦接該運算放大器之該第一輸入端點，一第二輸入端點耦接該運算放大器之該第二輸入端點，一輸出端點耦接於該運算放大器之該偏壓端點以輸出該第二參考電位，以及一第三輸入端點接收一第三參考電位，該共模回授電路係用來依據該輸入訊號之一共模電壓與該第三參考電位之一電位差來調整該第二參考電位，以大致上使得該輸入訊號之該共模電壓維持不變。
如申請專利範圍第10項所述的訊號處理電路，其中該第一轉導電路係一第一場效電晶體，該第二轉導電路係一第二場效電晶體，該第三轉導電路係一第三場效電晶體，該第四轉導電路係一第四場效電晶體，且該第一場效電晶體的一第一寬長比(aspect ratio)大於該第二場效電晶體的一第二寬長比，以及該第三場效電晶體的一第三寬長比大於該第四場效電晶體的一第四寬長比。
如申請專利範圍第10項所述的訊號處理電路，其中該輸入級電路更包含有：一第一參考電流產生電路，耦接於該第二轉導電路的該輸出端點，用來提供一第一參考電流；以及一第二參考電流產生電路，耦接於該第四轉導電路的該輸出端點，用來提供一第二參考電流。
一種訊號處理電路，包含有：一第一轉導電路，具有一輸入端點以接收一第一電壓訊號以將該第一電壓訊號轉換為一第一電流訊號，並將該第一電流訊號輸出於一輸出端點；一第一轉換電路，耦接於該第一轉導電路的該輸出端點，用以接收一時脈訊號，以依據該時脈訊號來將該第一電流訊號轉換為一輸出訊號；以及一輸入級電路，耦接於該第一轉導電路，用來接收一輸入訊號以產生該第一電壓訊號，該輸入級電路包含有：一第一阻抗元件，具有一第一端點耦接於該輸入訊號；一運算放大器，具有一第一輸入端點耦接於該阻抗元件的一第二端點，以及一偏壓端點耦接於一第一參考電位；一第二轉導電路，具有一輸入端點耦接於該運算放大器的一輸出端點以及該第一轉導電路之該輸入端點，以及一輸出端點耦接於該運算放大器的該第一輸入端點；以及一參考電流產生電路，耦接於該第二轉導電路的該輸出端點，用來提供一參考電流。
如申請專利範圍第13項所述的訊號處理電路，其中該第一轉導電路係一第一場效電晶體，該第二轉導電路係一第二場效電晶體，且該第一場效電晶體的一第一寬長比(aspect ratio)大於該第二場效電晶體的一第二寬長比。
如申請專利範圍第13項所述的訊號處理電路，更包含有：一第三轉導電路，具有一輸入端點以接收一第二電壓訊號以將該第二電壓訊號轉換為一第二電流訊號，並將該第二電流訊號輸出於該第三轉導電路之一輸出端點；以及一第二轉換電路，耦接於該第三轉導電路的該輸出端點，具有一輸入埠接收該時脈訊號，以依據該時脈訊號來將該第二電流訊號轉換為該輸出訊號；其中該輸入級電路更包含有：一第二阻抗元件，具有一第一端點耦接於該輸入訊號，以及一第二端點耦接於該運算放大器的一第二輸入端點；一第四轉導電路，具有一輸入端點耦接於該運算放大器的一第二輸出端點以及該第三轉導電路之該輸入端點，以及一輸出端點耦接於該運算放大器的該第二輸入端點；以及一共模回授電路，具有一第一輸入端點耦接該運算放大器之該第一輸入端點，一第二輸入端點耦接該運算放大器之該第二輸入端點，一輸出端點耦接於該運算放大器之該偏壓端點以輸出該第一參考電位，以及一第三輸入端點接收一第二參考電位，該共模回授電路係用來依據該輸入訊號之一共模電壓與該第二參考電位之一電位差來調整該第一參考電位，以大致上使得該輸入訊號之該共模電壓維持不變。
如申請專利範圍第15項所述的訊號處理電路，其中該第一轉導電路係一第一場效電晶體，該第二轉導電路係一第二場效電晶體，該第三轉導電路係一第三場效電晶體，該第四轉導電路係一第四場效電晶體，且該第一場效電晶體的一第一寬長比(aspect ratio)大於該第二場效電晶體的一第二寬長比，以及該第三場效電晶體的一第三寬長比大於該第四場效電晶體的一第四寬長比。
如申請專利範圍第15項所述的訊號處理電路，其中該輸入級電路更包含有：一第一參考電流產生電路，耦接於該第二轉導電路的該輸出端點，用來提供一第一參考電流；以及一第二參考電流產生電路，耦接於該第四轉導電路的該輸出端點，用來提供一第二參考電流。