CN101989463A - 双向移位寄存器 - Google Patents

Abstract

一种双向移位寄存器(Bi-directional Shift Register)，包括N级级电路(Stage)，其中的第m级级电路包括节点、输出端、第一输入电路、第二输入电路级移位寄存器单元，N为大于1的自然数，m为小于或等于N的自然数。节点具有第一控制信号，输出端用以输出第m级输出信号。第一输入电路以第m-1级级电路的输出信号作为控制信号及电源信号，以在第一期间中提供致能的第一驱动信号至节点。第二输入电路以第m+1级级电路的输出信号作为控制信号及电源信号，以在第二期间中提供致能的第二驱动信号至节点。移位寄存器单元受控于第一控制信号于第三期间中产生致能的第m级输出信号。

Description

双向移位寄存器

技术领域

本发明是有关于一种移位寄存器(Shift Register)，且特别是有关于一种可进行双向(Bi-directional)移位操作的双向移位寄存器。

背景技术

现今的技术多以移位寄存器(Shift Register)来实现扫描驱动器，以提供沿第一方向依序致能的扫描信号对像素阵列中对应的像素列进行扫描操作。然而，在许多应用场合中，移位寄存器更被期望能弹性地提供沿着相反于第一方向的第二方向依序致能的扫描信号。因此，如何设计出可响应于不同控制信号，以弹性地提供沿不同方向进行移位操作的双向移位寄存器(Bi-directional Shift Register)乃业界所致力的方向之一。

发明内容

本发明是有关于一种双向移位寄存器(Bi-directional ShiftRegister)，其中的各级级电路(Stage)利用本级级电路的前一级与下一级级电路的输出信号作为控制信号与电源信号产生控制信号，以驱动本级级电路进行正向移位信号输出操作或逆向移位信号输出操作。如此，相较于传统移位寄存器，本发明相关的双向移位寄存器具有可进行正向与逆向移位信号输出操作及成本较低的优点。

根据本发明提出一种双向移位寄存器(Bi-directional ShiftRegister)，用以沿第一移位方向输出N个输出信号，或沿第二移位方向输出N个输出信号。双向移位寄存器包括N级级电路(Stage)，N为大于1的自然数。N个级电路中的第m级级电路包括第一节点、输出端、第一输入电路、第二输入电路级移位寄存器单元。第一节点具有第一控制信号，输出端用以输出第m级输出信号。第一输入电路耦接至第m-1级级电路的输出端以接收第m-1级级电路的输出信号，第一输入电路以第m-1级级电路的输出信号作为控制信号及电源信号，以在第一期间中提供致能的第一驱动信号至第一节点。第二输入电路耦接至第m+1级级电路的输出端以接收第m+1级级电路的输出信号，第二输入电路以第m+1级级电路的输出信号作为控制信号及电源信号，以在第二期间中提供致能的第二驱动信号至第一节点。移位寄存器单元受控于等于致能的第一驱动信号与致能的第二驱动信号其中之一的第一控制信号，于第三期间中产生致能的第m级输出信号。其中，m为小于或等于N的自然数。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示依照本发明实施例的双向移位寄存器的电路方块图。

图2A绘示依照本发明实施例的移位寄存器的输出信号的时序图。

图2B绘示依照本发明实施例的移位寄存器的输出信号的另一时序图。

图3绘示乃图1中的级电路SR_m的详细电路图。

图4绘示乃图3的级电路SR_m的相关信号时序图。

图5绘示乃图3的级电路SR_m的另一相关信号时序图。

[主要元件标号说明]

1：双向移位寄存器

SR_1-SR_N、SR_m：级电路

CT1、CT2：输入电路

CT3、CT3′：移位寄存器单元

CT31：控制电路

CT32：耦合电路

CT33、CT33′、CT33″：偏压电路

CT34、CT34′、CT34″：输出级电路

NT1、NT2：节点

NTO：输出端

C1、C2：电容

T1、T2、T3A、T3B、T3C、T4A、T4B、T4-T8、T7′：晶体管

具体实施方式

请参照图1，其绘示依照本发明实施例的双向移位寄存器的电路方块图。双向移位寄存器1包括N级级电路SR_1、SR_2、...、SR_N，其分别用以提供输出信号G_1、G_2、...、G_N，N为大于1的自然数。双向移位寄存器1中的各级级电路SR_1-SR_N根据前一级级电路提供的输出信号与后一级级电路提供的输出信号其中之一来对应地产生本级级电路的输出信号。

请参照图2A，其绘示依照本发明实施例的移位寄存器的输出信号的时序图。在一个操作实例中，级电路SR_1率先受控于致能于期间TP_0的正向起始信号STV_F，在期间TP_1中产生致能的输出信号G_1，而级电路SR_1后的各级级电路SR_2-SR_N对应地响应于前一级级电路提供的输出信号G_1-G_N-1在对应的操作期间TP_2-TP_N中产生对应的输出信号G_2-G_N。在这个操作实例中，移位寄存器1响应于正向起始信号STV_F来进行正向移位信号输出操作。

请参照图2B，其绘示依照本发明实施例的移位寄存器的输出信号的另一时序图。在另一个操作实例中，级电路SR_N率先受控于致能于期间TP_0′的反相起始信号STV_B，在期间TP_N′中产生致能的输出信号G_N，而级电路SR_N前的各级级电路SR_N-1-SR_1对应地响应于后一级级电路提供的输出信号G_N-G_2，在对应的操作期间TP_N-1′-TP_1中产生对应知本及输出信号G_N-1-G_1。在这个操作实例中，移位寄存器1响应于反相起始信号STV_B来进行反相移位信号输出操作。

由于各级级电路SR_1-SR_N具有相近的电路结构与操作，接下来，是仅以一个介于第1级与第N级之间的第m级级电路SR_m为例说明细部的电路，其余的各级级电路SR_1-SR_N的详细电路结构与操作皆可依此类推，其中m为小于或等于N的自然数。

请参照图3，其绘示乃图1中的级电路SR_m的详细电路图。级电路SR_m包括节点NT1、NT2、输出端NTO、输入电路CT1、CT2及移位寄存器单元CT3。其中节点NT1及NT2上分别具有控制信号SC1及SC2，输出端NTO用以提供输出信号G_m。

输入电路CT1耦接至级电路SR_m-1的输出端，以接收级电路SR_m-1的输出信号G_m-1。输入电路CT1用以根据输出信号G_m-1作为控制信号及电源信号，以在第一期间中提供致能的第一驱动信号至节点NT1，以在第一期间致能控制信号SC1。其中，第1级的级电路SR_1的输入电路CT1是耦接至起始信号STV_F。第2级的级电路SR_2的输入电路CT1是耦接至第1级的级电路SR_1的输出端，以接收级电路SR_1的输出信号G_1。其余级电路SR_m-1皆以此类推。

在一个例子中，级电路SR_m的输入电路CT1包括晶体管T1。晶体管T1例如由N型金属氧化物半导体(N-type Metal Oxide Semiconductor，NMOS)晶体管来实现，漏极(Drain)与栅极(Gate)耦接至级电路SR_m-1的输出端以接收输出信号G_m-1，源极(Source)耦接至节点NT1。

输入电路CT2耦接至级电路SR_m+1的输出端，以接收输出信号G_m+1。输入电路CT2用以根据输出信号G_m+1作为控制信号及电源信号，以在第二期间中提供致能的第二驱动信号至节点NT1，以在第二期间致能控制信号SC1。其中，第N级的级电路SR_N的输入电路CT2是耦接至起始信号STV_B。第N-1级的级电路SR_N-1的输入电路CT2是耦接至第N级的级电路SR_N的的输出端，以接收级电路SR_N的输出信号G_N。其余级电路SR_m-1皆以此类推。

在一个例子中，输入电路CT2包括晶体管T2。晶体管T1例如由NMOS晶体管来实现，其的漏极与栅极耦接至级电路SR_m+1的输出端以接收输出信号G_m+1，源极耦接至节点NT1。

在一个例子中，移位寄存器单元CT3包括控制电路CT31、耦合电路CT32、偏压电路CT33及输出级电路CT34。

在一个例子中，控制电路CT31包括晶体管T3A、T3B及T3C，其例如以NMOS晶体管来实现。晶体管T3A-T3C的漏极耦接至节点NT1，源极接收参考电压信号VSS。另外，T3A、T3B、T3C的栅极分别耦接至节点NT2、第m-2级级电路的输出端及第m+2级级电路的输出端。举例来说，参考电压信号VSS为电路低电压信号。

在一个例子中，耦合电路CT32包括电容C1，其的两端分别耦接至节点NT1及输出端NTO。

在一个例子中，偏压电路CT33包括晶体管T4与电容C1，其中晶体管T4例如以NMOS晶体管来实现。晶体管T4的第一源极/漏极耦接至节点NT2，栅极耦接至节点NT1，第二源极/漏极接收参考电压信号VSS。电容C1的两端分别接收时钟信号CK1及耦接至节点NT2。

在一个例子中，输出级电路CT34包括晶体管T5、T6及T7，其中晶体管T5-T7例如由NMOS晶体管来实现。晶体管T5的第一源极/漏极接收时钟信号CK1，栅极耦接至节点NT1，第二源极/漏极耦接至输出端NTO。晶体管T6及T7的漏极耦接至输出端NTO，源极接收参考电压信号VSS，栅极分别耦接至节点NT2及接收时钟信号CK2。时钟信号CK2与CK1例如彼此反相(Inversed)。

请参照图4，其绘示乃图3的级电路SR_m的相关信号时序图。在一个操作实例中，级电路SR_m响应于前一级级电路(即是级电路SR_m-1)的输出信号G_m-1来产生输出信号G_m。换言之，此时级电路SR_m执行正向移位信号输出操作。

在期间TP_m-1中，输出信号G_m-1为致能而等于高电压信号VDD，时钟信号CK1及CK2分别等于参考电压信号VSS及高电压信号VDD。举例来说，电压信号VDD为电路高电压信号。如此输入电路CT1为导通，使控制信号SC1等于高电压信号VDD-Vth1，其中电压Vth1为晶体管T1的临界导通电压(Threshold Voltage)。偏压电路CT33中的晶体管T4受控于具有高电压电平VDD-Vth1的控制信号SC1使控制信号SC2等于参考电压VSS，以关闭晶体管T6。输出级电路CT34之中晶体管T7及T5分别受控于等于高电压信号(即为致能)的控制信号CT1及时钟信号CK2导通，以分别控制输出信号G_m等于参考电压信号VSS及时钟信号CK1(亦等于参考电压信号VSS)。

在期间TP_m中，输出信号G_m-1与G_m+1均等于参考电压信号VSS，时钟信号CK1由等于参考电压信号VSS的高电平切换至等于高电压信号VDD的高电平，时钟信号CK2由等于高电压信号VDD的高电平切换至等于参考电压信号VSS的低电平。如此输入电路CT1、CT2与控制电路CT31均为关闭，使得节点NT1为浮接(Floating)，而使控制信号SC1暂时等于高电压信号VDD-Vth1。这样一来，控制信号SC2仍受控于偏压电路CT33而等于电压信号VSS，而晶体管T6持续地为关闭。晶体管T7受控于时钟信号CK2为关闭。

另外在期间TP_m中，电容C2响应于时钟信号CK1由低电平提升至高电平的信号上升缘(Rising Edge)耦合差值电压ΔV至节点NT1上的控制信号SC1(具有电压电平VDD-Vth1)，使控制信号SC1具有电容耦合电平：

VC1＝VDD-Vth1+ΔV

举例来说，差值电压ΔV等于：

$\mathrm{\ΔV}=\frac{C_{\mathrm{gs}}}{C_{p1}+C_{\mathrm{gs}}}(\mathrm{VDD}-\mathrm{VSS})$

其中Cgs为晶体管T5的内部寄生电容，而Cp1为节点P1看到的等效电容。如此，晶体管T5是受控于此电容耦合电平的控制信号SC1导通，以使输出信号G_m等于高电压信号VDD。

在期间TP_m+1中，输出信号G_m-1与G_m+1分别等于参考电压信号VSS及高电压信号VDD，时钟信号CK1及CK2分别等于参考电压信号VSS及高电压信号VDD。如此输入电路CT2为导通使控制信号SC1等于高电压电平VDD-Vth，而控制信号SC2持续地等于参考电压信号VSS。晶体管T5受控于具有高电压电平的控制信号SC1导通，使输出信号G_m等于时钟信号CK1(亦等于参考电压信号VSS)。而晶体管T7亦受控于等于高电压信号VDD的时钟信号CK2导通，以使输出信号G_m等于参考电压信号VSS。

在期间TP_m+2中，输出信号G_m-1与G_m+1均等于参考电压信号VSS，输出信号G_m+2等于高电压信号VDD，时钟信号CK1由等于参考电压信号VSS的高电平切换至等于高电压信号VDD的高电平，时钟信号CK2由等于高电压信号VDD的高电平切换至等于参考电压信号VSS的低电平。偏压电路CT33中的晶体管T4受控于等于参考电压信号VSS的控制信号SC1关闭，而通过电容C1响应于时钟信号CK1的上升缘的耦合操作，控制信号SC2等于高电压信号VDD以导通晶体管T3A及T6。输出级电路CT34的晶体管T6及T7分别受控于等于高电压信号VDD的控制信号CT2及时钟信号CK2导通，以分别控制输出信号G_m等于参考电压信号VSS及时钟信号CK1(亦等于参考电压信号VSS)。

如此，在经过前述期间TP_m-1-TP_m+2的操作后，级电路G_m可有效地响应输出信号G_m-1提供输出信号G_m。

请参照图5，其绘示乃图3的级电路SR_m的另一相关信号时序图。在另一个操作实例中，级电路SR_m响应于后一级级电路(即是级电路SR_m+1)的输出信号G_m+1来产生输出信号G_m。换言之，此时级电路SR_m执行反向移位信号输出操作。级电路SR_m执行的反向移位信号输出操作是相似于其的正向移位信号输出操作，于此，并不在对其的详细电路操作进行赘述。

Claims (10)

1.一种双向移位寄存器，用以沿一第一移位方向输出N个输出信号，或沿一第二移位方向输出该N个输出信号，该双向移位寄存器包括N级级电路，N为大于1的自然数，该N个级电路中的一第m级级电路包括：

一第一节点，该第一节点具有一第一控制信号；

一输出端，用以输出一第m级输出信号；

一第一输入电路，耦接至第m-1级级电路的输出端以接收第m-1级级电路的输出信号，该第一输入电路以第m-1级级电路的输出信号作为控制信号及电源信号，以在一第一期间中提供致能的一第一驱动信号至该第一节点；

一第二输入电路，耦接至第m+1级级电路的输出端以接收第m+1级级电路的输出信号，该第二输入电路以第m+1级级电路的输出信号作为控制信号及电源信号，以在一第二期间中提供致能的一第二驱动信号至该第一节点；以及

一移位寄存器单元，受控于等于致能的该第一驱动信号与致能的该第二驱动信号其中之一的该第一控制信号，于一第三期间中产生致能的一第m级输出信号；

其中，m为小于或等于N的自然数。

2.根据权利要求1所述的双向移位寄存器，其中当该第一期间触发于该第二期间之前时，该移位寄存器单元响应于等于该第一驱动信号的该第一控制信号于该第三期间产生致能的该第m级输出信号，该移位寄存器单元还响应于该第二驱动信号于该第二期间中产生非致能的该第m级输出信号。

3.根据权利要求2所述的双向移位寄存器，其中该移位寄存器单元包括：

一控制电路，受控于第m+2级输出信号、第m-2级输出信号及一第二控制信号，于该第二期间中控制该第一控制信号具有非致能电平；

一耦合电路，受控于一第一时钟信号的上升缘，于一第三期间中控制该第一控制信号具有一电容耦合电平；

一偏压电路，受控于该第一控制信号，于该第一及该第三期间中控制该第二控制信号具有非致能电平，并于该第二期间中控制该第二控制信号具有致能电平；及

一输出级电路，受控于该第一控制信号的该高电压电容耦合电平，于该第三期间中致能该第m级输出信号，并受控于该第二控制信号，于该第二期间中非致能该第m级输出信号。

4.根据权利要求3所述的双向移位寄存器，其中该控制电路包括：

一晶体管，第一输入端接收该第一控制信号，第二输入端接收一参考电压，控制端接收该第二控制信号；

一第二晶体管，第一输入端接收该第一控制信号，第二输入端接收该参考电压，控制端接收第m-2级输出信号；及

一第三晶体管，第一输入端接收该第一控制信号，第二输入端接收该参考电压，控制端接收第m+2级输出信号。

5.根据权利要求3所述的双向移位寄存器，其中该偏压电路包括：

一第二节点，该第二节点具有该第二控制信号；

一电容，第一端接收该第一时钟信号，第二端耦接至该第二节点；及

一晶体管，第一输入端耦接至该第二节点，第二输入端接收一参考电压，控制端接收该第一控制信号。

6.根据权利要求3所述的双向移位寄存器，其中该偏压电路包括：

一第二节点，该第二节点具有该第二控制信号；

一第一晶体管，第一输入端与控制端接收一高电压，第二输入端耦接至该第二节点；及

一第二晶体管，第一输入端耦接至该第二节点，第二输入端接收一参考电压，控制端接收该第一控制信号。

7.根据权利要求3所述的双向移位寄存器，其中该输出级电路包括：

一第一晶体管，第一输入端接收该第一时钟信号，第二输入端耦接至该输出端，控制端接收该第一控制信号；及

一第二晶体管，第一输入端耦接至该输出端，第二输入端接收一参考电压，控制端接收该第二控制信号。

8.根据权利要求7所述的双向移位寄存器，其中该输出级电路还包括：

一第三晶体管，第一输入端耦接至该输出端，第二输入端接收该参考电压，控制端接收一第二时钟信号，该第一及该第二时钟信号彼此反相。

9.根据权利要求1所述的双向移位寄存器，其中当该第二期间触发于该第一期间之前时，该移位寄存器单元响应于等于致能的该第二驱动信号的该第一控制信号，于该第三期间产生致能的该第m级输出信号。

10.根据权利要求9所述的双向移位寄存器，其中该移位寄存器单元包括：

一控制电路，受控于第m+2级输出信号、第m-2级输出信号及一第二控制信号，于该第一期间中控制该第一控制信号具有非致能电平；

一耦合电路，受控于一第一时钟信号的上升缘，于一第三期间中控制该第一控制信号具有一电容耦合电平；

一偏压电路，受控于该第一控制信号，于该第二及该第三期间中控制该第二控制信号具有非致能电平，并于该第一期间中控制该第二控制信号具有致能电平；及

一输出级电路，受控于该第一控制信号的该高电压电容耦合电平，于该第三期间中致能该第m级输出信号，并受控于该第二控制信号，于该第一期间中非致能该第m级输出信号。

Images