CN101981540B - 减轻由负偏压温度不稳定性导致的预烧作用的方法 - Google Patents

减轻由负偏压温度不稳定性导致的预烧作用的方法 Download PDF

Info

Publication number
CN101981540B
CN101981540B CN200980109768.XA CN200980109768A CN101981540B CN 101981540 B CN101981540 B CN 101981540B CN 200980109768 A CN200980109768 A CN 200980109768A CN 101981540 B CN101981540 B CN 101981540B
Authority
CN
China
Prior art keywords
phase
response
memory
response modes
memory component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980109768.XA
Other languages
English (en)
Other versions
CN101981540A (zh
Inventor
P·T·图易尔斯
G·J·施里恩
A·C·克鲁瑟曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Intrinsic ID BV
Original Assignee
Koninklijke Philips Electronics NV
Intrinsic ID BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Intrinsic ID BV filed Critical Koninklijke Philips Electronics NV
Publication of CN101981540A publication Critical patent/CN101981540A/zh
Application granted granted Critical
Publication of CN101981540B publication Critical patent/CN101981540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Static Random-Access Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于减轻预烧作用以及使得能够针对包括多个问题存储器元件的器件执行启动程序的方法，其中，所存储器元件能够一旦启动就生成有用于识别的启动值响应模式，因为该响应模式依赖于所述存储器元件的物理性质，所述方法包括如下步骤：在所述存储器启动之后，向所述存储器元件写入这样的数据模式，该数据模式是之前从该存储器元件读出的响应模式的反相。因此，可以减轻由NBTI导致的PMOS晶体管退化。

Description

减轻由负偏压温度不稳定性导致的预烧作用的方法
技术领域
本发明涉及一种用于减轻器件中由负偏压温度不稳定性(NBTI)造成的预烧(burn-in)的技术，特别地用在这样的器件中：该器件为了识别，或者为了基于PUF的安全密钥存储，而使用物理不可克隆功能(physically unclonable function)(PUF)。
背景技术
现场可配置器件，例如现场可编程门阵列(FPGA)，被广泛用于电子设计和算法的原型开发(prototyping)。此外，它们越来越多地被用作消费产品中的专用构造块。与ASIC(专用集成电路)相比，它们主要的优势是灵活性，因为它们可以在现场被重新配置。FPGA一般是使用通常称为配置比特流或简称为比特流的数据来配置的，所述数据在该器件被部署在应用中之后被供应至该器件。一种流行的FPGA是基于SRAM的FPGA。这种类型的FPGA芯片在板上仅具有易失性存储器，因此当电源被切断时会失去其配置。一旦上电(或者“启动”)，该FPGA就通过从外部非易失性存储器(例如，可编程只读存储器(PROM)、闪存器等)加载的比特流而被配置。
由于例如对基于集成电路(IC)的器件的克隆和/或该器件的未报道的生产过剩，损失了明显的收益。如此，高度期望的是：能够唯一地识别特定器件并且/或者阻止用未授权的配置数据对该器件作配置。唯一地识别现场可编程器件的一种已知方式是使用物理不可克隆功能(PUF)。这些PUF本质上是这样的随机功能，其以计算上不可行的方式绑定至物理器件，以在不使用物理器件来实际估计的情况下预测该功能的输出。由于PUF不能被复制(copy)或者模制(model)，所以配备有PUF的器件就成为了不可克隆的(参看，例如，1)P.Tuyls，G.J.Schrijen，B.Skoric，J.van Geloven，N.Verhaegh，R.Walters，“Read-proof hardware from protective coatings”，L.Goubin andM.Matsuit，Editors Proceedings of Cryptographic Hardware andEmbedded Systems 2006，volume 4249 of LNCS，pages 369-383，Springer 2006；或者2)J.Gua jardo，S.S.Kumar，G.J.Schrijen，PTuyls，“FPGA intrinsic PUFs and their use for IP protection”，P.Paillier and I.Verbauwhede，Editors Proceedings ofCryptographic Hardware and Embedded Systems Conference(CHES)2007，volume 4727 of LNCS，pages 63-80，Springer 2007)。
用于唯一地识别器件的PUF的一个已知实施例是所谓的SRAM PUF，该实施例基于如下事实：当SRAM单元(cell)被启动时，由于晶体管的阈电压差异(其转而是由掺杂差异导致的)，该SRAM单元以随机状态启动。当这被执行多次时，每一单元将在大多数情况下以相同的状态启动。
事实上，本发明可以用于任何类型的基于反馈环(feedback loop)的存储器元件，其中，所使用的晶体管经历NBTI并且易受生产参数影响，从而显示出所描述的启动行为。
在本申请中，任何显示出所描述的启动行为的存储器元件都被称为问题存储器元件(challengeable memory element)，或者简称为存储器元件。这样的存储器单元的实施例不仅包括前面提及的SRAM存储器单元，而且还包括基于交叉耦合锁存器(cross-coupled latch)的其他存储器单元——例如欧洲专利申请EP07114732.6中描述的蝶形PUF，以及像触发器(flip-flop)那样的存储器元件。
参考附图的图1，一个SRAM单元包括两个交叉耦合的反相器(inverter)1、2，它们具有经由另外两个晶体管(未示出)的外部连接。反相器1、2中的每一个都包括两个晶体管，其中一个晶体管是p-MOS晶体管，另一个是n-MOS晶体管。如本领域普通技术人员公知的，为了使p-MOS晶体管进入导通状态，施加至该晶体管的栅-源电压必须小于该晶体管的阈电压VT。因此，对于一个p-MOS晶体管，当施加至栅极的电压小于阈电压时，该晶体管进入导通状态。与此相反，对于一个n-MOS晶体管，当施加至栅极的电压小于阈电压时，该n-MOS晶体管用作电阻器(resistor)；而当施加至栅极的电压大于阈电压时，该n-MOS晶体管进入导通状态。
阈电压VT的值主要由晶体管中存在的掺杂材料的量决定，并且，由于掺杂材料的量在生产过程中不是恒定的，多个晶体管——即使它们在同一工厂生产即使它们属于同一批次——将具有一系列不同的阈电压。因此，这就意味着，被要求施加至晶体管以使其进入导通(或者电阻器)状态的栅-源电压也将不同。因此，不仅特定组的SRAM单元的启动值很有可能是每次相同的，而且不同SRAM单元的启动值很有可能是不同的。因此，一组SRAM单元的启动单元响应可以被认为是一种PUF。
然而，实际上，可能出现的主要问题是非对称老化(asymmetricalageing)，由于一种被称为负偏压温度不稳定性(NBTI)的现象，所述非对称老化主要影响SRAM单元中的p型MOSFET晶体管。NBTI在pMOS晶体管中的负偏压状况(Vgs＝-Vdd)下造成了界面陷阱(interfacetrap)的生成，由此造成该pMOS晶体管的阈电压减小。结果，受影响SRAM单元的优先启动行为(preferential start-up behaviour)可以随时间而改变，从而不利地(adversely)影响所述SRAM单元的PUF响应的可靠性。pMOS器件的由NBTI导致的这种退化(degradation)被称为预烧。
如前面所述，一些易于老化和具有类PUF性质(PUF-likeproperty)的其他存储器元件是上面提及的蝶形BUF和触发器，以及所有其他基于交叉耦合触发器或锁存器的存储器元件。
S.V.Kumar，Ch.H.Kim，S.S.Sapatnekar，“Impact on SRAM ReadStability and Design for Reliability”，Proceedings of the 7thInternational Symposium on Quality Electronic Design，pp210-218，2006描述了一种通过周期性地翻转(flip)SRAM单元中的数据内容来恢复该单元的静态噪声容限(Static Noise Margin)的方法。但是，该过程的工作基础是该单元被长时间上电，从而，如果该技术以软件实施，则会有时间天花板(time overhead)使得对于大的存储器阵列不可行；然而，如果该技术以硬件实施，则会明显有显著的成本和尺寸天花板。该技术使得一个SRAM单元中的两个pMOS晶体管更对称地老化，但是对于保持(preserve)SRAM单元的启动行为则是不理想的。
发明内容
本发明的一个目的是提供一种减小负偏压温度不稳定性对在集成电路中用作PUF响应的存储器元件启动行为的影响的方法。
根据本发明，提供了一种如权利要求1中所要求保护的方法。
通过该方法，在存储器元件的p-MOS晶体管的性能发生显著的暂时退化之前，由于启动过程而施加至存储器元件的负偏压被减小。通过将反相响应模式(inverse response pattern)保存在该存储器中，尽管该器件仍将有一些退化——因为仍将有一定的负偏压被施加至该存储器元件的p-MOS晶体管，但是这样的退化(或者“预烧”)是以使该存储器元件的启动值稳定的方式实现的，从而有效地改进了该存储器元件的启动行为。
在本发明的一个示例性实施方案中，对于每一启动过程，所述数据模式可以是在这一启动过程中生成的响应模式的反相(inverse)。
优选地，用密钥(key)对注册(enrolment)响应数据进行加密。用来加密该注册数据的密钥可以被隐藏在该器件上，或者，在FPGA的情况下，隐藏在FPGA配置比特流中。
然而，在一个更优选的实施方案中，该数据模式是在注册阶段获得的响应模式的反相。已经确定：与使用各启动阶段的响应模式的反相相比，使用在注册阶段获得的响应模式的反相能实现更好的抗预烧效果。在这种情况下，注册阶段优选地由生产者在生产时执行，或者由一个受信任的第三方在稍后的时间执行。
在一个优选的应用中，该器件可以包括一个现场可编程门阵列(FPGA)，在这种情况下，该存储器元件包括SRAM存储器单元，并且该数据模式——其优选地是在注册阶段确定的响应模式或者是用以重构该响应模式的助手数据(helper data)——有益地被存储(以受保护方式(protected way)，例如加密或者以助手数据形式)在外部存储器中、在将要运行在该芯片上的配置比特流或程序的旁边(或者打补丁到该比特流中)，所述外部存储器可以是设置在与该FPGA所位于的同一印刷电路板上的非易失性存储器。
也根据本发明，提供了一种用于实施根据权利要求1的方法的电子器件。
在一个示例性实施方案中，该电子构件可以包括：一个FPGA，其包括一个SRAM单元阵列，并且该存储装置可以包括一个被纳入该器件之内或者与该器件相邻的非易失性存储器。然而，替代地，该构件可以包括一个ASIC——其板上带有SRAM存储器单元作为存储器元件以及非易失性存储器，或者一个具有相同性质的智能卡。
在本发明的又一实施方案中——其中该存储器是FPGA的一部分——提供了一种用于如上面所限定的电子构件的电子存储器件，在该电子存储器件上存储了一种数据模式，该数据模式至少应用于这样的存储器元件——该存储器元件中含有启动值的第一响应模式，其中，该数据模式优选地是在注册阶段确定的响应的反相。
进一步，提供了一种计算机程序产品，其包括处理器可执行指令(processor-executable instructions)，该指令当被加载并运行在所述处理器上时，实施根据权利要求1的方法。
更进一步，提供了一种计算机程序产品，其包括配置数据，优选地以比特流形式，该比特流当被加载到可配置电子电路中时，配置该电子电路以执行根据权利要求1的方法。
为避免疑问，注册阶段可以是任何这样的启动过程：在该启动过程中测量针对器件的响应，且从该启动过程中第一次提取密钥或者“标识符”(“第一次”被解释成相对的，即一期(a session of)注册和认证中的第一次)。响应模式是在注册阶段或者验证阶段由于启动过程而从存储器元件读出的数据。可能的是：使用该器件中的所有存储器元件来生成该标识符，随后生成用于在验证阶段使用的响应模式。然而，由于第一响应模式需要被写回至以此方式使用的所有单元，且期望以这种方式使用的元件的量最小化，所以优选的是为此目的仅使用存储器元件的一个子集。因此，应理解，改变所选的存储器元件子集(在注册阶段从其中读出启动数据)即可改变器件的标识符；并且/或者，通过分别使用两个或更多个存储器元件子集来生成两个或更多个标识符，可以为器件定义多于一个的标识符。
通过参照这里描述的实施方案，将显明并阐明本发明的这些和其他方面。
附图说明
现在将仅通过实施例的方式并且参考附图来描速本发明的实施方案，在附图中：
图1是一个SRAM单元的局部示意图；
图2是示出了根据本发明的一个示例性实施方案的启动过程的主要步骤的示意流程图；和
图3以图表形式示出了注册测量的启动值与通过针对本发明一个示例性实施方案的试验获得的在稍后时间的测量值之间的汉明距离(Hamming distance)。示出了三种情况：“新启动值(fresh start-upvalue)”指的是在每次启动测量后，最新近的启动值被保存在存储器中；“反相的新启动值”指的是在测量所述启动值之后，这些值的反相被写回至所述SRAM存储器单元；“反相的黄金启动值”指的是在每次启动测量后，在注册阶段测得的启动值的反相被写回。
具体实施方式
为了完整性，回溯至附图的图1，SRAM单元包括两个交叉耦合的反相器1、2，它们具有经由另外两个晶体管(未示出)的外部连接。反相器1、2中的每一个都包括两个晶体管，其中一个晶体管是p-MOS晶体管，另一个是n-MOS晶体管。如本领域普通技术人员公知的，为了使p-MOS晶体管进入导通状态，施加至该晶体管的栅-源电压必须小于该晶体管的阈电压VT。因此，对于一个p-MOS晶体管，当施加至栅极的电压小于阈电压时，该晶体管进入导通状态。与此相反，对于一个n-MOS晶体管，当施加至栅极的电压小于阈电压时，该n-MOS晶体管用作电阻器；而当施加至栅极的电压大于阈电压时，该n-MOS晶体管进入导通状态。
如果该SRAM上的供应电压(supply voltage)是零，则该SRAM单元的这两个pMOS晶体管都处于导通状态，而这两个nMOS晶体管都处于非导通状态。随着该SRAM单元上的电压开始增大(在启动时)，这两个pMOS晶体管的栅极上的电压相应地开始减小。假定，例如，V1T＜V2T。在这种情况下，该SRAM单元上的上升电压将首先影响pMOS1，稍后(随着该SRAM单元上的电压继续上升)影响pMOS2。结果，pMOS1首先进入非导通状态，以使反相器1的输出是低的且反相器2的输出是高的，并且该SRAM单元包含“0”。另一方面，如果V2T＜V1T，则该SRAM单元将在启动时包含“1”。因此，SRAM单元的启动行为依赖于各SRAM单元的这对阈电压V1T和V2T之间的关系，且由于上面提及的掺杂浓度，这些关系在单元阵列上将基本随机分布。这一事实，还有一个SRAM单元阵列在多个启动事件中的响应每次很有可能相同这一事实，导致了将每个SRAM阵列的响应模式用作一个PUF。
然而，实际上，可能出现的主要问题是非对称老化，由于一种被称为负偏压温度不稳定性(NBTI)的现象，所述非对称老化主要影响SRAM单元中的p型MOSFET晶体管。NBTI在pMOS晶体管中的升高的温度下的负偏压状况(Vgs＝-Vdd)下造成了界面陷阱的生成，由此造成该pMOS晶体管的阈电压减小。结果，受影响SRAM单元的优先启动行为可以随时间而改变，从而不利地影响该FPGA的PUF响应的可靠性。pMOS器件的由NBTI导致的这种退化被称为预烧。
考虑SRAM单元的优先启动状态是“1”这一情况(即，据上面给出的实施例，V2T＜V1T)。如果随后写入的配置数据的值也是“1”，换言之，如果值“1”被保存在该存储器中一段较长时间(超过启动)，则在反相器1的pMOS晶体管上将存在一个负偏压(即，V1gs＝-Vdd)。如前面解释的，NBTI将造成V1T随时间而减小。因此，在某一点，V1T将减小至V2T＞V1T。这意味着，该SRAM单元的启动行为将从优先启动行为改变，以使当它被启动时将包含“0”而不是“1”。另一方面，当“0”被写入该SRAM单元后，反相器2的pMOS晶体管上将存在一个负偏压(即，V2gs＝-Vdd)。因此，在这种情况下，NBTI将造成V2T减小，从而V1T和V2T之间的差将进一步增大，以使该SRAM单元的优先零启动状态将变得更显著。
根据本发明，建议在测量初始响应模式之后将响应模式的反相写入SRAM单元阵列，以减轻NBTI对SRAM单元的优先启动状态的影响。一个示出了根据本发明的完整启动过程的主要步骤的流程图被提供在附图的图2中。
NBTI是一个相当慢的机制，且已有记载，只有在负偏压已经连续被施加达105秒(约为1.16天)时，静态噪声容限(SNM)的退化量才是显著的。因此，如果这些单元的内容在启动之后不久被翻转(可以假定为至少一天一次)，则该pMOS晶体管的性能的大部分——如果不是全部——可以被保持。
在本发明的一个示例性实施方案中，在启动后施加至SRAM单元阵列的“对策”可以包括：在该特定启动过程中确定的响应模式的反相。在这种情况下，所确定的响应模式将被写入该FPGA的非易失性存储器，反相功能被施加至该FPGA的非易失性存储器，从而随后创建的反相响应模式被施加为对该SRAM阵列的输入。
然而，在一个替代的、更加优选的实施方案中，在启动后施加至SRAM单元阵列的“对策”(即，“第二响应模式”)包括：在注册阶段(由生产者在生产时或者由受信任的第三方在稍后的时间执行)确定的响应模式的反相。不仅这降低了要求执行的处理量(因为原始响应模式的反相可以在注册阶段被生成并在该FPGA的非易失性存储器的整个寿命中被存储在该FPGA的非易失性存储器中，而非必须为每一启动过程提供实现反相功能的手段)，而且发明人已经确定这改进了PUF的可靠性，如附图的图3中以图表示出的，其中反相的“黄金启动”值指的是，在注册阶段测得的响应模式的反相，该值在该器件的非易失性存储器的老化过程中被存储在该器件的非易失性存储器中。
应理解，尽管已经在上文具体针对FPGA描述了本发明，但本发明可以同等地应用至构建有验证内在标识符(verification intrinsicidentifiers)和安全密钥(secure keys)的其他类型的集成电路(例如，DSP微控制器、ASIC、智能卡IC等)。
也应注意，上面提及的实施方案解释而非限制本发明，并且本领域普通技术人员在不违背由附随的权利要求限定的本发明范围的前提下，将能够设计许多替代实施方案。在权利要求中，任何放置在括号中的参考符号不应被解释为限制权利要求。词语“包括”及类似物不排除存在权利要求或整个说明书中列举之外的元件或步骤。元件的单数形式不排除指代复数个该元件，反之亦然。本发明可以被实施为包括若干分立元件的硬件，并且可以被实施为一种被适当编程的计算机。在一个列举了若干装置的产品权利要求中，这些装置中的若干可以被实现为同一个硬件。仅凭特定措施被记载在互不相同的独立权利要求中这一事实，并不表明这些措施的组合不能被利用。

Claims (6)

1.一种用于减轻预烧作用以及使得能够针对包括多个问题存储器元件的器件执行启动程序的方法，其中，所述存储器元件能够一旦启动就生成有用于识别的启动值响应模式，因为该响应模式依赖于所述存储器元件的物理性质，所述方法包括如下步骤：在所述存储器元件启动之后，向所述存储器元件写入这样的数据模式，该数据模式是之前从相应存储器元件读出的响应模式的反相。
2.根据权利要求1的方法，其中，对于每一启动过程，被写入的数据模式是由这一启动过程产生的响应模式的反相。
3.根据权利要求1的方法，其中，被写入的数据模式是固定的，且是在注册阶段产生的响应模式的反相。
4.根据权利要求3的方法，其中，在注册阶段确定的响应被存储在非易失性存储器中，所述非易失性存储器可以被纳入所述器件自身中。
5.根据权利要求3的方法，其中，所述响应以受保护形式被存储。
6.一种被布置以实施根据权利要求1的方法的电子器件。
CN200980109768.XA 2008-04-17 2009-04-16 减轻由负偏压温度不稳定性导致的预烧作用的方法 Active CN101981540B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08154744 2008-04-17
EP08154744.0 2008-04-17
PCT/IB2009/051592 WO2009128044A1 (en) 2008-04-17 2009-04-16 Method of reducing the occurrence of burn-in due to negative bias temperature instability

Publications (2)

Publication Number Publication Date
CN101981540A CN101981540A (zh) 2011-02-23
CN101981540B true CN101981540B (zh) 2013-03-20

Family

ID=40775194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980109768.XA Active CN101981540B (zh) 2008-04-17 2009-04-16 减轻由负偏压温度不稳定性导致的预烧作用的方法

Country Status (8)

Country Link
US (1) US8339875B2 (zh)
EP (1) EP2269133B1 (zh)
JP (1) JP5586582B2 (zh)
KR (1) KR101690196B1 (zh)
CN (1) CN101981540B (zh)
ES (1) ES2584527T3 (zh)
IL (1) IL207712A (zh)
WO (1) WO2009128044A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010024622B4 (de) * 2010-06-22 2012-12-13 Infineon Technologies Ag Identifikationsschaltung und Verfahren zum Erzeugen eines Identifikationsbits
FR2964278A1 (fr) 2010-08-31 2012-03-02 St Microelectronics Rousset Extraction de cle dans un circuit integre
WO2012045627A1 (en) * 2010-10-04 2012-04-12 Intrinsic Id B.V. Physical unclonable function with improved start-up behavior
US8659322B2 (en) * 2011-01-28 2014-02-25 Freescale Semiconductor, Inc. Memory having a latching sense amplifier resistant to negative bias temperature instability and method therefor
US20130141137A1 (en) * 2011-06-01 2013-06-06 ISC8 Inc. Stacked Physically Uncloneable Function Sense and Respond Module
US8590010B2 (en) * 2011-11-22 2013-11-19 International Business Machines Corporation Retention based intrinsic fingerprint identification featuring a fuzzy algorithm and a dynamic key
US20130155795A1 (en) * 2011-12-19 2013-06-20 Mayank Gupta Methodology for Recovering Failed Bit Cells in an Integrated Circuit Memory
US9093128B2 (en) * 2012-11-05 2015-07-28 Infineon Technologies Ag Electronic device with a plurality of memory cells and with physically unclonable function
US20150063010A1 (en) * 2013-08-27 2015-03-05 Synopsys, Inc. Negative bias thermal instability stress testing for static random access memory (sram)
US9729317B2 (en) * 2014-01-30 2017-08-08 Mentor Graphics Corporation Optical physical uncloneable function
US9202554B2 (en) 2014-03-13 2015-12-01 International Business Machines Corporation Methods and circuits for generating physically unclonable function
US10142335B2 (en) 2015-12-18 2018-11-27 International Business Machines Corporation Dynamic intrinsic chip identification
US10146464B2 (en) 2016-06-30 2018-12-04 Nxp B.V. Method for performing multiple enrollments of a physically uncloneable function
US11343108B2 (en) * 2019-06-12 2022-05-24 Arizona Board Of Regents On Behalf Of Northern Arizona University Generation of composite private keys

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187011A (zh) * 1996-12-27 1998-07-08 国际商业机器公司 具有单个位线的四器件静态随机访问存储器单元
CN1638278A (zh) * 2003-12-23 2005-07-13 国际商业机器公司 降低偏置温度不稳定性效应的方法和设备
WO2006053304A2 (en) * 2004-11-12 2006-05-18 Pufco, Inc. Volatile device keys and applications thereof
EP1887459A2 (en) * 2004-10-15 2008-02-13 Nxp B.V. Integrated circuit with a true random number generator

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54136236A (en) * 1978-04-14 1979-10-23 Nec Corp Readout and write-in enable memory
JPS6085496A (ja) * 1983-10-17 1985-05-14 Toshiba Corp 半導体メモリ
JPH0660668A (ja) * 1992-08-11 1994-03-04 Toshiba Corp マイクロコンピュータ
JP3759758B2 (ja) * 1994-02-03 2006-03-29 株式会社ルネサステクノロジ 半導体記憶装置
JPH09171696A (ja) * 1995-12-20 1997-06-30 Hitachi Ltd 強誘電体記憶装置
JP3556446B2 (ja) * 1997-10-31 2004-08-18 株式会社東芝 半導体集積回路
JP3835968B2 (ja) * 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
JP5013387B2 (ja) * 2000-12-01 2012-08-29 ルネサスエレクトロニクス株式会社 集積回路装置の識別方法、集積回路装置の製造方法、集積回路装置、半導体チップ及び実装体
JPWO2002050910A1 (ja) * 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
US6667917B1 (en) * 2001-06-15 2003-12-23 Artisan Components, Inc. System and method for identification of faulty or weak memory cells under simulated extreme operating conditions
JP2006054499A (ja) 2002-07-09 2006-02-23 Renesas Technology Corp 半導体集積回路装置及びそれを用いた半導体システム
US7243276B2 (en) * 2003-11-06 2007-07-10 International Business Machines Corporation Method for performing a burn-in test
JP2005252696A (ja) * 2004-03-04 2005-09-15 Funai Electric Co Ltd 撮像システム
JP4288248B2 (ja) 2005-03-11 2009-07-01 インターナショナル・ビジネス・マシーンズ・コーポレーション バイアス温度不安定性（ｂｔｉ）効果を低減するための方法および装置
US20070271421A1 (en) 2006-05-17 2007-11-22 Nam Sung Kim Reducing aging effect on memory
WO2009024913A2 (en) 2007-08-22 2009-02-26 Intrinsic Id Bv Identification of devices using physically unclonable functions
US7869251B2 (en) * 2008-09-26 2011-01-11 Lsi Corporation SRAM based one-time-programmable memory
JP2010219620A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体集積回路
JP2012064292A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187011A (zh) * 1996-12-27 1998-07-08 国际商业机器公司 具有单个位线的四器件静态随机访问存储器单元
CN1638278A (zh) * 2003-12-23 2005-07-13 国际商业机器公司 降低偏置温度不稳定性效应的方法和设备
EP1887459A2 (en) * 2004-10-15 2008-02-13 Nxp B.V. Integrated circuit with a true random number generator
WO2006053304A2 (en) * 2004-11-12 2006-05-18 Pufco, Inc. Volatile device keys and applications thereof

Also Published As

Publication number Publication date
CN101981540A (zh) 2011-02-23
EP2269133B1 (en) 2016-05-11
KR101690196B1 (ko) 2016-12-27
JP2011518402A (ja) 2011-06-23
IL207712A (en) 2017-06-29
ES2584527T3 (es) 2016-09-28
WO2009128044A1 (en) 2009-10-22
US20110103161A1 (en) 2011-05-05
IL207712A0 (en) 2010-12-30
EP2269133A1 (en) 2011-01-05
KR20100135258A (ko) 2010-12-24
JP5586582B2 (ja) 2014-09-10
US8339875B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
CN101981540B (zh) 减轻由负偏压温度不稳定性导致的预烧作用的方法
US11495300B2 (en) Method and apparatus for PUF generator characterization
Garg et al. Design of SRAM PUF with improved uniformity and reliability utilizing device aging effect
Bhargava et al. An efficient reliable PUF-based cryptographic key generator in 65nm CMOS
JP5881715B2 (ja) 開始挙動が改善された物理的複製不可能関数
Keller et al. Dynamic memory-based physically unclonable function for the generation of unique identifiers and true random numbers
Baturone et al. Improved generation of identifiers, secret keys, and random numbers from SRAMs
US20200044871A1 (en) Method and apparatus for puf generator characterization
Ganta et al. Study of IC aging on ring oscillator physical unclonable functions
Rashid et al. True random number generation using latency variations of FRAM
Wild et al. Enabling sram-pufs on xilinx fpgas
Wang et al. Aging-resilient SRAM-based true random number generator for lightweight devices
Barbareschi et al. Testing 90 nm microcontroller SRAM PUF quality
Mispan et al. NBTI aging evaluation of PUF-based differential architectures
Pandey et al. Noise-resilient SRAM physically unclonable function design for security
Kiamehr et al. Leveraging aging effect to improve SRAM-based true random number generators
Roelke et al. Controlling the reliability of SRAM PUFs with directed NBTI aging and recovery
Zhang et al. Statistical analysis and design of 6T SRAM cell for physical unclonable function with dual application modes
WO2019043551A1 (en) NON-RELIABLE BIT DETECTION IN TRANSISTOR CIRCUITRY
US10999083B2 (en) Detecting unreliable bits in transistor circuitry
Verbauwhede et al. Security and reliability–friend or foe
Duan et al. Protecting sram puf from bti aging-based cloning attack
Bahrami et al. Challenges in generating true random numbers considering the variety of corners, aging, and intentional attacks
Lu et al. A reliable, low-cost, low-energy physically unclonable function circuit through effective filtering
US11928248B1 (en) Semiconductor device with mechanism to prevent reverse engineering

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant