CN101977056A - 适用于普通cmos工艺的电荷传输电路及电荷传输控制开关 - Google Patents

Abstract

本发明提供了一种适用于普通CMOS工艺的高精度电荷加减传输电路及其电荷传输控制开关，所述电荷加减传输电路包括一个电荷传输开关、第一电荷存储节点和连接到第一电荷存储节点的第一电荷存储电容、第二电荷存储节点和连接到第二电荷存储节点的第二和第三电荷存储电容连接。该电荷加减传输电路能实现精确的电荷加减操作并能够精确控制所传输的电荷量大小，可以广泛应用于电荷耦合流水线模数转换器中各级电荷耦合子级流水电路中。

Description

适用于普通CMOS工艺的电荷传输电路及电荷传输控制开关

技术领域

本发明涉及一种适用于普通CMOS工艺的高精度电荷加减传输电路及其电荷传输控制开关。

背景技术

随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。

目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过逐级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级，每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷耦合流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷耦合流水线模数转换器采用电荷耦合信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。

一个电荷耦合流水线模数转换器通常包括以下模块：(1)一个电荷耦合采样保持电路，其用于将模拟输入电压转换成对应大小成比例的电荷包，并将电荷包传输给第一级子级电路；(2)N级基于电荷耦合信号处理技术的子级流水线电路，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；(3)最后一级(第N+1级)电荷耦合子级流水线电路，其将第N级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；(4)延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；(5)数字校正电路模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器数字输出码；(6)时钟信号产生电路，其用于提供前述所有电路模块工作需要的时钟信号；(7)基准信号产生电路，其用于提供前述所有电路模块工作需要的基准信号和偏置信号。

在电荷耦合流水线模数转换器中，各级电荷耦合流水线子级电路由本级电荷传输控制开关、多个电荷物理存储节点、多个连接到电荷存储节点的电荷存储元件、多个比较器、多个受比较器输出结果控制的基准电荷选择电路在控制时钟的控制下构成。各级流水线子级电路的工作过程中，电荷的传输、加/减、比较量化等功能均围绕各子级的电荷物理存储节点进行。

由于流水线模数转换器的实现包括了大量的数字电路，而普通CMOS工艺是实现这些大规模数字电路的最佳工艺。要借助数字信号处理技术来实现超高速和超高精度的电荷耦合流水线模数转换器，最核心的一个问题就是电荷包的存储传输、比较量化以及加减运算等关键步骤在现有的普通CMOS工艺条件下能够高效并精确地实现。因此，为借助大规模数字信号处理技术来实现高速度和高精度电荷耦合流水线模数转换器，必须提供一种适用于普通CMOS工艺的高精度电荷加减传输电路。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种适用于普通CMOS工艺的高精度电荷加减传输电路及其电荷传输控制开关，使电荷包的存储传输、比较量化以及加减运算等关键步骤在现有的普通CMOS工艺条件下能够高效并精确地实现。

按照本发明提供的技术方案，所述电荷传输控制开关包括：一个NMOS开关管和一个电压比较器电路；所述电压比较器电路的第一输入端连接第一电荷存储节点、第二输入端连接第二电荷存储节点、第三输入端连接基准电压信号，电压比较器电路的控制端连接电荷传输控制信号，电压比较器电路的输出端连接到NMOS开关管的栅极；所述电压比较器的输入端对第一电荷存储节点和第二电荷存储节点的电压差变化量进行检测，并将所述电压差变化量和基准电压信号进行比较，比较结果用于控制NMOS开关管的开和关。

所述电荷传输控制开关在进行一次电荷传输过程中所传输的电荷量满足下式

Q＝(Ci+Co)×ΔV/2

其中：

Q为电荷传输控制开关在进行一次电荷传输过程中所传输的电荷量；

Ci为第一电荷存储节点的电荷存储电容值；

Co为第二电荷存储节点的电荷存储电容值；

ΔV为电荷传输过程中第一和第二电荷存储节点之间的电压差变化量。

一种适用于普通CMOS工艺的电荷传输电路，包括：第一电荷存储节点、第二电荷存储节点、电荷传输控制开关、第一电容和第二电容；电荷传输控制开关两端分别连接到第一和第二电荷存储节点；第一电容的底极板连接到第一电荷存储节点，第一电容顶极板连接到第一电荷传输控制时钟；第二电容的底极板连接到第二电荷存储节点，第二电容顶极板连接到第二电荷传输控制时钟；所述第一和第二电荷传输控制时钟为相位相反时钟。其中的电荷传输控制开关使用前述电荷传输控制开关。

若要电荷以电子负电荷的形式由第一电荷存储节点向第二电荷存储节点传输，则在第二电荷存储节点和第一电荷存储节点之间制造一个正的电压差；若要电荷以正电荷的形式由第一电荷存储节点向第二电荷存储节点传输，则在第二电荷存储节点和第一电荷存储节点之间制造一个负的电压差。

一种适用于普通CMOS工艺的电荷加减传输电路包括：第一电荷存储节点、第二电荷存储节点、电荷传输控制开关、第一电容、第二电容和第三电容；电荷传输控制开关两端分别连接到第一和第二电荷存储节点；第一电容的底极板连接到第一电荷存储节点，第一电容顶极板连接到第一电荷传输控制时钟；第二电容的底极板连接到第二电荷存储节点，第二电容顶极板连接到第二电荷传输控制时钟；第三电容的底极板连接到第二电荷存储节点，第三电容顶极板连接到电荷加减控制信号；所述第一和第二电荷传输控制时钟为相位相反时钟。其中的电荷传输控制开关使用前述电荷传输控制开关。

通过改变第三电容顶极板的电荷加减控制信号实现对第二电荷存储节点上所存储的电荷量的加减；所述电荷加减控制信号变化量与第二电荷存储节点上所存储电荷的变化量满足下式

ΔQ＝ΔVc×C44-ΔVo2×(C43+C44)

其中：

ΔQ为第二电荷存储节点上所存储电荷的变化量；

ΔVc为第三电容顶极板的电荷加减控制信号变化量；

ΔVo2为电荷加减过程中第二电荷存储节点上的电压变化量；

C43为第二电容的电容值大小；

C44为第三电容的电容值大小。

本发明的优点是：所述适用于普通CMOS工艺的高精度电荷加减传输电路，能实现精确的电荷加减操作并能够精确控制所传输的电荷量大小，可以广泛应用于电荷耦合流水线模数转换器中各级电荷耦合子级流水电路中。

附图说明

图1(A)～(F)为CCD器件电荷传输原理示意图。

图2为本发明电荷传输电路原理图。

图3为本发明电荷传输电路工作波形图。

图4为本发明电荷加减传输电路原理图。

图5为本发明电荷加减传输电路工作波形图。

图6为本发明基本电荷传输控制开关电路原理图。

图7为本发明基本电荷传输开关工作波形示意图。

图8为本发明能精确控制电荷传输量的电荷传输控制开关电路原理图。

图9为本发明能精确控制电荷传输量的电荷传输开关的工作波形示意图。

图10为本发明在电荷耦合流水线模数转换器中的一种应用示意图。

具体实施方式

下面将结合附图对本发明优选实施方案进行详细说明。

图1所示为CCD器件电荷传输原理示意图。电荷传输过程，是指CCD势阱中的电荷从一个位置转移到另一个位置。在图1(A)中假设第二个电极下的势阱中已存储有电荷包，该电极上的电压为10V，其它三个电极上的电压为2V(2V＞Vth)，则所有电极下均有势阱，只是10V电极下的势阱比2V电极下的势阱深得多。图1(B)中，如果把第三个电极下的电压增加到10V，那么第二和第三两个电极下的势阱将合并，第二个电极下的电荷包将分配到两个势阱中。图1(C)中，若把第二个电极上的电压降到2V，在两个极板下势阱之间会产生一个自感生电场，第二个电极板下势阱中存储的电荷会在这个自感生电场电场的作用下向第三个电极板下势阱运动，如图1(D)中所示。最后留在这两个势阱中的电荷将全部流到第三个极板下的势阱中，从而实现了电荷包的右移一位，如图1(E)所示。不断改变电极上的控制电压，就能够使电荷包可控地传输。

对于CCD器件来说，其势阱中电荷的传输可以分为两个不同阶段，首先电荷密度较大时主要靠自感生电场传输，而当电荷密度较小时主要靠电荷的热扩散，其电荷的传输效率与时间成正比。由于CCD器件的特殊结构，CCD器件无法在普通CMOS工艺条件下实现。但是CCD器件传输的基本思想和原理为电荷在不同势阱中靠感生电场和热扩散传输，该基本思想可以借助普通CMOS工艺上的元器件实现。

图2所示即为本发明基于普通CMOS工艺的电荷传输电路原理图。电荷传输电路包括：两个电荷存储节点Ni和No、一个连接在两个电荷存储节点之间的电荷传输控制开关、连接到第一电荷存储节点Ni的第一电容和连接到第二电荷存储节点No的第二电容。

上述电路的连接关系为：第一电容的底极板一端连接到第一电荷存储节点，顶极板一端连接到电荷传输控制时钟Clk；第二电容的底极板一端连接到第二电荷存储节点，顶极板一端连接到电荷传输控制时钟Clkn；电荷传输控制开关的控制端连接到传输信号Ct，电荷传输控制开关两端连接到第一和第二电荷存储节点Ni和No。其中控制时钟Clk和Clkn为相位相反时钟。

该电荷传输电路工作波形示意图如图3所示。在t0时刻以前，第一和第二电荷存储节点Ni和No上存储着各自独立的电荷，电荷传输控制开关处于关闭状态，电荷传输过程未启动。

当t0时刻到来时，控制时钟Clk和Clkn的状态发生变化，Clkn由低电平向高电平切换，Clk由高电平向低电平切换，此时由于各电荷存储节点上连接的电容22和23上所存储电荷不会发生突变，第一和第二电荷存储节点Ni和No上的电压就会发生阶跃变化，第一电荷存储节点Ni上的电压被拉低，而第二电荷存储节点No上的电压被拉高，由于此时第一和第二电荷存储节点Ni和No上的电荷不存在泄放通路，第一和第二电荷存储节点Ni和No上的电压将保持不变并且存在一个明显的电压差。

当t1时刻到来时，电荷传输控制开关的开关控制信号Ct变为高电平，电荷传输控制开关21导通，第一和第二电荷存储节点Ni和No之间便存在一个电荷泄放通路，由于此时第一和第二电荷存储节点Ni和No上的电压存在一个明显的电压差，即VNi大于VNo，该电压差的存在会导致第一和第二电荷存储节点Ni和No之间产生感生电场，导致第一和第二电荷存储节点Ni和No上存储的电荷在感生电场的作用下发生转移，假设电荷以电子的形式运动，则电子的运动方向为由第一电荷存储节点Ni向第二电荷存储节No运动，引起第一电荷存储节点Ni的电压升高，第二电荷存储节No的电压降低，随着电荷的不断转移两电荷存储节点之间的电压差不断减小，引起第一和第二电荷存储节点Ni和No之间的感生电场逐渐减小，电荷转移速度不断降低，电压变化速率也随之降低，若电荷传输控制开关21一直导通，则该电荷传输转移过程将会一直持续，直到第一和第二电荷存储节点Ni和No之间的电压相等，感生电场为0。

随着t2时刻的到来，Ct变为低电平，电荷传输控制开关21关断，第一和第二电荷存储节点Ni和No之间存在电荷泄放通路被断开，第一和第二电荷存储节点Ni和No之间的电荷转移工作结束。由于不存在泄放通路，第一和第二电荷存储节点Ni和No上的电压将保持不变。电荷由第一电荷存储节点Ni向第二电荷存储节点No的传输工作完成。

上述过程中，若电荷传输过程中没有损失，则流出第一电荷存储节点Ni的电荷为Qi＝C22×ΔVi，注入第二电荷存储节点No的电荷为Qo＝C23×ΔVo，并且有Qi＝C22×ΔVi＝Qo＝C23×ΔVo，若设置C22＝C23，则有ΔVi＝ΔVo。并且电荷若以正电荷的形式进行传输，只需将电荷传输过程中电荷传输节点之间的电压差方向改变即可。即，若要电荷以电子负电荷的形式由第一电荷存储节点Ni向第二电荷存储节点No传输，我们必须使第二电荷存储节点No和第一电荷存储节点Ni之间存在一个正的电压差；若要电荷以正电荷的形式由第一电荷存储节点Ni向第二电荷存储节点No传输，我们必须使第二电荷存储节点和第一电荷存储节点Ni之间存在一个负的电压差。

图4所示为本发明基于普通CMOS工艺的电荷加减传输电路原理图。电荷加减传输电路在图2中所示电荷传输电路的第二电荷存储节点上连接了另外一个电荷加减电容构成，包括两个电荷存储节点Ni和No、一个连接在两个电荷存储节点之间的电荷传输控制开关、连接到第一电荷存储节点Ni的第一电容、连接到第二电荷存储节点No的第二电容、连接到第二电荷存储节点No的第三电容。

上述电路的连接关系为：第一电容的底极板一端连接到第一电荷存储节点，顶极板一端连接到电荷传输控制时钟Clk；第二电容的底极板一端连接到第二电荷存储节点，顶极板一端连接到电荷传输控制时钟Clkn；第三电容的底极板一端连接到第二电荷存储节点，顶极板一端连接到电荷加减控制信号Vc；电荷传输控制开关的控制端连接到传输信号Ct，电荷传输控制开关两端连接到第一和第二电荷存储节点Ni和No。其中控制时钟Clk和Clkn为相位相反时钟。

电荷加减传输电路工作波形如图5所示。在t0时刻以前，第一和第二电荷存储节点Ni和No上存储着各自独立的电荷，电荷传输控制开关处于关闭状态，电荷传输过程未启动。

当t0时刻到来时，控制时钟Clk、Clkn和电荷加减控制信号Vc的状态发生变化，Vc和Clkn电压相同，并同时由低电平向高电平切换，Clk由高电平向低电平切换；此时由于各电荷存储节点上所存储电荷不会发生突变，第一和第二电荷存储节点Ni和No上的电压就会发生阶跃变化，第一电荷存储节点Ni上的电压被拉低，而第二电荷存储节点No上的电压被拉高，由于此时第一和第二电荷存储节点Ni和No上的电荷不存在泄放通路，第一和第二电荷存储节点Ni和No上的电压将保持不变并且存在一个明显的电压差。

当t1时刻到来时，电荷传输控制开关的开关控制信号Ct变为高电平，电荷传输控制开关41导通，第一和第二电荷存储节点Ni和No之间便存在一个电荷泄放通路，由于此时第一和第二电荷存储节点Ni和No上的电压存在一个明显的电压差，即VNi大于VNo，该电压差的存在会导致第一和第二电荷存储节点Ni和No之间产生感生电场，导致第一和第二电荷存储节点Ni和No上存储的电荷在感生电场的作用下发生转移，假设电荷以电子的形式运动，则电子的运动方向为由第一电荷存储节点Ni向第二电荷存储节No运动，引起第一电荷存储节点Ni的电压升高，第二电荷存储节No的电压降低，随着电荷的不断转移两电荷存储节点之间的电压差不断减小，引起第一和第二电荷存储节点Ni和No之间的感生电场逐渐减小，电荷转移速度不断降低，电压变化速率也随之降低。

随着t2时刻的到来，Ct变为低电平，电荷传输控制开关41关断，第一和第二电荷存储节点Ni和No之间存在电荷泄放通路被断开，第一和第二电荷存储节点Ni和No之间的电荷转移工作结束。由于不存在泄放通路，第一和第二电荷存储节点Ni和No上的电压将保持不变。电荷由第一电荷存储节点Ni向第二电荷存储节点No的传输工作完成。

随着t3时刻的到来，连接在第三电容上极板的电荷加减控制信号Vc发生变化，Vc电压由高向低降低ΔVc的电压，此时由于第二电荷存储节点No所连接的第三电容44的上所存储电荷不会发生突变，第二电荷存储节点No上的电压就会发生一个降低的阶跃变化；然而此时第二电荷存储节点No上所连接的第二电容43和第三电容之间存在一个电荷耦合重新分布的通道，第二电容43和第三电容之间会发生电荷重分布，第二电荷存储节点No上的电压将会小幅慢慢抬高，最终达到一个平衡。

t4时刻，第二电荷存储节点No上所连接的第二电容43和第三电容之间发生的电荷重分布过程结束，最终达到一个平衡；此时，第二电荷存储节点No上所存储电荷总量将会发生变化，由原来电荷传输过程结束时的稳定电压再一次降低ΔVo2；由于第二电荷存储节点No上所连接的第二电容43和第三电容之间发生的电荷重分布过程结束并且不存在其他电荷泄放通道，第二电荷存储节点No上的电压将保持不变，电荷加减工作完成。

上述过程中，若电荷传输过程中没有损失，则在t3时刻以前，电荷传输过程与图2中所示电荷传输电路完全相同，流出第一电荷存储节点Ni的电荷为Qi＝C42×ΔVi，注入第二电荷存储节点No的电荷为Qo＝(C43+C44)×ΔVol，并且有Qi＝C42×ΔVi＝Qo＝(C43+C44)×ΔVol。

假设t2～t3时刻第二电荷存储节点No上的电压为Vo3，第二和第三电容的上极板电压分别为Vclkn和Vc3；t4时刻第二电荷存储节点No上的电压为Vo4，第三电容的上极板电压为Vc4。

在t2～t3时刻，第二电荷存储节点No上所存储的电荷为：

Q3＝(Vclkn-Vo3)×C43+(Vc3-Vo3)×C44

在t4时刻以后，第二电荷存储节点No上所存储的电荷为：

Q4＝(Vclkn-Vo4)×C43+(Vc4-Vo4)×C44

则在t2～t4时间段中，第二电荷存储节点No上所存储的电荷的变化量为：ΔQ＝Q4-Q3

＝(Vclkn-Vo3)×C43+(Vc3-Vo3)×C44-((Vclkn-Vo4)×C43+(Vc4-Vo4)×C44)

＝(Vo4-Vo3)×C43+(Vc3-Vc4)×C44+(Vo4-Vo3)×C44

＝(Vo4-Vo3)×(C43+C44)+(Vc3-Vc4)×C44

＝ΔVc×C44-ΔVo2×(C43+C44)

其中：

ΔVc为第三电容上极板的电压变化量；

ΔVo2为电荷传输完成之后第二电荷存储节点上的电压变化量；

C43为第二电容的电容值大小；

C44为第三电容的电容值大小。

从上式可以看出：通过改变第三电容上极板的电压可以改变ΔVc第二电荷存储节点No上所存储的电荷量，因而可以通过改变ΔVc的正负来实现对第二电荷存储节点No上所存储的电荷的加减。

图6所示为本发明一种基本电荷传输控制开关电路。基本电荷传输控制开关电路为一个NMOS开关管61，NMOS开关管61的源漏端分别连接到第一和第二电荷存储节点，NMOS开关管61的栅极分别连接到电荷传输控制信号。当电荷传输控制信号Ct为高电平时，第一和第二电荷存储节点之间的电荷传输通路打开，若第一和第二电荷存储节点之间存在一定的电势差，则第一和第二电荷存储节点之间便会发生电荷转移工作；当电荷传输控制信号Ct为低电平时，第一和第二电荷存储节点之间的电荷传输通路关断，即使第一和第二电荷存储节点之间存在一定的电势差，则第一和第二电荷存储节点之间也不会发生电荷转移工作。

图7所示为基本电荷传输控制开关电路的工作原理波形图。t0时刻，第一和第二电荷存储节点Ni和No上的电压就会发生阶跃变化，第一电荷存储节点Ni上的电压被拉低，而第二电荷存储节点No上的电压被拉高，由于此时第一和第二电荷存储节点Ni和No上的电荷不存在泄放通路，第一和第二电荷存储节点Ni和No上的电压将保持不变并且存在一个明显的电压差。此时Ct为低电平，第一和第二电荷存储节点之间的电荷传输通路关断，电荷传输过程未启动。

t1时刻，电荷传输控制开关的开关控制信号Ct变为高电平，电荷传输控制开关61导通，第一和第二电荷存储节点Ni和No之间便存在一个电荷泄放通路，由于此时第一和第二电荷存储节点Ni和No上的电压存在一个明显的电压差，即VNi大于VNo，该电压差的存在会导致第一和第二电荷存储节点Ni和No之间产生感生电场，导致第一和第二电荷存储节点Ni和No上存储的电荷在感生电场的作用下发生转移，假设电荷以电子的形式运动，则电子的运动方向为由第一电荷存储节点Ni向第二电荷存储节No运动，引起第一电荷存储节点Ni的电压升高，第二电荷存储节No的电压降低，随着电荷的不断转移两电荷存储节点之间的电压差不断减小，引起第一和第二电荷存储节点Ni和No之间的感生电场逐渐减小，电荷转移速度不断降低，电压变化速率也随之降低。

t2时刻，Ct变为低电平，电荷传输控制开关61关断，第一和第二电荷存储节点Ni和No之间存在电荷泄放通路被断开，第一和第二电荷存储节点Ni和No之间的电荷转移工作结束。由于不存在泄放通路，第一和第二电荷存储节点Ni和No上的电压将保持不变。电荷由第一电荷存储节点Ni向第二电荷存储节点No的传输工作完成。

在电荷传输信号Ct维持高电平的期间内，第二和第一电荷存储节点之间的电压差Vo-Vi减小值：ΔV＝ΔVi+ΔVol

其中：

ΔVi为第一电荷存储节点电压升高值；

ΔVol为第二电荷存储节点电压减小值。

可以看出，上述电荷传输信号Ct维持高电平的期间内，经过电荷传输开关61所转移的电荷量Q与开关导通时间以及电荷存储节点之间的电压差直接相关。若要采用上述电路精确传输一定量大小的电荷包，则必须要对开关导通时间和电荷存储节点之间的电压差进行精确控制。实际电路中通常开关的导通时间为固定值，因此通过调整控制电荷存储节点之间的电压差的方法来实现对所传输电荷量进行控制是更为可取的方式。

图8所示为本发明一种可精确控制所传输电荷量的电荷传输控制开关电路，包括一个NMOS开关管81和一个电压比较器电路82。比较器82的第一输入端接第一电荷存储节点Ni，比较器82的第二输入端接第二电荷存储节点No，比较器82的第三输入端接基准信号Vr，比较器82的工作受电荷传输控制信号Ct控制，电压比较器82的输出端连接到NMOS开关管81的栅极，其中比较器82的第一输入端和第二输入端的连接可以互换；比较器82的输入端对第一电荷存储节点Ni和第二电荷存储节点No的电压差变化量ΔV进行检测，并将所述电压差变化量ΔV和基准电压信号Vr进行比较，比较结果用于控制NMOS开关管81的开和关。当电荷传输控制信号Ct为高电平时，比较器82对第一和第二电荷存储节点之间存在的电压差变化量ΔV进行检测并将所述电压差ΔV和基准电压信号Vr进行比较。若电压差变化量ΔV小于基准电压信号Vr，则比较器82的输出为高电平，电荷传输NMOS开关管81导通，第一和第二电荷存储节点之间的电荷传输通路打开，第一和第二电荷存储节点之间进行电荷转移工作；若当电压差变化量ΔV超过基准电压信号Vr时，比较器82的输出为低电平，电荷传输NMOS开关管81关断，第一和第二电荷存储节点之间的电荷传输通路关断，第一和第二电荷存储节点之间不能进行电荷转移工作。当电荷传输控制信号Ct为低电平时，比较器82的输出为低电平，电荷传输NMOS开关管81关断，第一和第二电荷存储节点之间的电荷传输通路关断，则第一和第二电荷存储节点之间也不会发生电荷转移工作。

图9所示为可精确控制所传输电荷量的电荷传输控制开关电路的工作原理波形图。t0时刻，第一和第二电荷存储节点Ni和No上的电压就会发生阶跃变化，第一电荷存储节点Ni上的电压被拉低，而第二电荷存储节点No上的电压被拉高，由于此时第一和第二电荷存储节点Ni和No上的电荷不存在泄放通路，第一和第二电荷存储节点Ni和No上的电压将保持不变并且存在一个明显的电压差。此时Ct为低电平，第一和第二电荷存储节点之间的电荷传输通路关断，电荷传输过程未启动。

t1时刻，电荷传输控制开关的开关控制信号Ct变为高电平，比较器82对第一和第二电荷存储节点之间存在的电压差变化量ΔV进行检测并将所述电压差ΔV和基准电压信号Vr进行比较。由于电荷还未进行转移，电压差变化量ΔV肯定小于基准电压信号Vr，则比较器82的输出为高电平，电荷传输NMOS开关管81导通，第一和第二电荷存储节点之间的电荷传输通路打开；第一和第二电荷存储节点Ni和No之间便存在一个电荷泄放通路，由于此时第一和第二电荷存储节点Ni和No上的电压存在一个明显的电压差，导致第一和第二电荷存储节点Ni和No上存储的电荷在感生电场的作用下发生转移，假设电荷以电子的形式运动，则电子的运动方向为由第一电荷存储节点Ni向第二电荷存储节No运动，引起第一电荷存储节点Ni的电压升高，第二电荷存储节No的电压降低，随着电荷的不断转移两电荷存储节点之间的电压差不断减小，而第一和第二电荷存储节点之间存在的电压差变化量ΔV却不断增大。

t2时刻，当比较器82判断电压差变化量ΔV大于基准电压信号Vr时，则比较器82的输出为低电平，电荷传输NMOS开关管81关断，第一和第二电荷存储节点之间的电荷传输通路关断。第一和第二电荷存储节点Ni和No之间的电荷转移工作结束。由于不存在泄放通路，第一和第二电荷存储节点Ni和No上的电压将保持不变。电荷由第一电荷存储节点Ni向第二电荷存储节点No的传输工作完成。

t3时刻，Ct变为低电平，比较器82的输出为低电平，电荷传输NMOS开关管81关断，第一和第二电荷存储节点之间的电荷传输通路关断，则第一和第二电荷存储节点之间也不会发生电荷转移工作。

t1～t2即电荷传输期间，第二和第一电荷存储节点之间的电压差Vo-Vi变化值为ΔV，假设第一和第二电荷存储节点的电荷存储电容大小分别为Ci和Co，则在t1～t2期间所传输的电荷量应为：Q＝(Ci+Co)×ΔV/2。

可以看出，图8中所述电路所要传输的电荷量可以通过精确控制ΔV的大小实现，因为实际电路中第一和第二电荷存储节点的电荷存储电容Ci和Co大小均为固定不变。而对电压差变化量ΔV的控制可以通过选择合适的基准电压信号Vr来进行控制，选择不同的基准电压信号Vr就可以得到不同大小的电荷传输量。如图9中所示，若将Vr增大到Vr’，则比较器输出端电平的切换时间就会向后推移到t2’，可以容许更大的ΔV’，这样从第一电荷存储节点向第二电荷存储节点所传输的电荷量就会改变。

图10所示为电荷耦合流水线模数转换器中1.5位/级电荷耦合子级流水线电路具体实现和前后级电荷耦合子级流水线电路的具体连接关系。电荷耦合子级流水线电路由全差分的信号处理通道100p和100n构成，电荷耦合子级流水线电路包括2个本级电荷传输控制开关(101p和101n)、2个电荷存储节点(104p和104n)、2个连接到前级子级电路电荷存储节点的电荷存储电容(106p和106n)、6个连接到本级1.5位/级子级电路电荷存储节点的电荷存储电容(107p、107n、108p、108n)、2个比较器，2个受比较器输出结果控制的基准电荷选择电路，2个连接到本级电荷存储节点的下一级子级电路的电荷传输控制开关(102p和102n)，2个连接到下一级子级电路电荷存储节点的电荷存储电容(109p和109n)。上图中，前级子级电路电荷存储节点Nip、前级子级电路的电荷存储电容106p、本级电荷传输控制开关101p、本级1.5位/级子级电路电荷存储节点104p、连接到本级1.5位/级子级电路电荷存储节点的电荷存储电容107p和108p构成一个本发明所述的可精确控制电荷传输量的电荷加减传输电路。

图10中电路正常工作时，前级差分电荷包首先通过101p和101n传输并存储在本级电荷存储节点104p和104n，比较器对差分电荷包输入所引起的节点104p和104n之间的电压差变化量与基准信号Vrp和Vm进行比较，得到本级2位量化输出数字码D1D0；数字输出码D1D0将输出到延时同步寄存器，同时D1D0还将会控制本级的基准信号选择电路101p和103n，使它们分别产生一对互补的基准信号分别控制本级正负端电荷加减电容107p和107n，对由前级传输到本级的差分电荷包进行相应大小的加减处理，得到本级差分余量电荷包；最后，电路完成本级差分余量电荷包由本级向下一级传输，复位信号Vset对本级差分电荷存储节点104p和104n进行复位，完成1.5bit/级电荷耦合流水线子级电路一个完整时钟周期的工作。

Claims (10)

1.一种电荷传输控制开关，其特征是：包括一个NMOS开关管和一个电压比较器电路；所述电压比较器电路的第一输入端连接第一电荷存储节点、第二输入端连接第二电荷存储节点、第三输入端连接基准电压信号，电压比较器电路的控制端连接电荷传输控制信号，电压比较器电路的输出端连接到NMOS开关管的栅极；所述电压比较器的输入端对第一电荷存储节点和第二电荷存储节点的电压差变化量进行检测，并将所述电压差变化量和基准电压信号进行比较，比较结果用于控制NMOS开关管的开和关。

2.如权利要求1所述电荷传输控制开关，其特征是，在进行一次电荷传输过程中所传输的电荷量满足下式：

Q＝(Ci+Co)×ΔV/2

其中：

Q为电荷传输控制开关在进行一次电荷传输过程中所传输的电荷量；

Ci为第一电荷存储节点的电荷存储电容值；

Co为第二电荷存储节点的电荷存储电容值；

ΔV为电荷传输过程中第一和第二电荷存储节点之间的电压差变化量。

3.一种适用于普通CMOS工艺的电荷传输电路，其特征是：包括第一电荷存储节点、第二电荷存储节点、电荷传输控制开关、第一电容和第二电容；

电荷传输控制开关两端分别连接到第一和第二电荷存储节点；第一电容的底极板连接到第一电荷存储节点，第一电容顶极板连接到第一电荷传输控制时钟；第二电容的底极板连接到第二电荷存储节点，第二电容顶极板连接到第二电荷传输控制时钟；所述第一和第二电荷传输控制时钟为相位相反时钟。

4.如权利要求3所述适用于普通CMOS工艺的电荷传输电路，其特征是：若要电荷以电子负电荷的形式由第一电荷存储节点向第二电荷存储节点传输，则在第二电荷存储节点和第一电荷存储节点之间制造一个正的电压差；若要电荷以正电荷的形式由第一电荷存储节点向第二电荷存储节点传输，则在第二电荷存储节点和第一电荷存储节点之间制造一个负的电压差。

5.如权利要求3所述适用于普通CMOS工艺的电荷传输电路，其特征是：所述电荷传输控制开关包括一个NMOS开关管和一个电压比较器电路；所述电压比较器电路的第一输入端连接第一电荷存储节点、第二输入端连接第二电荷存储节点、第三输入端连接基准电压信号，电压比较器电路的控制端连接电荷传输控制信号，电压比较器电路的输出端连接到NMOS开关管的栅极；所述电压比较器的输入端对第一电荷存储节点和第二电荷存储节点的电压差变化量进行检测，并将所述电压差变化量和基准电压信号进行比较，比较结果用于控制NMOS开关管的开和关。

6.如权利要求3所述适用于普通CMOS工艺的电荷传输电路，其特征是，所述电荷传输控制开关在进行一次电荷传输过程中所传输的电荷量满足下式：

Q＝(Ci+Co)×ΔV/2

其中：

Q为电荷传输控制开关在进行一次电荷传输过程中所传输的电荷量；

Ci为第一电荷存储节点的电荷存储电容值；

Co为第二电荷存储节点的电荷存储电容值；

ΔV为电荷传输过程中第一和第二电荷存储节点之间的电压差变化量。

7.一种适用于普通CMOS工艺的电荷加减传输电路，其特征是：包括第一电荷存储节点、第二电荷存储节点、电荷传输控制开关、第一电容、第二电容和第三电容；

电荷传输控制开关两端分别连接到第一和第二电荷存储节点；第一电容的底极板连接到第一电荷存储节点，第一电容顶极板连接到第一电荷传输控制时钟；第二电容的底极板连接到第二电荷存储节点，第二电容顶极板连接到第二电荷传输控制时钟；第三电容的底极板连接到第二电荷存储节点，第三电容顶极板连接到电荷加减控制信号；所述第一和第二电荷传输控制时钟为相位相反时钟。

8.如权利要求7所述适用于普通CMOS工艺的电荷加减传输电路，其特征是，通过改变第三电容顶极板的电荷加减控制信号实现对第二电荷存储节点上所存储的电荷量的加减；

所述电荷加减控制信号变化量与第二电荷存储节点上所存储电荷的变化量满足下式：

ΔQ＝ΔVc×C44-ΔVo2×(C43+C44)

其中：

ΔQ为第二电荷存储节点上所存储电荷的变化量；

ΔVc为第三电容顶极板的电荷加减控制信号变化量；

ΔVo2为电荷加减过程中第二电荷存储节点上的电压变化量；

C43为第二电容的电容值大小；

C44为第三电容的电容值大小。

9.如权利要求7所述适用于普通CMOS工艺的电荷加减传输电路，其特征是，所述电荷传输控制开关包括一个NMOS开关管和一个电压比较器电路；所述电压比较器电路的第一输入端连接第一电荷存储节点、第二输入端连接第二电荷存储节点、第三输入端连接基准电压信号，电压比较器电路的控制端连接电荷传输控制信号，电压比较器电路的输出端连接到NMOS开关管的栅极；所述电压比较器的输入端对第一电荷存储节点和第二电荷存储节点的电压差变化量进行检测，并将所述电压差变化量和基准电压信号进行比较，比较结果用于控制NMOS开关管的开和关。

10.如权利要求7所述适用于普通CMOS工艺的电荷加减传输电路，其特征是，所述电荷传输控制开关在进行一次电荷传输过程中所传输的电荷量满足下式：

Q＝(Ci+Co)×ΔV/2

其中：

Q为电荷传输控制开关在进行一次电荷传输过程中所传输的电荷量；

Ci为第一电荷存储节点的电荷存储电容值；

Co为第二电荷存储节点的电荷存储电容值；

ΔV为电荷传输过程中第一和第二电荷存储节点之间的电压差变化量。

Images