CN101969063A - 像素阵列基板、导电结构以及显示面板 - Google Patents

Abstract

本发明有关于一种像素阵列基板，其包括基板、像素阵列、第一引线、第一接垫、第一绝缘层、第二引线以及第二接垫。基板具有显示区以及非显示区。像素阵列位于显示区内。第一引线与像素阵列电性连接，并且由显示区延伸至非显示区。第一接垫位于非显示区内，其中每一第一接垫与对应的一条第一引线电性连接。第一绝缘层覆盖第一引线且暴露出第一接垫。第二引线位于绝缘层上且与像素阵列电性连接，并且由显示区延伸至非显示区。第二接垫位于非显示区内且设置于绝缘层上，其中每一第二接垫与对应的一条第二引线电性连接。特别是，每一第一接垫与水平方向上的邻近的第二接垫之间的距离为10～20um。

Description

像素阵列基板、导电结构以及显示面板

技术领域

本发明是有关于一种像素阵列基板、导电结构以及显示面板。

背景技术

一般来说，液晶显示器中的液晶显示面板是由像素阵列基板、彩色滤光阵列基板和夹于两基板之间的液晶层所构成。在像素阵列基板中，还会在非显示区设置接垫以及引线，以使像素阵列与驱动芯片之间电性连接。

随着显示器的发展，小尺寸显示面板上的多媒体显示功能以及高分辨率需求已经是基本需求。为了上述需求，在原芯片尺寸中设计出更多信道数目的驱动芯片也已经发展出。因此，为了实现在小尺寸显示器具有丰富的多媒体显示功能以及高分辨率，且在不增加驱动芯片的数量以降低芯片成本的前提下，如何缩小显示器的非显示区内的接垫与接垫之间的距离以搭配多信道的驱动芯片已经成为发展重点之一。

发明内容

本发明提供一种像素阵列基板、导电结构以及显示面板，其可以有效地缩小接垫与接垫之间的间距。

本发明提出一种像素阵列基板，其包括基板、像素阵列、第一引线、第一接垫、第一绝缘层、第二引线以及第二接垫。基板具有显示区以及非显示区。像素阵列位于显示区内。第一引线与像素阵列电性连接，并且由显示区延伸至非显示区。第一接垫位于非显示区内，其中每一第一接垫与对应的一条第一引线电性连接。第一绝缘层覆盖第一引线且暴露出第一接垫。第二引线位于第一绝缘层上且与像素阵列电性连接，并且由显示区延伸至非显示区。第二接垫位于非显示区内且设置于第一绝缘层上，其中每一第二接垫与对应的一条第二引线电性连接。特别是，每一第一接垫与水平方向上的邻近的第二接垫之间的距离为10～20um。

所述的像素阵列基板，其中，每一第一接垫与邻近的第二接垫之间相距10～15um。

所述的像素阵列基板，其中，这些第一引线与这些第二引线彼此大体上平行。

所述的像素阵列基板，其中，这些第一引线与这些第二引线彼此至少部分重叠设置。

所述的像素阵列基板，其中，这些第一接垫与这些第二接垫在垂直方向上排列成一直线，且这些第一接垫与这些第二接垫在水平方向上也排列成一直线。

所述的像素阵列基板，其中，还包括：

至少一驱动芯片，位于该基板的该非显示区中，其中该驱动芯片上具有多个导电凸块，且这些导电凸块与这些第一接垫及这些第二接垫电性连接。

所述的像素阵列基板，其中，这些导电凸块具有至少一斜角结构。

所述的像素阵列基板，其中，还包括一异方性导电胶，位于该驱动芯片的这些导电凸块与这些第一接垫与这些第二接垫之间。

所述的像素阵列基板，其中，这些第一接垫与这些第二接垫分别具有一长度以及一宽度，该长度介于40～120um，且该宽度介于12～26um。

所述的像素阵列基板，其中，这些第一、第二接垫与这些第一、第二引线不重叠。

所述的像素阵列基板，其中，这些第一接垫与这些第二接垫轮流交替设置。

所述的像素阵列基板，其中，还包括一第二绝缘层，位于该第一绝缘层上，该第二绝缘层覆盖这些第二引线且暴露出这些第一接垫以及这些第二接垫。

本发明提出一种显示面板，其包括如上所述的像素阵列基板、位于像素阵列基板的对向的对向基板以及位于像素阵列基板与对向基板之间的显示介质。

本发明提出一种导电结构，其包括第一接垫、第一引线、第一绝缘层、第二接垫以及第二引线。第一引线与第一接垫电性连接。第一绝缘层覆盖第一引线且暴露出第一接垫。第二接垫位于第一绝缘层上。第二引线位于第一绝缘层上且与第二接垫电性连接，其中第一、第二引线位于第一接垫与第二接垫之间，且第一接垫与第二接垫之间相距10～20um。

所述的导电结构，其中，每一第一接垫与邻近的第二接垫之间相距10～15um。

所述的导电结构，其中，该第一引线与该第二引线彼此大体上平行。

所述的导电结构，其中，该第一引线与该第二引线彼此至少部分重叠设置。

所述的导电结构，其中，该第一接垫与该第二接垫分别具有一长度以及一宽度，该长度介于40～120um，且该宽度介于12～26um。

所述的导电结构，其中，还包括一第二绝缘层，位于该第一绝缘层上，该第二绝缘层覆盖该第二引线且暴露出该第一接垫以及该第二接垫。

基于上述，本发明的每一第一接垫与水平方向上的邻近的第二接垫之间的距离为10～20um，且第一接垫与第二接垫之间有第一绝缘层隔离。因此，本发明可以将第一接垫与第二接垫之间距有效地缩小且两者之间不会产生短路。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是根据本发明一实施例的像素阵列基板的俯视示意图；

图2A是根据本发明一实施例的像素阵列基板的非显示区中的引线与接垫的示意图；

图2B是图2A沿着剖面线A-A’的剖面示意图；

图3A是根据本发明一实施例的像素阵列基板的非显示区中的引线与接垫的示意图；

图3B是图3A沿着剖面线A-A’的剖面示意图；

图4A是根据本发明一实施例的像素阵列基板的非显示区中的引线与接垫的示意图；

图4B是图4A沿着剖面线A-A’的剖面示意图；

图5是根据本发明一实施例的在像素阵列基板的非显示区中的接垫上接合驱动芯片的俯视示意图；

图6是图5沿着剖面线A-A’的剖面示意图；

图7是根据本发明一实施例的显示面板的剖面示意图。

其中，附图标记：

10：像素阵列基板

20；对向基板

30：显示介质

100：基板

102：显示区

104：非显示区

110：第一接垫

120：第一绝缘层

130：第二绝缘层

112：第一引线

220：第二接垫

212：第二引线

502：导电凸块

502a：斜角结构

150：驱动芯片

142、144：接触层

600：异方性导电胶

602：导电颗粒

P：像素结构

T：主动元件

PE：像素电极

SL：扫描线

DL：数据线

L：引线

W1～W4：宽度/长度

S1～S4：距离

具体实施方式

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

图1是根据本发明一实施例的像素阵列基板的俯视示意图。图2A是根据本发明一实施例的像素阵列基板的非显示区中的引线与接垫的示意图。图2B是图2A沿着剖面线A-A’的剖面示意图。请同时参照图1、图2A以及图2B，本实施例的像素阵列基板包括基板100，基板100具有显示区102以及非显示区104。在本实施例中，基板100的材质可为玻璃、石英、有机聚合物、不透光/反射材料或是其它可适用的材料。另外，非显示区104位于显示区102的周围。

在基板100的显示区102中设置有像素阵列，此像素阵列包括扫描线SL、数据线DL以及像素结构P。扫描线SL与数据线DL彼此交错设置。换言之，数据线DL的延伸方向与扫描线SL的延伸方向不平行，较佳的是，数据线DL的延伸方向与扫描线SL的延伸方向垂直。另外，扫描线SL与数据线DL属于不同的膜层，也可属于相同膜层。基于导电性的考虑，扫描线SL与数据线DL一般是使用金属材料。然，本发明不限于此，根据其它实施例，扫描线SL与数据线DL也可以使用其它导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠层。每一像素结构P与对应的一条扫描线SL以及对应的一条数据线DL电性连接，且每一像素结构P具有主动元件T以及像素电极PE。主动元件T例如是底部栅极型薄膜晶体管或是顶部栅极型薄膜晶体管，其包括栅极、通道、源极以及漏极。栅极与扫描线SL电性连接。源极与数据线DL电性连接，漏极与像素电极PE电性连接，通道位于栅极与源极/漏极之间。

扫描线SL与数据线DL延伸至显示区102边缘则是与引线L连接，因此引线L是由显示区102往非显示区104延伸并与位于非显示区104中的驱动芯片150电性连接。换言之，引线L是用来使驱动芯片150与像素阵列中的扫描线SL与数据线DL电性连接，以使驱动芯片150的驱动讯号经由引线L而传递至扫描线SL与数据线DL，进而控制驱动各像素结构P。

本实施例是以在基板100上设置一个驱动芯片150为例来说明。然而，本发明不限于驱动芯片150的数目。根据其它实施例，对于较大尺寸的显示面板来说，会在非显示区104中设置一个以上的驱动芯片150。另外，所述多个驱动芯片150也不限仅设置在显示区102的一侧边处。换言之，在其它实施例中，可在显示区102的两侧边处或四个侧边处设置驱动芯片150。

值得一提的是，引线L延伸至驱动芯片150所在之处的结构如图2A所示。换言之，在驱动芯片150下方的基板100上包括引线(可分成第一引线112以及第二引线212)以及接垫(包括第一接垫110与第二接垫220)。更详细而言，引线L延伸至驱动芯片150下方可分成第一引线112以及第二引线212。第一引线112与第一接垫110电性连接，且第二引线212与第二接垫220电性连接。在本实施例中，第一引线112与第一接垫110例如是与扫描线SL属于同一膜层(属于第一金属层)，且其材质例如是与扫描线SL的材质相同。第二引线212与第二接垫220例如是与数据线DL属于同一膜层(属于第二金属层)，且其材质例如是与数据线DL的材质相同。此外，在本实施例中第一、第二接垫110，220与第一、第二引线112，212不重叠。也就是，每一个接垫110，220都不会与引线112，212有重叠。在其它实施例中，第一引线112、第一接垫110第二引线212与第二接垫220并不限定只有一层金属层，可以是多层导电结构，端看设计者的需求，本发明并不加以限定。

承上所述，请参照图2A以及图2B，第一接垫110与第一引线112是位于基板100上，且每一个第一接垫110与一条第一引线112连接，由于第一引线与第二引线是延Y方向彼此部份重叠设置，因此可以缩减第一接垫与第二接垫之间的距离。且第一引线与第二引线之间设有第一绝缘层隔离。因此，本发明可以将第一引线与第二引线彼此重叠设置且两之间不会产生短路。在本实施例中，第一引线112是与第一接垫110的顶部以及底部连接并沿着垂直方向(Y方向)延伸，第一引线112往图面上方延伸是与像素阵列中的扫描线SL或数据线DL的其中一条连接，第一引线112往图面下方延伸则可与测试电路或是其它电路电性连接。在另外的实施例中，第一引线112与第一接垫110可以是只与像素阵列中的扫描线SL或数据线DL的其中一条连接，本发明并不加以限定，端看设计者的需求。

在第一引线112以及第一接垫110上方则设置有一层第一绝缘层120(如图2B所示)，第一绝缘层120覆盖第一引线112且暴露出第一接垫110。而第二接垫220与第二引线212是位于第一绝缘层120上，且每一个第二接垫220与一条第二引线212连接。类似地，在本实施例中，第二引线212是与第二接垫220的顶部以及底部连接并沿着垂直方向(Y方向)延伸，第二引线212往图面上方延伸是与像素阵列中的扫描线SL或数据线DL的其中一条连接，第二引线212往图面下方延伸则可与测试电路或是其它电路电性连接。在另外的实施例中，第二引线212与第二接垫220可以是只与像素阵列中的扫描线SL或数据线DL的其中一条连接，本发明并不加以限定，端看设计者的需求。因此，第一引线112与第二引线212大体上彼此平行设置。

在本实施例中，在第一绝缘层120上还可以有第二绝缘层130，其覆盖第二引线212且暴露出第一接垫110以及第二接垫220。然，本发明并不加以限定，换言之，在其它实施例中，亦可以省略第二绝缘层130。

值得一提的是，根据一实施例，使第一接垫110以及第二接垫220暴露出来的方法可以是在形成第一接垫110与第一引线112之后，形成一层绝缘材料(未绘示)，接着蚀刻所述绝缘材料以形成暴露出第一接垫110的第一绝缘层120。之后在第一绝缘层120上形成第二接垫220与第二引线212，并且在第二接垫220与第二引线212上形成另一绝缘材料(未绘示)之后，蚀刻所述另一绝缘材料以形成暴露出第一接垫110与第二接垫220的第二绝缘层130。根据另一实施例，使第一接垫110以及第二接垫220暴露出来的方法可以是在形成第一接垫110与第一引线112之后，形成一层绝缘材料(未绘示)。之后在所述绝缘材料上形成第二接垫220与第二引线212，并且在第二接垫220与第二引线212上形成另一绝缘材料(未绘示)之后，蚀刻上述两层绝缘材料以形成暴露出第一接垫110与第二接垫220的第一绝缘层120以及第二绝缘层130。

此外，在本实施例中，上述第一接垫110与上述第二接垫220在垂直方向(Y方向)上排列成一直线，且上述第一接垫110与上述第二接垫220在水平方向(X方向)上也排列成一直线。换言之，第一接垫110与上述第二接垫220是彼此对齐排列而并非错开排列。

此外，第一接垫110与第二接垫220的设置方式是轮流交替设置。举例而言，在Y方向的排列上是依此顺序：第一接垫110、第二接垫220、第一接垫110...交替排列。在X方向的排列上是依此顺序：第一接垫110、第二接垫220、第一接垫110、第二接垫220...交替排列。

特别是，在本实施例中，第一引线112与第二引线212彼此至少部分重叠设置。换言之，在图2A与图2B的实施例中，第一引线112几乎完全被第二引线212覆盖/遮蔽，特别是第一引线112与第二引线212的沿着Y方向延伸的线段是彼此完全重叠的，而仅有在要与第一接垫110或第二接垫220连接的线段没有重叠。

由于第一引线112与第二引线212是彼此重叠设置，因此本实施例可以缩减第一接垫110与第二接垫220之间的距离。换言之，每一第一接垫110与水平方向(X方向)上的邻近的第二接垫220之间的距离S1为10～20um，较佳的是，每一第一接垫110与水平方向(X方向)上的邻近的第二接垫220之间的距离S1为10～15um。

在本实施例中，上述第一接垫110与第二接垫220的尺寸几乎一致，其分别具有长度W2以及宽度W1，长度W2介于40～120um，且宽度W1介于12～26um。较佳的是，长度W2介于40～90um，且宽度W1介于14～26um。另外，第一接垫110与垂直方向(Y方向)上的邻近的第二接垫220之间的距离S2为15～25um。

图2A以及图2B仅绘示出在驱动芯片150下方的导电结构(引线与接垫)，而未绘示出驱动芯片150覆盖于其上。当于图2A以及图2B上的接垫上接合(bonding)驱动芯片150之后，其结构如图5以及图6所示。图5是绘示出在图2A上接合芯片之后的结构，且图5仅绘示出驱动芯片上的导电凸块与接垫接合之后的示意图，实际上在将驱动芯片150与基板100上的接垫接合之后的结构如图6所示。

请参照图5与图6，驱动芯片150上具有多个导电凸块502，且导电凸块502与第一接垫120及第二接垫220电性连接。在本实施例中，于驱动芯片150的导电凸块502与第一接垫110及第二接垫220之间还包括设置异方性导电胶600。通过异方性导电胶600将驱动芯片150与基板100黏合在一起，并通过异方性导电胶600中的导电颗粒602使第一接垫110/第二接垫220与导电凸块502电性连接。一般来说，为了增加第一接垫110/第二接垫220与导电凸块502之间的电性接触，会进一步在第一接垫110/第二接垫220上形成接触层142、144。更详细来说，接触层142、144是形成在第一及第二绝缘层120、130上并通过第一及第二绝缘层120、130中的开口与第一接垫110、第二接垫220电性接触。

值得一提的是，如图5所示，上述驱动芯片150的导电凸块502具有至少一斜角结构502a。在本实施例中，导电凸块502具有长度W4以及宽度W3，长度W4可为40～110um，宽度W3可为10～24um。较佳的是，长度W4可为40～80um，宽度W3可为14～24um。此外，导电凸块502在水平方向(X方向)上与邻近导电凸块502之间的距离S3为12～20um，较佳的是12～16um。导电凸块502在垂直方向(Y方向)上与邻近导电凸块502之间的距离S4为15～35um。

此斜角结构502a有利于在进行接合程序时异方性导电胶600的胶体的流动(排胶性)，并减少导电颗粒602聚集在导电凸块502的边角处。此外，由于第一接垫110与上述第二接垫220是彼此对齐排列，因此接合于第一接垫110与上述第二接垫220上的导电凸块502也是整齐的沿着X方向及Y方向排列。由于导电凸块502不会错开排列，因而在相邻两排的导电凸块502之间具有通畅的排胶通道(也就是对应引线110、212所在之处)。此种导电凸块502的排列方式有利于在进行接合程序时异方性导电胶600的胶体的流动(排胶性)。在另一实施例中，斜角设计可以存在于导电凸块的各个边角，本发明并不加以限定。

基于上述，本实施例的接垫与引线的设计方式可以有效的减少接垫与接垫之间的距离。如此一来，可以使芯片的导电凸块(通道)的间距(pitch)可以缩小37％以上。此外，异方性导电胶的使用量也可节省37％以上。

在上述图2A以及图2B的实施例中，第一引线112与第二引线212是彼此重叠设置，然本发明不限于此。根据其它实施例，第一引线112与第二引线212可以是部分地重叠设置，或者是不重叠设置，如下所述。

图3A及图3B的实施例与图2A及图2B的实施例相似，因此在此与图2A及图2B的实施例相同的元件以相同的符号表示，且不再重复赘述。图3A及图3B的实施例与图2A及图2B的实施例不同之处在于第一引线112与第二引线212是部分地重叠设置。换言之，第一引线112并非完全被第二引线212覆盖/遮蔽。第一引线112与第二引线212的沿着Y方向延伸的线段是部份地重叠，而且第一引线112与第二引线212在要与第一接垫110或第二接垫220连接的线段没有重叠。

类似地，由于第一引线112与第二引线212是部分地重叠设置，因此本实施例可以缩减第一接垫110与第二接垫220之间的距离。换言之，每一第一接垫110与水平方向(X方向)上的邻近的第二接垫220之间的距离S1为10～20um，较佳的是，每一第一接垫110与水平方向(X方向)上的邻近的第二接垫220之间的距离S1为10～15um。

图4A及图4B的实施例与图2A及图2B的实施例相似，因此在此与图4A及图4B的实施例相同的元件以相同的符号表示，且不再重复赘述。图4A及图4B的实施例与图2A及图2B的实施例不同之处在于第一引线112与第二引线212是几乎不重叠设置。换言之，第一引线112几乎未被第二引线212覆盖/遮蔽。在本实施例中，第一引线112与第二引线212的沿着Y方向延伸的线段虽不重叠，但第一引线112与第二引线212在水平方向上的距离可以非常的小，甚至是第一引线112的边缘与第二引线212的边缘完全切齐。

虽然第一引线112与第二引线212不重叠但第一引线112与第二引线212在水平方向上的距离可以非常的小，因此本实施例可以缩减第一接垫110与第二接垫220之间的距离。换言之，每一第一接垫110与水平方向(X方向)上的邻近的第二接垫220之间的距离S1为10～20um，较佳的是，每一第一接垫110与水平方向(X方向)上的邻近的第二接垫220之间的距离S1为10～15um。

值得一提的是，在上述图3A、图3B以及图4A、图4B的实施例中，第一接垫110与第二接垫220在垂直方向(Y方向)上排列成一直线，且第一接垫110与第二接垫220在水平方向(X方向)上也排列成一直线。换言之，第一接垫110与第二接垫220是彼此对齐排列而并非错开排列。因此，当将图3A、图3B或图4A、图4B的接垫与驱动芯片的导电凸块接合之后，导电凸块是整齐的沿着X方向及Y方向排列。由于导电凸块不会错开排列，因而在相邻两排的导电凸块之间具有通畅的排胶通道(也就是对应引线112、212所在之处)。此种导电凸块的排列方式有利于在进行接合程序时异方性导电胶的胶体的流动(排胶性)。类似地，在图3A、图3B或图4A、图4B的实施例中，驱动芯片上的导电凸块也可以是具有斜角设计，以利异方性导电胶的胶体的流动(排胶性)以及避免异方性导电胶的导电颗粒累积于导电凸块的边角处。在另一实施例中，斜角设计可以存在于导电凸块的各个边角，本发明并不加以限定。

图7是根据本发明一实施例的显示面板的剖面示意图。请参照图7，本实施例的显示面板包括像素阵列基板10、位于像素阵列基板10的对向的对向基板20以及位于像素阵列基板10与对向基板20之间的显示介质30。

像素阵列基板10可以是如图1所示的像素阵列基板10，且在此像素阵列基板10的非显示区104中的引线与接垫结构可以是如图2A、图2B或是图3A、图3B或是图4A、图4B所示。

对向基板20可以是单纯的空白基板。对向基板20也可以是设置有对向电极(未绘示)的基板。所述对向电极为透明导电层，其材质包括金属氧化物，例如是铟锡氧化物或者是铟锌氧化物。另外，对向基板20上还可进一步设置有彩色滤光阵列(未绘示)，其包括红、绿、蓝色滤光图案。另外，对向基板20上还可包括设置遮光图案层(未绘示)，其又可称为黑矩阵，其设置于彩色滤光阵列的图案之间。

显示介质30包括液晶分子、电泳显示介质、有机发光显示介质或是其它可适用的介质。

综上所述，本发明的每一第一接垫与水平方向上的邻近的第二接垫之间的距离为10～20um，且第一接垫与第二接垫之间有第一绝缘层隔离。因此，本发明可以将第一接垫与第二接垫之间距可有效地缩小且两者之间不会产生短路。

另外，因本发明的第一接垫与第二接垫在水平方向以及垂直方向都是直线排列而非错位排列，因此设置在第一接垫与第二接垫上的导电凸块在水平方向以及垂直方向也是直线排列而非错位排列。此种导电凸块的排列方式有利于在进行接合程序时异方性导电胶的胶体的流动(排胶性)。

再者，本发明可进一步在导电凸块上设计斜角结构，此斜角结构不但有利于异方性导电胶的胶体的流动(排胶性)，且能避免异方性导电胶的导电颗粒累积于导电凸块的边角处。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (19)

1.一种像素阵列基板，其特征在于，包括：

一基板，其具有一显示区以及一非显示区；

一像素阵列，位于该显示区内；

多条第一引线，其与该像素阵列电性连接，并且由该显示区延伸至该非显示区；

多个第一接垫，位于该非显示区内，其中每一第一接垫与对应的一条第一引线电性连接；

一第一绝缘层，覆盖这些第一引线且暴露出这些第一接垫；

多条第二引线，位于该第一绝缘层上且与该像素阵列电性连接，并且由该显示区延伸至该非显示区；

多个第二接垫，位于该非显示区内且设置于该第一绝缘层上，其中每一第二接垫与对应的一条第二引线电性连接，

其中每一第一接垫与水平方向上的邻近的第二接垫之间的距离为10～20um。

2.根据权利要求1所述的像素阵列基板，其特征在于，每一第一接垫与邻近的第二接垫之间相距10～15um。

3.根据权利要求1所述的像素阵列基板，其特征在于，这些第一引线与这些第二引线彼此大体上平行。

4.根据权利要求1所述的像素阵列基板，其特征在于，这些第一引线与这些第二引线彼此至少部分重叠设置。

5.根据权利要求1所述的像素阵列基板，其特征在于，这些第一接垫与这些第二接垫在垂直方向上排列成一直线，且这些第一接垫与这些第二接垫在水平方向上也排列成一直线。

6.根据权利要求5所述的像素阵列基板，其特征在于，还包括：

至少一驱动芯片，位于该基板的该非显示区中，其中该驱动芯片上具有多个导电凸块，且这些导电凸块与这些第一接垫及这些第二接垫电性连接。

7.根据权利要求6所述的像素阵列基板，其特征在于，这些导电凸块具有至少一斜角结构。

8.根据权利要求6所述的像素阵列基板，其特征在于，还包括一异方性导电胶，位于该驱动芯片的这些导电凸块与这些第一接垫与这些第二接垫之间。

9.根据权利要求1所述的像素阵列基板，其特征在于，这些第一接垫与这些第二接垫分别具有一长度以及一宽度，该长度介于40～120um，且该宽度介于12～26um。

10.根据权利要求1所述的像素阵列基板，其特征在于，这些第一、第二接垫与这些第一、第二引线不重叠。

11.根据权利要求1所述的像素阵列基板，其特征在于，这些第一接垫与这些第二接垫轮流交替设置。

12.根据权利要求1所述的像素阵列基板，其特征在于，还包括一第二绝缘层，位于该第一绝缘层上，该第二绝缘层覆盖这些第二引线且暴露出这些第一接垫以及这些第二接垫。

13.一种导电结构，其特征在于，包括：

一第一接垫；

一第一引线，其与该第一接垫电性连接；

一第一绝缘层，覆盖该第一引线且暴露出该第一接垫；

一第二接垫，位于该第一绝缘层上；以及

一第二引线，位于该第一绝缘层上且与该第二接垫电性连接，其中该第一、第二引线位于该第一接垫与该第二接垫之间，且该第一接垫与该第二接垫之间相距10～20um。

14.根据权利要求13所述的导电结构，其特征在于，每一第一接垫与邻近的第二接垫之间相距10～15um。

15.根据权利要求13所述的导电结构，其特征在于，该第一引线与该第二引线彼此大体上平行。

16.根据权利要求13所述的导电结构，其特征在于，该第一引线与该第二引线彼此至少部分重叠设置。

17.根据权利要求13所述的导电结构，其特征在于，该第一接垫与该第二接垫分别具有一长度以及一宽度，该长度介于40～120um，且该宽度介于12～26um。

18.根据权利要求13所述的导电结构，其特征在于，还包括一第二绝缘层，位于该第一绝缘层上，该第二绝缘层覆盖该第二引线且暴露出该第一接垫以及该第二接垫。

19.一种显示面板，其特征在于，包括：

一像素阵列基板，其如权利要求1所述；

一对向基板，位于该像素阵列基板的对向；以及

一显示介质，位于该像素阵列基板与该对向基板之间。

Images