CN101959009A

CN101959009A - 图像处理设备

Info

Publication number: CN101959009A
Application number: CN201010232828.1A
Authority: CN
Inventors: 伊势诚
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-07-16
Filing date: 2010-07-16
Publication date: 2011-01-26
Anticipated expiration: 2030-07-16
Also published as: US8422819B2; JP2011041255A; CN101959009B; JP5455798B2; US20110013855A1

Abstract

一种图像处理设备包括：第一噪声去除单元，用于当像素信号的电平落入第一阈值和第二阈值所限定的范围外时，从该像素信号中去除噪声；循环计算单元，用于相对于通过所述第一噪声去除单元去除了噪声的像素信号，在同一列上的像素信号之间进行基于加权平均的循环计算；列偏移检测单元，用于基于计算结果，检测每列的列偏移成分；以及第二噪声去除单元，用于当之前计算出的循环计算值与当前像素信号值之间的差落入第三阈值和第四阈值所限定的范围外时，使用之前计算出的循环计算结果，相对于同一列上的像素信号进行噪声去除操作。

Description

图像处理设备

技术领域

本发明涉及用于使用固态图像传感器拍摄被摄体图像的摄像设备中的噪声减小技术。

背景技术

近年来，这样的一种摄像设备已得到广泛发展并已普及：该摄像设备使用具有固态存储元件的存储卡作为记录介质，并且记录并回放使用诸如CCD和CMOS传感器的固态图像传感器所拍摄到的图像。要求这类摄像设备提高与拍摄静止图像和运动图像相关联的分辨率并加速操作。为了满足这些要求，驱动数字照相机中所包括的固态图像传感器所需的驱动信号的频率、以及用于模拟信号处理电路、A/D转换器和随后的数字信号处理电路的驱动频率迅速提高。

此外，还要求在各种摄像场景下遭受很少失败的简单且方便的摄像操作。为此，为了在例如运动场景下追踪快速移动的被摄体或者在低照明下的室内摄像操作中达到图像稳定，采用更高的快门速度。为了使得在禁止频闪摄像操作的诸如博物馆和水族馆的地方进行摄像操作，要求摄像设备具有更加高的灵敏度。

图像传感器的输出包括列偏移(column offset)成分的噪声，其表现为由该图像传感器的结构引起的像垂直条纹状的噪声。下文中，将这类噪声称为列偏移。例如，由于CCD传感器中的垂直传送寄存器的缺陷引起的垂直条纹噪声、在强光入射时出现的拖影现象等是公知的。此外，由CMOS传感器代表的X-Y地址类型传感器通常具有这样的结构：经由对于各行共有而对于各列不同的垂直输出线中的每个垂直输出线，从以矩阵布置的光电转换元件读出所选择的各行的信号。为此，由于对于各列不同的元件特性的变化而容易发生列偏移。

图13示出与用于通用图像传感器(CMOS传感器)中的一个像素的读出电路相关联的基本电路结构。参考图13，光电二极管901累积光信号电荷，并且传送晶体管902将累积在光电二极管上的光信号电荷传送至浮动扩散904。复位晶体管903使累积在光电二极管上的光信号电荷复位，并且浮动扩散904将光信号电荷转换成FD电位。像素源极跟随器905将FD电位读出到连接至列放大器的垂直输出线上。由于针对各列布置的垂直输出线和列放大器对于各列而言具有不同的特性变化，因此产生了列偏移。

图像传感器的输出包括各种其他噪声产生因素：由于光电二极管而产生的像素缺陷噪声，由于复位晶体管而产生的复位噪声，以及由于像素源极跟随器而产生的1/f噪声和RTS噪声。复位噪声是在通过提供预定基准电压来使复位晶体管导通或截止时产生的噪声，并且能够通过诸如相关双采样(CDS电路)的现有技术来去除该复位噪声。1/f噪声和RTS噪声都是在像素源极跟随器的界面态处捕获并释放电子的处理中产生的随机噪声成分。由于1/f噪声的功率谱密度与频率成反比，并且在较低频率处具有较大功率，因此，CDS电路能够大大减小1/f噪声。然而，由于所产生的RTS噪声具有非特定的时间间隔，因而CDS电路不能去除该RTS噪声，从而RTS噪声仍然存在。像素缺陷噪声是由于在光电二极管中混合的杂质而引起的暗电流噪声，并且可能根据温度和光信号电荷累积时间变成具有非常大电平的白点噪声。由于CDS电路不能去除像素缺陷噪声，因此该像素缺陷噪声还仍然存在。

传统上，日本特开平7-67038已提出了以下技术。即，为了检测并消除重叠在摄像信号上的列偏移，布置了用于存储一个水平期间的图像数据的存储单元，并且该存储单元通过在水平期间内对在固态图像传感器的垂直方向上的光学黑像素进行积分来存储这些光学黑像素。然后，从有效像素数据中减去所存储的一个水平期间的图像数据，从而去除所重叠的列偏移。

作为另一种现有技术，日本特开2006-25148已提出以下方法。在该方法中，从固态图像传感器的垂直方向上的光学黑像素中去除超过预定阈值的缺陷像素的影响，并且检测列偏移，从而提高列偏移的检测精度。

此外，作为用于检测重叠在摄像信号上的列偏移的方法，传统上已研究以下方法。即，布置用于存储多个水平期间的图像数据的图像存储单元，并且该图像存储单元存储在固态图像传感器的垂直方向上的所有光学黑像素，并且应用诸如二维滤波的图像处理以去除噪声。因此，提高了列偏移的检测精度。

如上所述，随着摄像设备获得更高的灵敏度，用于以更高精度检测列偏移并从摄像信号去除这些列偏移的技术是必不可少的。然而，日本特开平7-67083的示例没有考虑列偏移检测区域中所包括的除列偏移以外的噪声的影响。日本特开2006-25148的示例已提出了消除列偏移检测区域中所包括的缺陷像素的影响，但它没有提出在实现本发明时以高精度将列偏移检测区域中所包括的列偏移成分与其他噪声成分分开所需要的实际电路布置和控制方法。此外，该示例没有对信号处理算法具体化。

作为用于提高列偏移的检测精度的手段，提供用于存储多个水平期间的图像数据的图像存储单元(RAM)、并使用具有相对大的容量的这些RAM来应用二维噪声处理的方法是非常有效的。然而，该方法导致电路规模增大，并且导致成本高、功耗大以及设备体积大。

发明内容

考虑了上述问题而作出本发明，并且本发明提供了能够利用小的电路规模以高精度去除列偏移的技术。

根据本发明，提供了一种图像处理设备，包括：噪声去除单元，用于当从图像传感器读出的像素信号的电平相对于同一行上的像素信号落入由第一阈值和第二阈值限定的范围外时，从该像素信号中去除噪声，其中，在所述图像传感器上以矩阵布置有像素；循环计算单元，用于对于通过所述噪声去除单元去除了噪声的像素信号，在同一列上的像素信号之间进行循环计算；以及列偏移检测单元，用于基于所述循环计算单元的计算结果，检测每列的列偏移成分，其中，在当所述循环计算单元进行所述循环计算时，之前计算出的循环计算值和当前的像素信号值之间的差落入由第三阈值和第四阈值限定的范围外的情况下，所述列偏移检测单元使用之前计算出的循环计算结果来检测所述列偏移成分，而不使用当前的像素信号值来进行所述循环计算。

根据以下参考附图对示例性实施例的描述，本发明的其他特征会变得显而易见。

附图说明

图1是示出摄像设备的整体结构的框图；

图2是传感器的像素阵列的区域说明图；

图3是示出传感器的内部结构的电路图；

图4是示出传感器的读出时序的图；

图5是主信号的时序图；

图6是示出根据第一实施例的列偏移检测电路的电路图；

图7是水平噪声处理单元的操作说明图；

图8是列偏移检测和校正操作的说明图；

图9是根据第一实施例的垂直噪声处理的操作说明图；

图10是垂直噪声处理的信号的时序图；

图11是示出根据第二实施例的列偏移检测电路的电路图；

图12是根据第二实施例的垂直噪声处理的操作说明图；

图13是图像传感器的噪声说明图。

具体实施方式

第一实施例

图1是示出根据本发明的第一实施例的摄像设备(图像处理设备)的整体结构的框图。图2是示出作为图像传感器的CMOS传感器中的像素以矩阵布置的像素矩阵的图。

如图1所示，摄像设备(图像处理设备)包括透镜101、光圈102和用于将光转换成电信号的CMOS传感器103。如图2所示，CMOS传感器103包括有效像素区域203和水平光学黑色(下文中简称为“HOB”)区域，其中，在有效像素区域203中，用光照射作为光电转换元件的光电二极管，以及在水平光学黑色区域201中，通过例如铝薄膜在数列至数十列上遮挡光照射。此外，CMOS传感器103还包括垂直光学黑色(下文中简称为“VOB”)区域202，在该垂直光学黑色区域中，通过例如铝薄膜在数行至数十行上遮挡光照射。

同步信号发生器(下文简称为“SSG”)104产生水平同步信号(下文中简称为HD信号)和垂直同步信号(下文中简称为VD信号)。定时发生器(下文中简称为“TG”)105与HD信号和VD信号同步地产生驱动CMOS传感器103所需的各种控制信号。A/D转换器106将模拟图像信号转换成数字图像信号。OB箝位电路107将A/D转换器106在OB期间的输出值固定于预定值。列偏移检测电路108从垂直OB(下文中简称为“VOB”)像素区域中的图像数据中，提取包括在从OB箝位电路107输出的图像数据中的列偏移成分。列偏移去除电路111从有效像素区域中的图像数据中减去由列偏移检测电路108检测到的列偏移。窗电路(windowcircuit)109产生驱动列偏移检测电路108和列偏移去除电路111所需的控制信号。系统控制器110通过控制各个电路来决定操作模式和参数。信号处理电路112通过对图像数据执行插值处理和颜色转换处理、以及诸如缩小和放大的变倍处理，来将图像数据转换成能够在显示装置上显示的图像数据或者与记录装置相对应地将图像数据转换成JPEG图像。

图3是更详细地示出CMOS传感器103的内部结构的示例的电路图。参考图3，垂直扫描电路300从像素矩阵中选择特定的读出行，并且复位晶体管(下文中称为复位Tr)301a至301c使累积在光电二极管(下文中称为PD)303a至303c上的光信号电荷复位。传送晶体管(下文中简称为传送Tr)302a至302c将累积在PD303a至PD 303c上的光信号电荷传送到浮动扩散(下文中简称为FD)304a至304c，并且PD 303a至PD 303c是光电转换元件。FD304a至FD 304c将光信号转换为FD电位。选择晶体管(下文中称为选择Tr)305a至305c选择特定行以使得像素源极跟随器(称为像素SF)306a至306c能够将FD电位读出到垂直输出线204a至204c上。像素SF 306a至像素SF 306c是用于将FD电位读出到垂直输出线204a至204c上的缓冲放大器。

虚线框308表示读出电路用于一个像素的构成单位。使用基准电压Vref 307作为用于列放大器205a至205c中的信号放大的基准，并且采样保持电路(下文中称为S/H(N))309a至309c存储N信号(噪声信号)。采样保持电路(下文中称为S/H(S))310a至310c存储S信号(光信号成分)。用于控制固态图像传感器的信号线包括第m行的行选择线311(下文中称为PSELm)、第m行的复位信号线312(下文中称为PRESm)、和第m行的信号传送线313(下文中称为PTXm)。PTN 314是用于决定读出至S/H(N)309的读出期间的信号，以及PTS 315是用于决定读出至S/H(S)310的读出期间的信号。

需要晶体管316a至316c来将来自各列的S/H(N)309的输出选择性地读出到水平输出线320上。同样，需要晶体管317a至317c将来自各列的S/H(S)310的输出选择性地读出到水平输出线321上。水平扫描电路319根据各列的S/H(N)309和S/H(S)310的输出选择特定的读出列，并且输出第n列至第(n+2)列的选择信号H_n 318a至H_n+2318c。差分电路323接收来自水平输出线320至321的信号，并且以差分输出CMOS传感器103的输出VOUT。

应注意，已举例说明了在用于一个像素的构成单位中具有四个晶体管的结构。可选地，当使用利用两种或更多种类型的复位电压并激活/不激活像素SF的方法时，可以除去选择Tr305。可以使用多个PD共用FD和SF的结构。

以下，将参考图4描述图3中所述的主控制信号线的时序操作。当开始摄像操作并且用光照射PD 303时，产生光信号电荷，并且PD 303开始累积。垂直扫描电路300顺序地扫描各行。当扫描到第m行时，PRESm 312转到高电平，并且使FD 304的信号复位。接着，PSELm 311转到高电平，并且经由像素SF 306将包括复位噪声的复位电平读出到垂直输出线204上。通过列放大器205放大并输出读出到垂直输出线204上的复位电平与基准电压Vref 307之间的差。然后，在PTN 314的高电平期间(下文中称为N读取期间)将所输出的N信号存储在S/H(N)309中。此后，PTXm 313转到高电平，以将由PD 303产生的电荷读出到FD304。如在N信号中，在PTS 315的高电平期间(下文中称为S读取期间)将经由像素SF 306、垂直输出线204和列放大器205输出的S信号存储在S/H(S)310中。

经由通过水平扫描电路319的输出信号318控制的选择晶体管316，将这样读出并存储在S/H(N)309中的各列的第m行的N信号针对每列、顺序地读出到水平输出线320上。同样，经由通过水平扫描电路319的输出信号318控制的选择晶体管317，将读出并存储在S/H(S)310中的各列的第m行的S信号针对每列、顺序地读出到水平输出线321上。将针对每列并行地读出的第m行的N信号和S信号输入到差分电路323作为差分信号，并且使用N信号与S信号的差分输出作为CMOS传感器103的传感器输出VOUT。

通过将基于由PD产生的光信号电荷的信号与N信号相加来获得S信号。以这种方式，通过进行S信号与N信号之间的差分操作，实现CDS操作。然后，从CMOS传感器103的传感器输出VOUT中去除由图像传感器引起的复位噪声和1/f噪声，并且在除了列偏移外还重叠有像素缺陷噪声和RTS噪声的状态下，输出摄像信号。

以下将描述该实施例的具有图1所示的总体配置的摄像设备的操作。图5是示出在摄像设备的操作中各主单元的时序信号以及与这些时序信号同步输出的传感器输出的状态的说明时序图。

TG 105根据由SSG 104产生的HD信号和VD信号来产生驱动CMOS传感器103所需的各种控制信号。在由TG 105产生的控制信号的时刻，CMOS传感器103将通过透镜101和光圈102的光信号转换成电信号。通过A/D转换器106将从CMOS传感器103读出的模拟图像信号从模拟信号转换成数字图像数据，并且在OB期间经由OB箝位电路107将该数字图像信号固定于预定电平。此后，将图像数据输出至列偏移检测电路108和列偏移去除电路111。

窗电路109参考HD信号和VD信号，将用于指定VOB区域中的列偏移的垂直检测期间(垂直检测区域)的垂直检测窗信号(VWDET)和用于指定水平检测期间(水平检测区域)的水平检测窗信号(HWIN)提供给列偏移检测电路108。此外，窗电路109提供用于对循环计算的次数进行计数的计数器脉冲信号(CCLK)。窗电路109将用于指定有效像素区域中的垂直列偏移校正期间的垂直校正期间信号(VWCOL)和用于指定水平列偏移校正期间的水平校正期间信号(HWIN)提供列偏移去除电路111。应注意，作为水平校正期间信号提供的信号HWIN与水平检测窗信号相同。列偏移检测电路108根据从窗电路109提供的垂直检测窗信号和水平检测窗信号(VWDET和HWIN)计算列偏移数据。列偏移去除电路111根据从窗电路109提供的垂直校正期间信号和水平校正期间信号(VWCOL和HWIN)，通过从有效像素信号中减去列偏移数据来去除列偏移。对从列偏移去除电路111输出的图像数据进行由信号处理电路112进行的信号处理，以将该图像数据转换成适合于显示装置和记录装置的图像数据。

除了作为同步信号的HD信号和VD信号外，TG 105还将用于从CMOS传感器103针对每个像素而读出信号的时钟信号(HCLK信号)提供给CMOS传感器103。HCLK信号是读出控制信号，其用于以1像素周期为单位控制传感器输出，从而读取作为CMOS传感器103的内部元件的HOB、VOB和有效像素区域的像素信号，并且在读出禁止期间停止传感器输出。此外，TG 105将用于从VOB区域和HOB区域提取用作传感器输出的黑色基准的像素信号的控制信号(CLPOB信号)提供给OB箝位电路107。由于OB箝位电路107从有效像素区域的信号中减去HOB像素信号和VOB像素信号，因此，可以获得没有任何黑电平变化的稳定传感器输出。PBLK信号的时序表示在一个水平期间内停止传感器输出的读出操作的消隐期间(Tblk)。

因为X-Y地址类型读出结构的缘故，CMOS传感器103由于在读出操作时对于各列不同的元件特性的变化而容易地产生像素信号值的列偏移。为此，在具有VOB区域、HOB区域和有效像素区域的共同读出路径的相同列上均等地产生列偏移。在来自CMOS传感器的输出上，除了列偏移外，还重叠有像素缺陷噪声和RTS噪声，并且还重叠有由在传感器后级中的模拟电路和A/D转换引起的诸如量化噪声的随机噪声。图5中的传感器输出(VOB)和传感器输出(有效像素区域)的波形示出重叠在这些传感器输出上的列偏移和其他噪声成分的状态。

本实施例的要点在于，通过在重叠有列偏移和其他噪声成分的状态下从VOB区域的传感器输出中去除不需要的噪声成分，来以高精度单独检测列偏移。图6是实现该检测的列偏移检测电路108的详细电路图。

将首先描述图6所示的配置。将输入信号500输入至列偏移检测电路108。D触发器(下文中简称为DFF)501、502、503和504的输出串联连接，以构成由像素时钟驱动的4级移位寄存器。DFF 501对应于第一级，DFF 502对应于第二级，DFF 503对应于第三级，以及DFF 504对应于第四级。中值滤波器505是5输入中值滤波器，并且接收摄像输入信号500和来自DFF 501至DFF 504的输出。DFF 502的输出连接至两个输入信号的差分电平判断电路506的正输入a，并且中值滤波器505的中值输出连接至差分电平判断电路506的负输入b。

在寄存器507中，设置用于决定预定电平范围的阈值Th1和Th2(第一阈值和第二阈值)。使用阈值Th1和Th2作为差分电平判断电路506的判断基准值。差分电平判断电路506的判断输出(H/L)连接至选择器508的切换控制端子。DFF 502的输出和中值滤波器505的输出连接至选择器508的输入。虚线框中的DFF501至DFF 504、中值滤波器505、差分电平判断电路506、寄存器507和选择器508构成水平噪声处理电路513(噪声去除单元)。

将选择器508的输出514作为水平噪声处理电路513的输出信号输入至乘法器(系数K)515，并且还输入至差分电平判断电路521的负输入b。将乘法器(系数K)515的输出和乘法器517(系数1-K)的输出输入至加法器516，并且将它们相加。将来自加法器516的输出输入至选择器520的一个输入端子，并且将来自选择器520的输出输入至线存储器518。

将来自线存储器518的输出输入至乘法器517，并且还输入至选择器520的另一输入端子和差分电平判断电路521的正输入a。此外，使用来自线存储器518的输出作为列偏移检测电路108的检测输出526。

在寄存器523中，设置了用于决定预定电平范围的阈值Th3和Th4(第三阈值和第四阈值)。将阈值Th3和Th4用作差分电平判断电路521的判断基准值。差分电平判断电路521的判断输出(H/L)输入至与(AND)门522的一个输入端子。计数器519的进位输出COUT连接至与门522的另一输入端子，并且这些输入的与门输出连接至选择器520的切换控制端子。虚线框中的选择器520、差分电平判断电路521、与门522和寄存器523构成垂直噪声处理电路524。

在寄存器525中，设置了计数器设置值(目标值)，并且将该计数器设置值用作计数器519的进位输出(COUT)的基准值。用于将计数器复位为零的计数器复位信号(CRES)和用于使计数器进行计数的计数器脉冲(CCLK)从TG 105提供给计数器519。以下将描述图6的操作的详情。首先将输入至列偏移检测电路108的摄像信号500输入至水平噪声处理电路513，并且基于水平数据之间的电平判断进行噪声去除处理。

图7是用于说明水平噪声处理算法的图。包括DFF 501至DFF 504的移位寄存器并行地提取水平方向上的同一行上的五个像素的数据(P_n-2，P_n-1，P_n，P_n+1和P_n+2)，并且向这些数据应用中值滤波器505。中值滤波器505对这五个输入数据进行分级，并且将中值Md输出至差分电平判断电路506。差分电平判断电路506计算该像素数据P_n与包括该像素数据P_n以及左边两个邻近像素和右边两个邻近像素总共五个像素数据的中值Md之间的差分数据(P_n-Md)，并且将所计算出的差分数据(P_n-Md)的电平与由阈值Th1和Th2限定的范围进行比较。当差分数据的电平超过由阈值Th1和Th2限定的范围时，差分电平判断电路506的输出转到高电平，并且选择器508选择中值Md。即，作为噪声排除像素数据P_n。当差分数据的电平落入由阈值Th1和Th2限定的范围内时，差分电平判断电路506的输出转到低电平，并且选择器508选择像素数据P_n。水平噪声处理电路513在由垂直检测窗信号(VWDET)和水平检测窗信号(HWIN)指定的列偏移检测期间(检测区域)内对各个水平像素顺序地执行这些操作。

通过缩小由阈值Th1和Th2限定的设置范围，可以相应地去除更小电平的噪声。然而，水平数据包括由于列偏移而产生的变化分量，并且期望将所假设的列偏移的最大值设置为由阈值Th1和Th2限定的设置范围的下限，从而不会作为噪声排除列偏移。

在水平噪声处理后的输出514(X_n)输入至由乘法器515、加法器516、乘法器517和线存储器518构成的循环积分电路，以进行垂直数据之间(信号之间)的循环计算，如由下式所述：

Y_n←K·X_n+(1-K)·Y_n-1...(1)

其中，K：循环系数

在线存储器518中，顺序地更新循环计算值(Y_n)。

线存储器518可以保存由水平检测窗信号(HWIN)表示的一个水平数据的像素数据。循环积分电路在由垂直检测窗信号(VWDET)和水平检测窗信号(HWIN)指定的列偏移检测期间(检测区域)内对各水平像素顺序地执行这些操作。使用在垂直检测窗信号(VWDET)内进行多次循环计算后保存在线存储器518中的循环计算值，作为所检测到的列偏移数据。在垂直校正期间信号(VWCOL)内将列偏移数据读出到列偏移去除电路111，以去除列偏移。

图8是示出当在拍摄运动图像的情况下从连续读出的图像中检测到列偏移并校正这些列偏移时执行的序列的图。最初，利用循环计算的初始值＝0从第一场的VOB区域中检测列偏移，并且从有效像素区域的像素数据中减去该检测结果，从而从有效像素区域的图像中去除列偏移。

在接着的第二场中，继承第一场的列偏移数据作为前一循环计算值(循环计算的计算结果)，以从第二场的VOB区域检测列偏移。然后，从有效像素区域的像素数据中减去所检测到的列偏移。因此，从有效像素区域的图像中去除列偏移。

在接着的第三场中，进一步继承第二场的列偏移数据作为循环计算值，以从第三场的VOB区域检测列偏移。然后，从有效像素区域的像素数据中减去所检测到的列偏移。因此，从有效像素区域的图像中去除列偏移。在随后的场中顺序地重复该处理。在上述处理阶段，使循环计算值从初始值＝0逐渐收敛于原始列偏移。

图9是示出循环计算值的收敛状态的图。在等式(1)所给出的循环计算公式的情况下，例如，如果循环系数K＝(1/64)，则在单次循环计算中对输入数据X_n的(1/64)进行加权平均，作为循环计算值。为此，当重复该计算128次时，循环计算值可以大致收敛。在图8的示例中，由于将每场的VOB区域内的检测线的数量设置为16，并且每场可以进行16次循环计算，因此，在最初的八场中使循环计算收敛，以检测正确的列偏移。然而，实际上，像素缺陷噪声和RTS噪声重叠在作为列偏移检测区域的VOB区域的输出信号上，并且在这些噪声成分的影响下，循环计算值中产生了误差。

通过设置在循环计算电路的前级中的水平噪声处理，可以去除电平比所假定的列偏移的最大值大的像素缺陷噪声和RTS噪声。因此，循环计算值的误差宽度决定于所假定的列偏移的最大值。然而，将所假定的列偏移的最大值估计为作为图像传感器的输出的约数mV至数十mV，并且将该值与循环系数K的乘积用作循环计算值的近似误差宽度。为了减小由于噪声影响而产生的误差宽度，可以设置较小的循环系数K。然而，当设置较小的循环系数K时，循环计算值的收敛时间与该系数值成比例地延长。满足可容许的收敛时间的循环系数K在当前情况下约为1/64，并且此时的循环计算值的误差宽度特别是在高增益时可能引起垂直条纹噪声的产生。

因此，在垂直噪声处理电路524中，当计数器519的进位输出(COUT)处于高电平时，差分电平判断电路521计算输入至循环积分电路的输入数据(X_n)与作为前一次的循环计算值的线存储器518的输出数据(Y_n-1)之间的差分数据(Y_n-1-X_n)，并且将所计算出的差分数据(Y_n-1-X_n)的电平与由阈值Th3和Th4限定的范围进行比较。当差分数据的电平超过由阈值Th3和Th4限定的范围时，差分电平判断电路521的输出转到高电平，并且选择器520选择前一次的循环计算值(Y_n-1)代替正常的循环计算值。

当进行垂直噪声判断时：

Y_n←Y_n-1 ...(2)

即，作为噪声排除输入数据X_n。当差分数据的电平落入由阈值Th3和Th4限定的范围内时，差分电平判断电路521的输出转到低电平，并且选择器520选择使用输入数据X_n的循环计算值(等式(1)的计算值)。同一列上的差分数据(Y_n-1-X_n)基本上不包括列偏移。因此，不同于水平噪声处理电路513，垂直噪声处理电路524可以将基于阈值Th3和Th4设置的噪声去除范围设置为较小值，而不受所假定的列偏移的最大值限制。

以下将描述计数器519的功能。垂直噪声处理电路524的噪声去除操作是为了以前一次的循环计算值(Y_n-1)替代随后正常的循环计数值，并且相当于循环计算的中断操作。因此，在循环计算收敛时变化大的区域中执行垂直操作处理的情况下，可能将在收敛时的变化确定为噪声，并且循环计算不太可能收敛。为此，计数器519通过限制于在开始循环计算(检测操作)之后的收敛时变化小的区域(通过将在收敛时变化大的区域设置为垂直噪声处理的停止期间)，来进行执行垂直噪声处理所需的时序调节。

如图9所举例说明的，当循环系数为(1/64)时，通过计数器519的进位输出(COUT)选通(gate)差分电平判断电路521的输出，以允许在循环计算计数超过128次之后执行垂直噪声处理操作。

图10示出提供给计数器519的计数器复位信号(CRES)、用于使计数器计数的计数器脉冲(CCKL)和进位输出(COUT)的时序。在计数器519中，设置寄存器525的计数器设置值(目标值)＝128。响应于计数器复位信号(CRES)的后沿，将计数器值复位为零，并且将进位输出(COUT)清零至低电平。

在垂直检测窗信号(VWDET)的高电平期间，提供与水平同步信号HD同步的脉冲，以响应于脉冲的后沿，对计数器值进行计数。当计数器计数值达到计数器基准值(128)时，将进位输出(COUT)切换至高电平。

第二实施例

在第一实施例中所述的垂直噪声处理执行关注于在循环计算时的变化量的噪声检测。因此，不能在循环计算的收敛时变化大的区域中使用该垂直噪声处理。为了避免该状况，在第一实施例中，从循环计算的开始时刻起对于预定计算计数禁止垂直噪声处理。

相反，将列偏移可以取的电平，即在收敛后的循环计算值限制在基于图像传感器的特性所假定的预定范围内。因此，在第二实施例中，关注于循环计算值的绝对电平，设置垂直噪声处理的禁止期间。

图11是针对此目的的列偏移检测电路108的详细电路图。与在第一实施例中所述的图6的电路图不同之处在于计数器519周围的少数部件，并且以下将仅描述不同组件的结构和操作。

作为新的组件，添加了电平判断电路550，并且不同于在第一实施例中，电平判断电路550的输出连接作为计数器519的计数器复位信号(CRES)。电平判断电路550接收线存储器518的输出数据(Y_n-1)。在寄存器551中，设置了用于决定预定电平范围的阈值Th5和Th6。将阈值Th5和Th6(第五阈值和第六阈值)用作电平判断电路550的判断基准值。

图12是示出循环计算值的收敛状态和计数器519的状态的图。以下，将参考图11和图12描述计数器519的操作。当循环系数K为1/64时，循环计算值使循环计算从初始值＝0开始，并且在128次循环计算期间如在第一实施例中一样呈现相同的收敛特性。在寄存器551中，使用阈值Th5和Th6设置所假定的列偏移(检测值)的最大值可以取的范围。当线存储器518的输出数据(Y_n-1)在循环计算开始之后落入该范围内时，将电平判断电路550的输出从高电平切换至低电平。

由于电平判断电路550的输出作为计数器复位信号(CRES)连接至计数器519，因此，在从高电平切换至低电平时，响应于后沿来将计数器519的计数器值复位为零，并且将进位输出(COUT)清零至低电平。在垂直检测窗信号(VWDET)的高电平期间，提供与水平同步信号HD同步的脉冲，以响应于脉冲的后沿对计数器值进行计数。当计数器计数值达到计数器基准值(128)时，将进位输出(COUT)切换至高电平，以取消对垂直噪声处理的禁止。也就是说，在循环计算值落入预定范围内之前的线数量内，禁止垂直噪声处理。

如上所述，根据第二实施例，关注于循环计算值的绝对电平，设置垂直噪声处理的禁止期间。为此，即使当循环计算值由于循环系数的改变或者在噪声的影响下而改变时，垂直噪声处理的禁止期间可以灵活处理这类改变，并且可以防止错误操作。

尽管已参考示例性实施例描述了本发明，但是应理解，本发明并不限于所公开的示例性实施例。所附权利要求书的范围符合最宽的解释，以包含所有这类修改、等同结构和功能。

Claims

1.一种图像处理设备，包括：

噪声去除单元，用于当从图像传感器读出的像素信号的电平相对于同一行上的像素信号落入由第一阈值和第二阈值限定的范围外时，从该像素信号中去除噪声，其中，在所述图像传感器上以矩阵布置有像素；

循环计算单元，用于对于通过所述噪声去除单元去除了噪声的像素信号，在同一列上的像素信号之间进行循环计算；以及

列偏移检测单元，用于基于所述循环计算单元的计算结果，检测每列的列偏移成分，

其中，在当所述循环计算单元进行所述循环计算时，之前计算出的循环计算值和当前的像素信号值之间的差落入由第三阈值和第四阈值限定的范围外的情况下，所述列偏移检测单元使用之前计算出的循环计算结果来检测所述列偏移成分，而不使用当前的像素信号值来进行所述循环计算。

2.根据权利要求1所述的图像处理设备，其特征在于，由所述第三阈值和所述第四阈值限定的范围窄于由所述第一阈值和所述第二阈值限定的范围。

3.根据权利要求1所述的图像处理设备，其特征在于，在所述列偏移检测单元的检测操作开始之后，所述列偏移检测单元仅在预定期间禁止如下操作：将之前计算出的循环计算值和当前的像素信号值之间的差、与由所述第三阈值和所述第四阈值限定的范围进行比较。