CN101958707B - 采样电路 - Google Patents

采样电路 Download PDF

Info

Publication number
CN101958707B
CN101958707B CN2010101582849A CN201010158284A CN101958707B CN 101958707 B CN101958707 B CN 101958707B CN 2010101582849 A CN2010101582849 A CN 2010101582849A CN 201010158284 A CN201010158284 A CN 201010158284A CN 101958707 B CN101958707 B CN 101958707B
Authority
CN
China
Prior art keywords
switch
coupled
output
capacitor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101582849A
Other languages
English (en)
Other versions
CN101958707A (zh
Inventor
邱宝成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101958707A publication Critical patent/CN101958707A/zh
Application granted granted Critical
Publication of CN101958707B publication Critical patent/CN101958707B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种采样电路，运行在采样阶段及保持阶段。采样电路包含放大器、第一电容器、第二电容器及电压源。放大器具有第一输入端及用于输出输出信号的输出端；第一电容器在采样阶段及保持阶段耦接于第一输入端，用于在采样阶段对输入信号采样；第二电容器具有耦接于第一输入端的第一端，以及在保持阶段耦接于输出端且在采样阶段与输出端解耦的第二端，第二电容器用于在采样阶段对参考信号采样以及在保持阶段接收来自于第一电容器的电量；电压源耦接于第一输入端与输出端之间，用于在采样阶段提供预设电压电平，以移除放大器的输入共模电压及输出共模电压之间的差异。以上所述的采样电路可以依据系统需求而调整采样电路的增益。

Description

采样电路
技术领域
本发明是有关于采样电路，且特别有关于具有去偏移(offset cancellation)及去低频噪声的采样电路。
背景技术
一般来说，具有运算放大器(operational amplifier，以下简称opamp)的采样电路具有运算放大器偏移(opamp offset)的问题。为移除采样电路中的运算放大器偏移，运算放大器通常被放置在单位增益(unit-gain)反馈回路(feedback loop)中。然而，单位增益反馈回路会限制运算放大器的输出共模电压(common modevoltage)与其输入共模电压的相等，从而限制用于采样电路的运算放大器的类型。此外，由于采样电路的增益被限制为“1”，所述增益无法依据系统需求而调整。
因此，需要提供具有运算放大器的采样电路，所述采样电路具有移除运算放大器偏移的功能及可调的增益，并可在输入共模电压不同于输出共模电压时运行。
发明内容
有鉴于此，提供以下技术方案：
本发明提供一种采样电路，运行在采样阶段及保持阶段。采样电路包含放大器、第一电容器、第二电容器及电压源。放大器具有第一输入端及用于输出输出信号的输出端；第一电容器在采样阶段及保持阶段耦接于第一输入端，用于在采样阶段对输入信号采样；第二电容器具有耦接于第一输入端的第一端，以及在保持阶段耦接于输出端且在采样阶段与输出端解耦的第二端，第二电容器用于在采样阶段对参考信号采样以及在保持阶段接收来自于第一电容器的电量；电压源耦接于第一输入端与输出端之间，用于在采样阶段提供预设电压电平，以移除放大器的输入共模电压及输出共模电压之间的差异。
本发明另提供一种采样电路，运行在第一阶段及第二阶段。采样电路包含放大器、第一电容器、第二电容器及电压源。放大器具有第一输入端及用于输出输出信号的输出端；第一电容器在第一阶段及第二阶段耦接于第一输入端，用于在第一阶段及第二阶段对输入信号采样；第二电容器具有耦接于第一输入端的第一端，以及在第二阶段耦接于输出端且在第一阶段与输出端解耦的第二端，第二电容器用于在第一阶段对参考信号采样以及在第二阶段接收来自于第一电容器的电量；电压源耦接于第一输入端与输出端之间，用于在第一阶段提供预设电压电平，以移除放大器的输入共模电压及输出共模电压之间的差异。
以上所述的采样电路的增益可以依据系统需求而调整。
附图说明
图1a是采样电路的一个范例的示意图。
图1b是图1a的采样电路中的电压源的一个范例的示意图。
图2是图1a及图1b的采样电路的时钟信号的示意图。
图3a是采样电路的另一个范例的示意图。
图3b是图3a的采样电路中的电压源的一个范例的示意图。
图4是图3a及图3b的采样电路的输入信号及时钟信号的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
本发明的实施例提供一种采样电路。图1a是采样电路的一个范例的示意图。在图1a所示的范例中，采样电路运行在采样阶段(sampling phase)及保持阶段(hold phase)，并且可作为采样保持(sample-and-hold)电路。请参考图1a，采样电路包含放大器10、采样电容器Cs10、反馈电容器Cf10、开关11-14以及电压源15。放大器10包含正输入端(+)、负输入端(-)及输出端(OUT)，其中正输入端(+)耦接于电压源，所述电压源提供与放大器10的输入共模电压Vcmi相等的电压电平。开关11具有接收输入信号Vin的第一端及耦接于节点N10的第二端。采样电容器Cs10耦接于节点N10及放大器10的负输入端(-)之间。开关12具有接收参考信号Vref的第一端及耦接于节点N11的第二端。反馈电容器Cf10耦接于放大器10的负输入端(-)及节点N11之间。开关13具有耦接于节点N10的第一端及接收电压电平的第二端，所述电压电平被设置为与放大器10的输出共模电压Vcmo相等。开关14具有耦接于节点N11的第一端及耦接于放大器10的输出端(OUT)的第二端，其中Vout是放大器10的输出信号。开关11及开关12的闭合/断开(on/off)状态依据对应于采样阶段的时钟信号Ps决定，而开关13及开关14的闭合/断开状态依据对应于保持阶段的时钟信号Ph决定。也就是说，在采样阶段，开关11及12是闭合(turn on)的，开关13及14是断开(turn off)的；而在保持阶段，开关11及12是断开的，开关13及14是闭合的。时钟信号Ps及时钟信号Ph如图2所示，其标示图1a及图1b的采样电路的时钟信号。
请参考图1a，电压源15提供大体上与放大器10的输入共模电压Vcmi及输出共模电压Vcmo之间的电压差相等的电压电平。在一个实施例中，电压源15可以通过电平位移器(level shifter)实施。图1b是图1a采样电路中的电压源15的一个范例的示意图。如图1b所示，所述电平位移器包含开关150-153及电容器C15。开关150具有耦接于放大器10的负输入端(-)的第一端及耦接于节点N12的第二端。开关151具有耦接于放大器10的输出端(OUT)的第一端及耦接于节点N13的第二端。开关152耦接于电压源及节点N12之间，其中所述电压源提供大体上与输入共模电压Vcmi相等的电压电平。开关153耦接于另一电压源与节点N13之间，其中所述另一电压源提供大体上与输出共模电压Vcmo相等的电压电平。电容器15耦接于节点N12与节点N13之间。开关150及开关151的闭合/断开状态依据时钟信号Ps决定，而开关152及开关153的闭合/断开状态依据时钟信号Ph决定。也就是说，在采样阶段，开关150及151是闭合的，开关152及153是断开的；而在保持阶段，开关150及151是断开的，开关152及153是闭合的。请参考图2，当时钟信号Ph被激活(asserted)而时钟信号Ps未被激活(de-asserted)时(换句话说，在保持阶段)，开关152及开关153分别将电压源耦接于电容器C15的两端，开关150及开关151将电容器C15自放大器10解耦(decoupled)，因此，电容器C15的电压降(voltage drop)是放大器10的输入共模电压Vcmi与输出共模电压Vcmo之间的电压差。在某些实施例中，若放大器10的输入共模电压与输出共模电压是相等的，则电容器C15的电压降大体上等于0。
请参考图1b及图2，在下一采样阶段，时钟信号Ph未被激活，使得开关152及153将电容器C15自电压源分离，而时钟信号Ps被激活，以控制开关11将输入信号Vin传送至采样电容器Cs10，控制开关12将参考信号Vref传送至反馈电容器Cf10，以及控制开关150及151将电容器C15耦接至放大器10。采样电容器Cs10对输入信号Vin采样，而反馈电容器Cf10对参考信号Vref采样。因为在上一保持阶段，放大器10的输入共模电压Vcmi及输出共模电压Vcmo之间的差异已被储存在电容器C15中，故在此次采样阶段，首先对输出信号Vout的电平进行偏移量为所述电压差的偏移。
在下一保持阶段，时钟信号Ps未被激活，而时钟信号Ph被再次激活。由于输出共模电压Vcmo经由开关13而提供至节点N10，采样电容器Cs10的电量被推向(pushed to)反馈电容器Cf10，而反馈电容器Cf10的电量则被推向放大器10的输出端(OUT)，因此输出信号Vout获得的增益大体上与Cf10的电容量/Cs10的电容量相等。
依据上述操作，在采样阶段，通过将大体上与(Vcmi-Vcmo)相等的电压电平提供在放大器10的输入端(-)及输出端(OUT)之间，放大器10不需要放置在单位增益反馈回路中对放大器10的偏移采样。因此，采样电容器Cs10的电容量及反馈电容器Cf10的电容量不要求相等，从而得到可调增益系数(adjustable gaincoefficient)，而且放大器10可通过输入共模电压及输出共模电压不同或相同的放大器实施，所述放大器可例如具有低功率消耗及低噪声的套筒式运算放大器(telescopic amplifier)。
此外，由于采样电容器Cs10的一个电极(plate)及反馈电容器Cf10的一个电极耦接于放大器10的负输入端(-)，因此在保持阶段，放大器10的偏移及低频噪声可被移除。
图3a是采样电路的另一范例。请参考图3a，采样电路交替地运行在数据阶段(data phase)及重置阶段(reset phase)，且采样电路包含放大器30、采样电容器Cs30、反馈电容器Cf30、开关31-32以及电压源33。放大器30包含正输入端(+)、负输入端(-)以及输出端(OUT)，其中正输入端(+)接收大体上与放大器30的输入共模电压Vcmi相等的电压电平。采样电容器Cs30具有接收输入信号Vin的一个电极及耦接于放大器30的负输入端(-)的另一个电极。开关31具有接收参考信号Vref的第一端及耦接于节点N30的第二端。反馈电容器Cf30耦接于放大器30的负输入端(-)及节点N30之间。开关32具有耦接于节点N30的第一端及耦接于放大器30的输出端(OUT)的第二端，其中Vout是放大器30的输出信号。开关31的闭合/断开状态依据对应于重置阶段的时钟信号Ps决定，而开关32的闭合/断开状态依据对应于数据阶段的时钟信号Ph决定。也就是说，在数据阶段，开关32是闭合的，开关31是断开的；而在重置阶段，开关32是断开的，开关31是闭合的。时钟信号Ps及时钟信号Ph如图4所示，其标示图3a及图3b的采样电路的输入信号及时钟信号。
请参考图3a，电压源33提供大体上与放大器30的输入共模电压Vcmi及输出共模电压Vcmo之间的差异相等的电压电平。在一个实施例中，电压源33可通过电平位移器实施。图3b是图3a的采样电路中的电压源33的一个范例的示意图。如图3b所示，电压源33(实施为电平位移器)包含开关330-333及电容器C33。开关330具有耦接于放大器30的负输入端(-)的第一端及耦接于节点N31的第二端。开关331具有耦接于放大器30的输出端(OUT)的第一端及耦接于节点N32的第二端。开关332耦接于电压源及节点N31之间，其中所述电压源提供大体上与输入共模电压Vcmi相等的电压电平。开关333耦接于另一电压源与节点N32之间，其中所述另一电压源提供大体上与输出共模电压Vcmo相等的电压电平。电容器C33耦接于节点N31与节点N32之间。开关330及开关331的闭合/断开状态依据时钟信号Ps决定，而开关332及开关333的闭合/断开状态依据时钟信号Ph决定。也就是说，在数据阶段，开关332及333是闭合的，开关330及331是断开的；而在重置阶段，开关332及333是断开的，开关330及331是闭合的。当时钟信号Ph被激活而时钟信号Ps未被激活时(也就是说，在数据阶段)，电容器C33的电压降是放大器30的输入共模电压Vcmi与输出共模电压Vcmo之间的差异。在某些实施例中，若放大器30的输入共模电压与输出共模电压是相等的，则储存在电容器C33的电压差大体上等于0。
在一个实施例中，采样电路被用作用于像素采样的相关双采样(correlateddouble sampling)电路，而输入信号Vin是自图像传感器(image sensor，例如数码相机或扫描仪)提供的电荷耦合装置(charge-coupled device，以下简称CCD)信号。如图4所示，CCD信号是来自于CCD的像素串流，并且每一像素包含重置电平(reset level)Lreset及数据电平(data level)Ldata。由于像素的不同重置电平Lreset，从一像素到另一像素时，CCD信号可能引入错误(所述错误称作重置错误)。因此，为移除重置错误，需要对每一像素的重置电平Lreset及数据电平Ldata采样，以获得重置电平Lreset及数据电平Ldata之间的差异。
请参考图3b及图4，在下一重置阶段，时钟信号Ps被激活，而时钟信号Ph未被激活。参考信号因此被输入至反馈电容器Cf30中，且与(Vcmi-Vcmo)相等的电压电平被提供至负输入端(-)及输出端(OUT)之间以对输出信号Vout进行偏移量为所述电压差的偏移。采样电容器Cs30对输入信号Vin的重置电平Lreset采样，而反馈电容器Cf30对参考信号Vref采样。
在下一个数据阶段，时钟信号Ps未被激活以控制开关31、330及331将参考信号Vref与节点N30分离，以及将电容器C33与放大器30分离，而时钟信号Ph被激活以控制开关32、332及333将节点N30耦接至放大器30的输出端(OUT)，以及将电容器C33耦接至电压源。应用于采样电容器Cs30的电压被改变，其改变量为(Lreset-Ldata)。反馈电容器Cf30自采样电容器Cs30接收电荷，并且随后将电荷推至输出端(OUT)。因此，输出信号Vout的电压电平依据差异(Lreset-Ldata)改变。
依据上述操作，采样电路作为用于CCD信号的相关双采样电路。相关双采样电路的放大器30不需要放置在单位增益反馈回路中对放大器30的偏移采样。放大器30的输入共模电压及输出共模电压不要求相等，且放大器30可通过输入共模电压及输出共模电压不同或相同的放大器实施，所述放大器可例如具有低功率消耗及低噪声的套筒式运算放大器。
此外，由于采样电容器Cs30的一个电极及反馈电容器Cf30的一个电极耦接于放大器30的负输入端(-)，在重置阶段，放大器30的偏移及低频噪声可被移除。
在本实施例中，采样电容器Cs30的电容量可与反馈电容器Cf30的电容量相等或不同，因此采样电路的增益可依据系统需求而调整。
为清楚起见，图1a、图1b、图3a及图3b都展示为单端型(single-ended)结构。然而，本领域技术人员应可了解，上述采样电路也可以用差分结构(differentialstructure)实施。为简洁起见，差分结构的进一步描述在此省略。此类修改仍包含在本发明的范围内。
以上所述仅为本发明的较佳实施例，本领域相关的技术人员依据本发明的精神所做的等效变化与修改，都应当涵盖在权利要求书内。

Claims (10)

1.一种采样电路，运行在采样阶段及保持阶段，其特征在于，该采样电路包含：
放大器，具有第一输入端及用于输出输出信号的输出端；
第一电容器，在该采样阶段及该保持阶段耦接于该第一输入端，用于在该采样阶段对输入信号采样；
第二电容器，具有耦接于该第一输入端的第一端，以及在该保持阶段耦接于该输出端且在该采样阶段与该输出端解耦的第二端，该第二电容器用于在该采样阶段对参考信号采样以及在该保持阶段接收来自于该第一电容器的电量；以及
电压源，耦接于该第一输入端与该输出端之间，用于在该采样阶段提供预设电压电平，以移除该放大器的输入共模电压及输出共模电压之间的差异。
2.根据权利要求1所述的采样电路，其特征在于，该电压源包含：
第三电容器，在该采样阶段耦接于该第一输入端及该输出端之间，用于提供对应于该输入共模电压及该输出共模电压之间的该差异的电压降。
3.根据权利要求2所述的采样电路，其特征在于，该电压源更包含：
第一开关，具有耦接于该第一输入端的第一端以及在第二节点耦接于该第三电容器的第二端；
第二开关，具有耦接于该输出端的第一端以及在第三节点耦接于该第三电容器的第二端；
第三开关，耦接于第一电压源及该第二节点之间；以及
第四开关，耦接于第二电压源及该第三节点之间；
其中在该采样阶段，该第一开关及该第二开关是闭合的，并且该第三开关及该第四开关是断开的；以及
在该保持阶段，该第一开关及该第二开关是断开的，并且该第三开关及该第四开关是闭合的。
4.根据权利要求3所述的采样电路，其特征在于，该第一电压源提供与该输入共模电压相等的电压，以及该第二电压源提供与该输出共模电压相等的电压。 
5.根据权利要求1所述的采样电路，其特征在于，该放大器的该输入共模电压不同于该输出共模电压，并且该预设电压电平依据该输入共模电压及该输出共模电压之间的该差异决定。
6.根据权利要求1所述的采样电路，更包含：
第一开关，具有接收该输入信号的第一端及在第一节点耦接于该第一电容器的第二端；
第二开关，具有接收该参考信号的第一端及在第二节点耦接于该第二电容器的第二端；
第三开关，具有耦接于该第一节点的第一端及接收该放大器的该输出共模电压的第二端；以及
第四开关，具有耦接于该第二节点的第一端及耦接于该输出端的第二端；
其中在该采样阶段，该第一开关及该第二开关是闭合的，并且该第三开关及该第四开关是断开的；以及
在该保持阶段，该第一开关及该第二开关是断开的，并且该第三开关及该第四开关是闭合的。
7.根据权利要求1所述的采样电路，其特征在于，该第一电容器的电容量及该第二电容器的电容量是不同的。
8.一种采样电路，运行在第一阶段及第二阶段，该采样电路包含：
放大器，具有第一输入端及用于输出输出信号的输出端；
第一电容器，在该第一阶段及该第二阶段耦接于该第一输入端，用于在该第一阶段及该第二阶段对输入信号采样；
第二电容器，具有耦接于该第一输入端的第一端，以及在该第二阶段耦接于该输出端且在该第一阶段与该输出端解耦的第二端，该第二电容器用于在该第一阶段对参考信号采样以及在该第二阶段接收来自于该第一电容器的电量；以及
电压源，耦接于该第一输入端与该输出端之间，用于在该第一阶段提供预设电压水电平，以移除该放大器的输入共模电压及输出共模电压之间的差异。
9.根据权利要求8所述的采样电路，其特征在于，该输入信号是电荷耦合装置信号。
10.根据权利要求8所述的采样电路，其特征在于，该采样电路是相关双采样电路。 
CN2010101582849A 2009-07-15 2010-04-28 采样电路 Expired - Fee Related CN101958707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/503,105 2009-07-15
US12/503,105 US7924062B2 (en) 2009-07-15 2009-07-15 Sampling circuits

Publications (2)

Publication Number Publication Date
CN101958707A CN101958707A (zh) 2011-01-26
CN101958707B true CN101958707B (zh) 2012-09-05

Family

ID=43464838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101582849A Expired - Fee Related CN101958707B (zh) 2009-07-15 2010-04-28 采样电路

Country Status (3)

Country Link
US (1) US7924062B2 (zh)
CN (1) CN101958707B (zh)
TW (1) TW201103263A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640228A (zh) * 2009-09-28 2012-08-15 北极硅设备公司 用于模数转换器的输入配置
US8693593B2 (en) * 2010-12-30 2014-04-08 Lsi Corporation Methods and apparatus for automatic gain control using samples taken at desired sampling phase and target voltage level
US8514014B2 (en) 2011-02-09 2013-08-20 Analog Devices, Inc. Reset and resettable circuits
US8441380B2 (en) * 2011-05-20 2013-05-14 Texas Instruments Incorporated Method and apparatus for performing data conversion with non-uniform quantization
US20140049291A1 (en) 2012-08-14 2014-02-20 Luxen Technologies, Inc. Noise-resistant sampling circuit and image sensor
US20140048683A1 (en) 2012-08-14 2014-02-20 Luxen Technologies, Inc. Readout integrated circuit for dynamic imaging
US8816887B2 (en) * 2012-09-21 2014-08-26 Analog Devices, Inc. Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit
US8698658B1 (en) * 2012-10-24 2014-04-15 Lsi Corporation Apparatus, method and system for cancelling an input-referred offset in a pipeline ADC
US9191023B2 (en) 2014-02-05 2015-11-17 Analog Devices Global Analog to digital converter and a method of operating an analog to digital converter
US9362320B2 (en) * 2014-06-03 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a level shifter and method of making the same
CN104052459B (zh) * 2014-06-06 2017-08-25 华为技术有限公司 一种采样电路及采样方法
CN104034957B (zh) 2014-06-11 2018-04-17 台达电子企业管理（上海）有限公司 电源转换系统及其电压采样装置
CN104092964B (zh) * 2014-07-30 2018-02-16 昆山锐芯微电子有限公司 相关双采样电路及控制方法、图像传感器系统及控制方法
WO2016144266A1 (en) 2015-03-11 2016-09-15 Agency For Science, Technology And Research Method and circuit for providing an accurate voltage for electrochemical sensing
US9813035B2 (en) * 2015-11-02 2017-11-07 Analog Devices, Inc. Gain enhancement using advanced correlated level shifting
TWI581167B (zh) * 2016-03-29 2017-05-01 矽創電子股份有限公司 雜訊抑制電路
CN106059586B (zh) * 2016-05-27 2019-07-02 中国电子科技集团公司第二十四研究所 采样装置
WO2018148921A1 (zh) * 2017-02-17 2018-08-23 深圳市汇顶科技股份有限公司 相关双采样积分电路
KR102484142B1 (ko) * 2017-12-01 2023-01-05 삼성전자주식회사 기준 전압의 변화량을 입력 레벨에 관계없이 균등하게 만드는 스위치드 커패시터 회로
CN111372019B (zh) * 2020-03-10 2021-09-14 成都微光集电科技有限公司 一种使用提高增益adc的图像传感器读出电路及读出方法
CN111953323B (zh) * 2020-07-28 2022-05-31 北京中星微电子有限公司 用于采集信号的电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055766A (zh) * 2006-03-30 2007-10-17 英飞凌科技股份公司 具有采样保持器的电路装置和用于在采样保持器中处理信号的方法
CN101164237A (zh) * 2005-01-12 2008-04-16 特耐极锐公司 高速采样架构
JP4195500B1 (ja) * 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410270A (en) * 1994-02-14 1995-04-25 Motorola, Inc. Differential amplifier circuit having offset cancellation and method therefor
JPH10173859A (ja) * 1996-12-09 1998-06-26 Canon Inc アナログ信号処理回路
US6166581A (en) * 1998-12-14 2000-12-26 Tritech Microelectronics, Ltd. Differential integrator having offset and gain compensation, not requiring balanced inputs
US6587143B1 (en) * 1999-01-19 2003-07-01 National Semiconductor Corporation Correlated double sampler with single amplifier
US6433632B1 (en) * 1999-06-11 2002-08-13 Analog Devices, Inc. Correlated double sampling circuit with op amp
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
JP3920123B2 (ja) * 2002-03-25 2007-05-30 旭化成マイクロシステム株式会社 Ｄ／ａ変換器及びデルタシグマ型ｄ／ａ変換器
US8004446B2 (en) * 2007-02-28 2011-08-23 Panasonic Corporation A/D converter and A/D conversion method
US7741984B2 (en) * 2008-09-24 2010-06-22 Mediatek Inc. Track and hold amplifiers and analog to digital converters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164237A (zh) * 2005-01-12 2008-04-16 特耐极锐公司 高速采样架构
CN101055766A (zh) * 2006-03-30 2007-10-17 英飞凌科技股份公司 具有采样保持器的电路装置和用于在采样保持器中处理信号的方法
JP4195500B1 (ja) * 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特许第4195500号B1 2008.12.10

Also Published As

Publication number Publication date
US7924062B2 (en) 2011-04-12
CN101958707A (zh) 2011-01-26
TW201103263A (en) 2011-01-16
US20110012644A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
CN101958707B (zh) 采样电路
CN106712730B (zh) 一种可调节信号且可编程的增益放大器
US7746260B1 (en) Multiplying digital-to-analog converter for high speed and low supply voltage
US20120280846A1 (en) Successive approximation register analog-to-digital converter
US10454435B2 (en) Dynamic amplifier and chip using the same
CN102771052A (zh) 源极跟随器输入缓冲器
US20140016007A1 (en) Readout circuit, solid-state imaging apparatus, and method for driving readout circuit
US20120049951A1 (en) High speed switched capacitor reference buffer
CN109813345B (zh) 传感器装置
CN101605201B (zh) 图像传感器的列处理电路及图像传感器
CN1700598B (zh) 半导体集成电路
CN110380700B (zh) 前置放大器、mems传感器读出电路以及mems传感器系统
CN110349535B (zh) 增益放大器
KR20110101063A (ko) 스위치드 커패시터 앰프
WO2014152402A2 (en) Buffer amplifier circuit
CN112243099B (zh) 具有比较器的列放大器复位电路
US20060038903A1 (en) Semiconductor device and camera using same
US8471630B2 (en) Fast settling reference voltage buffer and method thereof
CN111034051A (zh) 使用自举开关的开关电容dac
US20100289936A1 (en) Buffer circuit, image sensor chip comprising the same, and image pickup device
TW201044784A (en) Zero input bias current, auto-zeroed buffer for a sample and hold circuit
CN114726323B (zh) 一种电容反馈跨阻放大器电路、驱动方法、驱动电路
US7928873B1 (en) Analog-to-digital conversion circuit
CN209692911U (zh) 一种模数转换器和成像装置
US7786794B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20160428