TW201103263A - Sampling circuits - Google Patents

Sampling circuits Download PDF

Info

Publication number
TW201103263A
TW201103263A TW099109038A TW99109038A TW201103263A TW 201103263 A TW201103263 A TW 201103263A TW 099109038 A TW099109038 A TW 099109038A TW 99109038 A TW99109038 A TW 99109038A TW 201103263 A TW201103263 A TW 201103263A
Authority
TW
Taiwan
Prior art keywords
capacitor
voltage
phase
input
sampling
Prior art date
Application number
TW099109038A
Other languages
English (en)
Inventor
Pao-Cheng Chiu
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201103263A publication Critical patent/TW201103263A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

201103263 六、發明說明: 【發明所屬之技術領域】 本發明係有關於取樣電路,且特別有關於具有去偏移 (offset cancellation)及去低頻雜訊之取樣電路。 【先前技術】 一般而言’具有運算放大器(〇perati〇nal ampHfier,以 下簡稱opamp)之取樣電路具有運算放大器偏移(〇pamp offset)之問題。為移除取樣電路中之運算放大器偏移,運 算放大器通常被置於單位增益(unit_gain)回饋迴路 (feedback loop)中。然而,單位增益回饋迴路會限制運算放 大益之輸出共模電壓(common mode voltage)與其輸入共模 電壓之相等’從而限制用於取樣電路之運算放大器之類 型。此外’由於取樣電路之增益被限制為“ Γ,,所述增益 無法依據系統需求而調整。 因此’需要提供具有運算放大器之取樣電路,所述取 樣電路具有移除運算放大器偏移之功能及可調之增益,並 可於輸入共模電壓不同於輪出共模電壓時運作。 【發明内容】 有鑑於此,特提供以下技術方案。 本發明提供一種取樣電路,運作於取樣階段及保持階 段。取樣電路包含放大器、第一電容器、第二電容器及電 壓源。放大器具有第-輪入端及用於輸出輸出信號之輸出 端;第一電容器耦接於第一輪入端,用於於取樣階段對輸 0758-Α33817TWF^MTKi-〇8-200 4 201103263 入信號取樣;第二電容哭 端,以及於保持階灿接;^ _於第—輸人端之第-分離之第二端,第二電容哭且於取樣階段與輸出端 樣以及於保持階段接於取樣階段對參考信號取 辆接於第-輸入端與輸出端二:=之電量;電壓源 設電壓位準,以移除用於於取樣階段提供預 壓之間之差異。 。之輸入共模電壓及輸出共模電 本發明另提供-種取樣電路 階段。取樣電路包含放大器、第一電=第:=二 …第,器::=:::於:嶋信號之輸 第二階段對輪入信號取樣 哭用::第-階段及 階段與輪㈣:離=:二;且於第- 二考=取樣以及於第二階段接收來d:: ==:;輪一端二 及輸_;壓=異以移除放大器之輸入共模電壓 整。以上所述之取樣電路’其增益可依據系統需求而調 【實施方式】 在說明書及後續的申請專利範圍當中使用了某 彙來指稱特定的元件。所屬領域中具有通常知識者應2 解’製造商可能會用不同的名詞來稱呼同樣的元件。本說 0758-A33817TWF ΜΤΚ1-08-200 „ 201103263 明書及後續的申請專利範圍並不以名稱的差異來作為區分 2件的方式’而是以元件在功能上的差異來作為區分的基 準。在通篇說明書及後續的請求項當中所提及的「包含」 係為一開放式的用語,故應解釋成「包含但不限定於」。 另外 #接」-㈣在此係包含任何直接及間接的電氣連 接手段。因此,若文中描述—第—I置輕接於—第二装置, 則代表第-裝置可直接電氣連接於第二裝置,或透過其他 裝置或連接手段間接地電氣連接至第二裝置。 本發明提供-種取樣電路。第la圖係取樣電路之一範 例之示意圖。於第la圖所示之範例中,取樣電路運作於取 樣階段(sampling phase)及保持階段(h〇ld phase),並且可作 為取樣保持(sample-and-hold)電路。請參考g la圖,取樣 電路包含放大器10、取樣電容器Csl〇、回饋電容器⑽、 開關11-14以及電壓源、15。放大器1〇包含正輸入端(+)、 負輸^端㈠及輸出端(0UT),其中正輸入端輕接於提供與 放大器10之輸人共模電壓Vemi相等之電壓位準之電壓 源,關η具有接收輸人信號Vin之第—端_接於節點 之第二端。取樣電容器⑽係捕於節點_及放 大盗10之負輸入端㈠之間。開關12具有接收參考信號 之第-端及编接於節點N11之第二端。回饋電容器cfl0 係轉接於放大器Η)之負輪人端㈠及節點Nu之間。開關 13具有搞接於節,點N10之第一端及接收電壓位準之第二 端’所述電壓位準被設置為與放大器10之輸出共模電壓 Vcmo相等。開關14具有輕接於節點Nu之第 於放大器Π)之輸出端(OUT)之第二端,其中ν_係為放 〇758-A33817TWF_MTKI-〇8-20〇 6 201103263 大器1 〇之輸出信號。開關i i 狀態係依據對應於取樣奸12之閉合/斷開㈣呻 η及開關14之閉合= 彻 脈信號Ph決定》亦即斷:=,對應於保持階段之時 合―)的,開關13及'::二關1…係為閉 μ 4係為斷開(turn off)的;而於仅 13 合的。時脈信號PS及時脈信號ph如第2圖所示」= 第la圖及第lb圖之取樣電路之時脈信號。 '
請參考第1a圖,電壓源15提供大體上*放大器1〇 之輸入共模電壓vemi及輸出共模電壓Vem。之間之電 相等之電壓位準。於-實施例中,電麵15可藉由位準偏 移器(level shifter)實作。第lb圖係帛la圖之取樣電路 電壓源15之-範例之示意圖。如第化圖所示,所述位準 偏移器包含開_ 15G-153及電容器C15。開關15Q具有# 接於放大ϋ 1G之負輸人端(_)之第—端及純於節點⑽ 之第二端。開關151具有耦接於放大器1〇之輸出端 之第一端及耦接於節點Ν13之第二端。開關152耦接於電 壓源及節點Ν12之間,其中所述電壓源提供大體上與輪入 共模電壓Vcmi相等之電壓位準。開關153耦接於另」電 壓源與節點N13之間,其中所述另一電壓源提供大體上與 輸出共模電壓Vcmo相等之電壓位準。電容器15耦接於節 點N12與節點N13之間。開關150及開關151之閉合/斷 開狀態係依據時脈信號ps決定,而開關152及開關153之 閉合/斷開狀態係依據時脈信號Ph決定。亦即,於取樣階 •I又開關15 〇及151係為閉合的,開關15 2及15 3係為斷 0758-A33817TWF MTKI-08-200 201103263 開的;而於保持階段,開關15〇及151係為斷開的,開關 152及153係為閉合的。請參考第2圖,當時脈信號ρΐι被 激/舌(asserted)而時脈信號Ps未被激活(de-asserted)時(換言 之’於保持階段)’開關152及開關153分別將電壓源輕接 於電容器C15之兩端,開關150及開關151將電容器C15 自放大器10分離(decoupled),因此,電容器C15之電 壓降(voltage drop)係為放大器1〇之輸入共模電壓vcmi與 輸出共模電壓Vcmo之間之電壓差。於某些實施例中,若 放大器10之輸入共模電壓與輸出共模電壓係為相等的,則 電容器C15之電壓降大體上等於〇。 請參考第lb圖及第2圖,於下一取樣階段,時脈信 號Ph未被激活,使得開關152及153將電容器C15自電 壓源分離,而時脈信號Ps被激活,以控制開關n將輸入 信號Vin傳送至取樣電容器CslO,控制開關12將參考信 唬Vref傳送至回饋電容器Cfl〇,以及控制開關15〇及 將電合器C15耦接至放大器1〇β取樣電容器Csl〇對輸入 信號Vin取樣,而回饋電容器CflO對參考信號Vref取樣。 因為於上一保持階段,放大器1〇之輸入共模電壓及 輸出共模電壓Vcmo之間之差異已被儲存於電容器C15 中,故於此次取樣階段,首先對輸出信號Vout之位準進行 偏移量為所述電壓差之偏移。 、於下保持階段,時脈信號Ps未被激活,而時脈信號 被再次激活。由於輸出共模電壓Vcmo係經由開關13 而提供至節點N10,取樣電容器CslO之電量被推向(pushed ⑻回饋電容器Cf1G’而回饋電容器⑽之電量則被推向 〇758-A338l7TWF_MTK]-08-200 8 201103263 放大态10之輸出端(OUT),因此輸出信號v〇ut獲得之增 益大體上與CflO之電容量/CslO之電容量相等。 依據上述彳呆作’於取樣階段’藉由將大體上與 (Vcmi-Vcmo)相等之電壓位準提供於放大器1〇之輸入端㈠ 及輸出端(OUT)之間,放大器10無需置於單位增益回饋迴 路中以對放大器1 〇之偏移取樣。因此,取樣電容器cs 1 〇 之電容量及回饋電容器CflO之電容量不要求相等,從而得 到可调增益係婁丈(adjustable gain coefficient),而且放大器 籲 10可藉由輸入共模電壓及輸出共模電壓不同或相同之放大 器實作,所述放大器可例如具有低功率消耗及低雜訊之串 級運算放大器(telescopic amplifier)。 此外,由於取樣電容器CslO之一電極(plate)及回饋電 容器CflO之一電極係耦接於放大器1〇之負輸入端(_),因 此於保持階段,放大器10之偏移及低頻雜訊可被移除。 第3a圖係取樣電路之另一範例。請參考第3a圖,取 樣電路交替地運作於資料階段(data phase)及重置階段 • (reset Phase),且取樣電路包含放大器30、取樣電容器
Cs30、回饋電容器cf30、開關31-32以及電壓源33。放大 器30包含正輪入端(+)、負輸入端㈠以及輸出端(〇υτ),其 中正輸入端(+)接收大體上與放大器30之輸入共模電壓 Vcmi相等之電壓位準。取樣電容器cs3〇具有接收輸入信 號Vin之一電極及耦接於放大器3〇之負輸入端㈠之另一電 極。開關31具有接收參考信號Vref之第一端及耦接於節 點N30之第二端。回饋電容器Cf3〇耦接於放大器3〇之負 輸入端㈠及節點N30之間。開關32具有耦接於節點N3〇 0758-A33817TWF_MTKI-08-200 9 201103263 之第一端及耦接於放大器3〇之輸出端(〇υτ)之第二端,其 =J。m係為放大器3G之輸出信號。開關3i之閉合/斷開 ’怨係依據對應於重置階段之時脈信號Ps決定,而開關 32之閉合/斷開狀態係依據對應於資料階段之時脈信號孙 決定。亦即’於資料階段,開關32係為閉合的,開關31 :系為斷開的;而於重置階段,開關32係為斷開的,開關 1係為閉合的。時脈信號Ps及時脈信號Ph如第4圖所示, ^示第3a圖及第3b圖之取樣電路之輸人信號及時脈信 號之示意圖。 請參考S 3a ®,電壓源33提供大體上與放大器3〇 之輸入共模電麼Vcmi及輸出共模電壓Vcm〇之間之差里相 ίΐ電麼位準。於一實施例中’電塵源33可藉由位準偏移 :貫作。第3b圖係第3a圖之取樣電路中之電壓源%之一 乾狀示意圖。如第3b圖所示,電_ 33 (實作為位準 偏移器)包含開關330-333及電容器⑶。關33〇呈有 輕接於放大器30之負輸入端㈠之第一端及輕接於節點則 之=二端。開關33i具有健於放大器3〇之輸出端(〇υτ) =第一収搞接於節點Ν32之第二端。開關332麵接於電 源及卽點Ν31之間,其中所述電壓源提供大體上鱼輸入 共模電壓Vcmi相等之電麼位準。開關333耗接於另一電 $源與節點N32之間’其中所述另—電塵源提供大體上與 ,出共模電壓Vcmo相等之電壓位準。電容器⑶麵接於 ^點顧與節點N32之間。開關33〇及開關331之閉合/ 斷開狀態係依據時脈信號Ps決定,而開關332及開關州 之閉合/斷開狀態係依據時脈信號ph決定。亦即,於資料 0758-A33817TWF MTKJ-08-200 10 201103263 • 階段,開關332及333係為閉合的,開關330及331係為 斷開的;而於重置階段,開關332及333係為斷開的,開 關330及331係為閉合的。當時脈信號ph被激活而時脈作 號Ps未被激活時(亦即,於資料階段),電容器c33之電^ 降係為放大器30之輸入共模電壓Vcmi與輸出共模電壓 Vcmo之間之差異。於某些實施例中’若放大器30之輪入 共模電壓與輸出共模電壓係為相等的,則儲存於電容器 C33之電壓差大體上等於〇。 ° • 於一實施例中,取樣電路被用作用於像素取樣之相關 雙取樣(correlated double sampling)電路,而輸入信號 係為自影像感測器(image sensor,例如數位攝影機或掃插器) k供之電荷輕合裝置(charge_C0Upied device,以下簡稱ccd) 信號。如第4圖所示,CCD信號係為來自於CCD之像素 串流’並且每一像素包含重置位準(reset level)Lreset及資 料位準(datalevel)Ldata。由於像素之不同重置位準Lreset, 從一像素到另一像素時,CCD信號可能引入錯誤(所述錯誤 _ 稱作重置錯誤)。因此,為移除重置錯誤,需要對每—像素 之重置位準Lreset及資料位準Ldata取樣,以獲得重置位 準Lreset及資料位準Ldata之間之差異。 請參考第3b圖及第4圖,於下一重置階段’時脈信 號Ps被激活,而時脈信號]^未被激活。參考信號因此被 輸入至回饋電容器Cf3〇中,且與(Vcmi-Vcmo)相等之電壓 位準被提供於負輸入端㈠及輸出端(〇UT)之間以對輸出信 號V〇ut進行偏移量為所述電壓差之偏移。取樣電容器Cs30 對輸入k號Vin之重置位準Lreset取樣’而回鑛電容器cf3〇 〇758-A33817TWF_MTKI-08-200 11 201103263 對參考信號Vref取樣。 於下一資料階段’時脈信號Ps未被激活以控制開關 31、330及331將參考信號Vref與節點N30分離,以及將 電容器C33與放大器30分離’而時脈信號ph被激活以控 制開關32、332及333將節點N30耦接至放大器30之輸 出端(OUT),以及將電容器C33耦接至電壓源。應用於取 樣電容器Cs30之電壓被改變’其改變量為(Lreset-Ldata)。 回饋電容器Cf30自取樣電容器Cs30接收電荷,並且隨後 將電荷推至輸出端(OUT)。因此,輪出信號Vout之電壓位 準依據差異(Lreset-Ldata)改變。 依據上述操作,取樣電路作為用於CCD信號之相關 雙取樣電路。相關雙取樣電路之放大器30無需置於單位增 益回饋迴路中以對放大器30之偏移取樣。放大器30之輸 入共模電壓及輸出共模電壓不要求相等,且放大器30可藉 由輸入共模電壓及輸出共模電壓不同或相同之放大 作,所述放大器可例如具有低功率消耗及低雜訊之串、級# 算放大器。 此外,由於取樣電容器Cs30之一電極及回饋電容器 Cf30之一電極係耦接於放大器30之負輸入端㈠,於重置 階段,放大器30之偏移及低頻雜訊可被移除。 於本實施例中,取樣電容器Cs30之電容量可與回饋 電容器Cf30之電容量相等或不同,因此取樣電路之増益可 依據系統需求而調整。 為清楚起見,第la圖、第lb圖、第3a圖及第3b圖 皆繪示為單端型(single-ended)架構。然而,熟識本領域之 0758-A33817TWF MTKI-08-200 12 201103263 人員應可了解,上述取樣電路亦可用差分架構(differential structure)實施。為簡潔起見,差分架構之進一步描述於此 省略。此類修飾仍包含於本發明之範圍内。 以上所述僅為本發明之較佳實施例,舉凡熟悉本案之 人士援依本發明之精神所做之等效變化與修飾,皆應涵蓋 於後附之申請專利範圍内。 【圖式簡單說明】 第1 a圖係取樣電路之一範例之示意圖。 第lb圖係第la圖之取樣電路中之電壓源之一範例之 示意圖。 第2圖係第la圖及第lb圖之取樣電路之時脈信號之 示意圖。 第3a圖係取樣電路之另一範例之示意圖。 第3b圖係第3a圖之取樣電路中之電壓源之一範例之 示意圖。 第4圖係第3a圖及第3b圖之取樣電路之輸入信號及 時脈信號之示意圖。 【主要元件符號說明】 10、30 :放大器; 15、33 :電壓源; 11-14、.31-32、150-153、330-333 :開關; C15、C33 :電容器; N10-N13、N30-N32 :節點; 0758-A33817TWF MTK1-08-200 13 201103263
CslO、Cs30 :取樣電容器; CflO、Cf30 :回饋電容器。 0758-A33817TWF MTKI-08-200 14

Claims (1)

  1. 201103263 • 七、申請專利範圍: 1.一種取樣電路’運作於—取樣階段及一保持階段, 該取樣電路包含: 一放大斋,具有一第一輸入端及用於輸出一輸出信號 之一輸出端; 一第一電容器,耦接於該第一輸入端,用於於該取樣 階段對一輸入信號取樣; 一第二電容器,具有耦接於該第一輸入端之一第一 •端’以及於該保持階段減於該輸出端且於該取樣階段與 該輸出端分離之-第二端,該第二電容器用於於該取樣階 段對-參考信號取樣以及於該保持階段接收來自於該第一 電容器之電量;以及 -電壓源,接於該第一輸入端與該輪出端之間,用 =該取樣階段提供—職電壓位準,以移除該放大器之 一輸入共模電壓及一輸出共模電壓之間之—差異。 “專利範圍第1項所述之取樣電路,其中該電 φ 歷源包含: 朴^三ί容器,於該取樣階段麵接於該第一輸入端及 :二.二之用於提供對應於該輸入共模電壓及該輸出 共杈電壓之間之該差異之一電壓降。 專利範圍第2項所述之取樣電路’其中該電 壓源更包含: 一第一開關 端以 及你一贫—’具有轉接於該第—輪入端之一第 於一第一即點耦接於該第三電容器之—第二端. 一第二開關’具有减於該輪出端之;-端以及於 〇758-A338l7TWF_MTKl-〇8.2〇〇 15 201103263 一第三節點耦接於該第三電容器之一第二端; 一第二開關,麵接於一第一電壓源及該第二節點之 間;以及 第四開關,輕接於一第二電壓源及該第三節點之 間; 一 ’’ 入丹甲於該取樣階段,該第一開關及該第二開關係為… 合的,並且該第三開關及該第四開關係為斷開的;以及 於該保持階段,該第一開關及該第二開關係為斷開 的’並且該第三開關及該第四開關係為閉合的。 4.如申請專利範圍第3項所述之取樣電路,其中該第 -電壓源提供與該輸人共模f壓相等之—電壓,以及該第 一電壓源提供與該輸出共模電壓相等之-電壓。 大。。=請專利範圍第1項所述之取樣電路,其中該放 共模㈣Μ於該㈣賴電壓,並且該預 2 =係依據該輸入共模電壓及該輸出共模電壓之: 之該差異決定^ ^如二請專利範圍第丨項所述之取樣電路,更包含. 第一具有接收該輸人信號之—第—端及於一 弟即點耦接於該第一電容器之一第二端; 第-關’具有純該參考錢之—第—端及於一 第-即點耦接於該第二電容器之-第二端; 、 接於一輸於該第—節點之-第-端及耦 共极電壓源之—第二端;以及 接於接於料二節狀—第—端及轉 0758-A33817TWF_MTKI-〇8-2〇〇 201103263 其中於該取樣階段,該第一開關及該第二開關係為閉 合的,並且該第三開關及該第四開關係為斷開的;以及 於該保持階段,該第一開關及該第二開關係為斷開 的,並且該第三開關及該第四開關係為閉合的。 7. 如申請專利範圍第1項所述之取樣電路,其中該第 一電容器之一電容量及該第二電容器之一電容量係為不同 的。 8. —種取樣電路,運作於一第一階段及一第二階段, 該取樣電路包含: 一放大器,具有一第一輸入端及用於輸出一輸出信號 之一輸出端; 一第一電容器,耦接於該第一輸入端,用於於該第一 階段及該第二階段對一輸入信號取樣; 一第二電容器,具有耦接於該第一輸入端之一第一 端,以及於該第二階段耦接於該輸出端且於該第一階段與 該輸出端分離之一第二端,該第二電容器用於於該第一階 段對一參考信號取樣以及於該第二階段接收來自於該第一 電容器之電量;以及 一電壓源,耦接於該第一輸入端與該輸出端之間,用 於於該第一階段提供一預設電壓位準,以移除該放大器之 一輸入共模電壓及一輸出共模電壓之間之一差異。 9. 如申請專利範圍第8項所述之取樣電路,其中該輸 入信號係為一電荷柄合裝置信號。 10. 如申請專利範圍第8項所述之取樣電路,係為一相 關雙取樣電路。 0758-A33817TWF MTK1-08-200 17
TW099109038A 2009-07-15 2010-03-26 Sampling circuits TW201103263A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/503,105 US7924062B2 (en) 2009-07-15 2009-07-15 Sampling circuits

Publications (1)

Publication Number Publication Date
TW201103263A true TW201103263A (en) 2011-01-16

Family

ID=43464838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099109038A TW201103263A (en) 2009-07-15 2010-03-26 Sampling circuits

Country Status (3)

Country Link
US (1) US7924062B2 (zh)
CN (1) CN101958707B (zh)
TW (1) TW201103263A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640228A (zh) * 2009-09-28 2012-08-15 北极硅设备公司 用于模数转换器的输入配置
US8693593B2 (en) * 2010-12-30 2014-04-08 Lsi Corporation Methods and apparatus for automatic gain control using samples taken at desired sampling phase and target voltage level
US8514014B2 (en) 2011-02-09 2013-08-20 Analog Devices, Inc. Reset and resettable circuits
US8441380B2 (en) * 2011-05-20 2013-05-14 Texas Instruments Incorporated Method and apparatus for performing data conversion with non-uniform quantization
US20140049291A1 (en) 2012-08-14 2014-02-20 Luxen Technologies, Inc. Noise-resistant sampling circuit and image sensor
US20140048683A1 (en) 2012-08-14 2014-02-20 Luxen Technologies, Inc. Readout integrated circuit for dynamic imaging
US8816887B2 (en) * 2012-09-21 2014-08-26 Analog Devices, Inc. Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit
US8698658B1 (en) * 2012-10-24 2014-04-15 Lsi Corporation Apparatus, method and system for cancelling an input-referred offset in a pipeline ADC
US9191023B2 (en) 2014-02-05 2015-11-17 Analog Devices Global Analog to digital converter and a method of operating an analog to digital converter
US9362320B2 (en) * 2014-06-03 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a level shifter and method of making the same
CN104052459B (zh) * 2014-06-06 2017-08-25 华为技术有限公司 一种采样电路及采样方法
CN104034957B (zh) 2014-06-11 2018-04-17 台达电子企业管理(上海)有限公司 电源转换系统及其电压采样装置
CN104092964B (zh) * 2014-07-30 2018-02-16 昆山锐芯微电子有限公司 相关双采样电路及控制方法、图像传感器系统及控制方法
WO2016144266A1 (en) 2015-03-11 2016-09-15 Agency For Science, Technology And Research Method and circuit for providing an accurate voltage for electrochemical sensing
US9813035B2 (en) * 2015-11-02 2017-11-07 Analog Devices, Inc. Gain enhancement using advanced correlated level shifting
TWI581167B (zh) * 2016-03-29 2017-05-01 矽創電子股份有限公司 雜訊抑制電路
CN106059586B (zh) * 2016-05-27 2019-07-02 中国电子科技集团公司第二十四研究所 采样装置
WO2018148921A1 (zh) * 2017-02-17 2018-08-23 深圳市汇顶科技股份有限公司 相关双采样积分电路
KR102484142B1 (ko) * 2017-12-01 2023-01-05 삼성전자주식회사 기준 전압의 변화량을 입력 레벨에 관계없이 균등하게 만드는 스위치드 커패시터 회로
CN111372019B (zh) * 2020-03-10 2021-09-14 成都微光集电科技有限公司 一种使用提高增益adc的图像传感器读出电路及读出方法
CN111953323B (zh) * 2020-07-28 2022-05-31 北京中星微电子有限公司 用于采集信号的电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410270A (en) * 1994-02-14 1995-04-25 Motorola, Inc. Differential amplifier circuit having offset cancellation and method therefor
JPH10173859A (ja) * 1996-12-09 1998-06-26 Canon Inc アナログ信号処理回路
US6166581A (en) * 1998-12-14 2000-12-26 Tritech Microelectronics, Ltd. Differential integrator having offset and gain compensation, not requiring balanced inputs
US6587143B1 (en) * 1999-01-19 2003-07-01 National Semiconductor Corporation Correlated double sampler with single amplifier
US6433632B1 (en) * 1999-06-11 2002-08-13 Analog Devices, Inc. Correlated double sampling circuit with op amp
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
JP3920123B2 (ja) * 2002-03-25 2007-05-30 旭化成マイクロシステム株式会社 D/a変換器及びデルタシグマ型d/a変換器
US7015842B1 (en) * 2005-01-12 2006-03-21 Teranetics, Inc. High-speed sampling architectures
DE102006014925B3 (de) * 2006-03-30 2007-09-27 Infineon Technologies Ag Schaltungsanordnung mit einer Abtast-Halte-Einrichtung und Verfahren zur Signalverarbeitung in einer Abtast-Halte-Einrichtung
US8004446B2 (en) * 2007-02-28 2011-08-23 Panasonic Corporation A/D converter and A/D conversion method
JP4195500B1 (ja) * 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路
US7741984B2 (en) * 2008-09-24 2010-06-22 Mediatek Inc. Track and hold amplifiers and analog to digital converters

Also Published As

Publication number Publication date
US7924062B2 (en) 2011-04-12
CN101958707A (zh) 2011-01-26
US20110012644A1 (en) 2011-01-20
CN101958707B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
TW201103263A (en) Sampling circuits
KR100794310B1 (ko) 스위치드 커패시터 회로 및 그것의 증폭 방법
JP2004357059A (ja) 半導体集積回路装置
TWI376872B (en) Amplifier circuit having stacked main amplifier and parallel sub-amplifier
TW201037973A (en) Reference buffer circuit
CN104048656A (zh) 循环感测设备及其使用方法
CN109813345B (zh) 传感器装置
KR101531877B1 (ko) 리셋 시 플로팅 노드를 제거할 수 있는 스위치드-커패시터 적분기, 상기 스위치드-커패시터 적분기를 포함하는 장치들
US8497793B2 (en) Analog-to-digital converter with delta-sigma modulation and modulation unit thereof
US20200274542A1 (en) Low power high bandwidth high speed comparator
TW201044784A (en) Zero input bias current, auto-zeroed buffer for a sample and hold circuit
TW201212531A (en) Switched capacitor amp
EP2974008A2 (en) Buffer amplifier circuit
WO2008112828A3 (en) Switched capacitor notch filter circuits
EP3661054A1 (en) Preamplifier circuit with floating transconductor
KR101397252B1 (ko) 하이브리드 아날로그 디지털 변환 장치 및 이를 이용한 센싱 장치
TWI379199B (en) Signal processing unit and method for plug-in detection and electronic device
US7786794B2 (en) Amplifier circuit
US20060268476A1 (en) Switch for handling terminal voltages exceeding control voltage
JP4910405B2 (ja) アナログ入力装置
TWI657668B (zh) 差動採樣電路
CN109798923B (zh) 传感器装置
JP7450362B2 (ja) 増幅器
EP2351355B1 (en) A switched capacitor input stage for imaging front- ends
US11140493B2 (en) Input current-tolerant amplifier input stage for MEMS sensors and other devices