CN101958144A - 产生读使能信号的方法以及采用该方法的存储系统 - Google Patents

产生读使能信号的方法以及采用该方法的存储系统 Download PDF

Info

Publication number
CN101958144A
CN101958144A CN2009100547169A CN200910054716A CN101958144A CN 101958144 A CN101958144 A CN 101958144A CN 2009100547169 A CN2009100547169 A CN 2009100547169A CN 200910054716 A CN200910054716 A CN 200910054716A CN 101958144 A CN101958144 A CN 101958144A
Authority
CN
China
Prior art keywords
signal
gating
data
reading
enable signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100547169A
Other languages
English (en)
Other versions
CN101958144B (zh
Inventor
山岗
吴雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lanqi Technology Co Ltd
Original Assignee
Acrospeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acrospeed Inc filed Critical Acrospeed Inc
Priority to CN2009100547169A priority Critical patent/CN101958144B/zh
Priority to US12/544,602 priority patent/US7983100B2/en
Publication of CN101958144A publication Critical patent/CN101958144A/zh
Application granted granted Critical
Publication of CN101958144B publication Critical patent/CN101958144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization

Landscapes

  • Dram (AREA)

Abstract

一种产生读使能信号的方法以及采用该方法的存储系统。读使能信号用于在存储系统中控制读取一对选通信号以及与其对应的数据信号。该方法包括以下步骤：检测所述选通信号是否均为高电位或者均为低电位；以及如果检测到所述选通信号均为高电位或者均为低电位，则产生所述读使能信号。由于是利用选通信号产生读使能信号，因此可将延迟锁定环路关闭，进而可降低存储系统的功耗。另外，由于读使能信号是利用选通信号产生，因此可保证其与选通信号的某一点对齐，从而可提高选通信号及数据信号的传送精度。

Description

产生读使能信号的方法以及采用该方法的存储系统
【技术背景】
双倍数据率(Double Data Rate，简称DDR)界面在集成电路工业尤其是存储系统中的应用非常广泛。随着存储系统速率以及容量的提升，其功耗越来越大，从而逐渐成为计算机系统中电源系统的一个沉重负担。另外，随着存储系统速率的不断提升，保持信号完整性也成为一个难题。
为解决以上问题，业界采用了全缓冲双列存储模组(Fully Buffered DIMM)以及低负载双列存储模组(Load Reduced DIMM)。这些存储模组上设有一个或以上数量的缓存(Buffer)，使得这些存储模组上的存储模块可通过这些缓存与存储控制器(Memory Controller)交换数据。存储模组的时钟信号是通过Fly-By拓扑结构被发送至各存储模块，由于信号路径长度不同，各存储模块所接收到的时钟信号存在相位偏差。为保证数据的正常传送，各存储模块将其数据信号(DQ)以及选通信号(DQS/DQS#)与接收到的时钟信号对齐。其中，DQS信号与DQS#信号为一对差分信号。但是，各存储模块的数据信号及选通信号与接收到的时钟信号之间的相位关系还会随制程、电压以及温度而改变。随着数据传输速率的提高，这个问题变得更加严重。
为解决该问题，各存储模块中被加入一个延迟锁定环路(Delay Lock Loop，简称DLL)或者锁相环路(Phase Lock Loop，简称PLL)以实时检测并保持其数据信号及选通信号与接收到的时钟信号对齐，或者使数据信号及选通信号与存储模组的时钟信号的相位关系保持不变，以保证数据的正常读取。在现有的存储系统中，在读和写操作中，延迟锁定环路或锁相环路都处于工作状态，而其功耗占存储系统总功耗的相当一部分。随着计算机系统的快速发展，要求存储系统具有更高的工作频率和更大的容量，这意味着存储系统中将设置更多的存储模块及对应的延迟锁定环路或锁相环路，从而进一步增加了存储系统的功耗。
鉴于现有技术的以上不足，有必要提供一种新的方法及存储系统在保证数据正常读取的前提下降低存储系统的功耗。
【发明内容】
本申请的一方面是有关一种读使能信号的产生方法，尤其是有关一种利用选通信号产生读使能信号的方法。
本申请的又一方面是有关一种用于存储系统中的数据交换装置，尤其是有关一种具有利用选通信号产生读使能信号的功能的数据交换装置。
本申请的又一方面是有关一种用于存储系统中的缓存，尤其是有关一种具有利用选通信号产生读使能信号的功能的缓存。
本申请的又一方面是有关一种用于存储系统中的存储控制器，尤其是有关一种具有利用选通信号产生读使能信号的功能的存储控制器。
本申请的一方面提供了一种产生一读使能信号的方法。该读使能信号用于控制读取由一存储模块产生的一对选通信号以及与其对应的数据信号。该方法包括以下步骤：检测所述选通信号是否均为高电位或者均为低电位；以及如果检测到所述选通信号均为高电位或者均为低电位则产生所述读使能信号。其中，选通信号是用于控制数据信号的读取，在其每一上升沿和下降沿，存储系统读取一次数据。
可选的，该方法进一步的包括以下步骤：产生所述选通信号，其中，所述选通信号包括一段，在该段中，所述选通信号均为高电位或者均为低电位。
进一步的，所述选通信号按时间顺序依次包括触发段、预热段以及选通段，在触发段，所述选通信号均为高电位或者均为低电位，在预热段以及选通段所述选通信号为差分信号。
进一步的，所述方法还包括以下步骤：如果检测到所述选通信号均为高电位或者均为低电位，则产生一触发信号，其中，所述读使能信号是在检测到该触发信号后产生的。
进一步的，所述读使能信号由一数据交换装置产生。
进一步的，所述数据交换装置为一缓存，用于缓冲所述存储模块与一存储控制器之间的数据交换，该缓存与所述存储模块设于同一存储模组上。
进一步的，所述数据交换装置为一存储控制器，用于控制向所述存储模块写入数据以及从所述存储模块读取数据。
本申请的又一方面提供了一种数据交换装置，可读取由一存储模块产生的一对选通信号以及与其对应的数据信号。该数据交换装置包括选通信号接收器，由一读使能信号控制读取所述选通信号；数据信号接收器，由所述读使能信号控制读取所述数据信号；以及一使能信号产生电路，用于产生所述读使能信号。所述信号接收装置还包括选通信号检测电路，用于检测所述选通信号是否均为高电位或者均为低电位，若检测到所述选通信号均为高电位或者均为低电位，则产生一触发信号至所述使能信号产生电路。其中，所述使能信号产生电路是根据该触发信号产生所述读使能信号。
进一步的，所述数据交换装置为一缓存，用于缓冲所述存储模块与一存储控制器之间的数据交换，所述缓存与所述存储模块设置于同一存储模组上。
进一步的，所述信号接收装置为一存储控制器，用于控制向所述存储模块写入数据以及从所述存储模块读取数据。
本申请产生读使能信号的方法和数据交换装置不需要延迟锁定环路或者锁相环路同样可以保证数据的正常传输，因此可降低存储系统的功耗。另外，由于本申请中读使能信号是利用选通信号产生，因此不需要借助额外的措施即可保持选通信号和数据信号与读使能信号之间的相位关系不变，进而保证数据传输的精确度。
【附图说明】
以下附图为本申请的一部分，结合以下附图可以更好地理解本申请。以下附图展示了本申请的一些实施例，以帮助技术人员更好地理解本申请的原理。在参考以下具体实施方式后，业界一般技术人员在本申请的启示下可以本申请的范围内得到更多其它实施例，并且理解本申请的其他优势。
图1展示了本申请一个实施例中存储系统的功能模块图。
图2展示了本申请一个实施例中存储模组的功能模块图。
图3展示了本申请一个实施例中产生读使能信号的方法的流程图。
图4展示了本申请一个实施例的时序图。
图5展示了本申请又一个实施例的时序图。
图6展示了本申请又一实施例中存储系统的功能模块图。
【具体实施方式】
以下将对本申请的具体实施例进行详细描述，并且这些描述将详细到使业界一般技术人员能够理解本申请。可以理解，除了本申请描述的具体实施例外，还可以在本申请的精神下和范围内通过改变结构、逻辑以及电路以获得其他实施方案，这些实施方案依然在本申请的保护范围之内。在描述以下具体实施例的过程中，为了对这些具体实施例进行清楚的描述，将采用一些特定的术语，然而采这些术语的本意并非限制本申请的保护范围，这些术语的范围应该扩展至任何以大致相同的手段达到大致相同的目的的等效物。比如“连接”一词，不仅包括直接连接，还包括通过其他电路连接。
请参图1，展示了本申请一实施例中存储系统100的模块图。存储系统100包括存储控制器101以及多个存储模组103。每一存储模组103上设有一缓存105以及多个存储模块107。每一存储模块107包括一延迟锁定环路109，用于将其发出的选通信号(DQS/DQS#)及数据信号(DQ)与其接收到的时钟信号(DRAM_CLK)对齐。存储模组103通过缓存105与存储控制器101进行数据交换。可选的，可在每一存储模组103上设置两个甚至以上缓存。在多数情况下，每一存储模块107是一个独立封装的存储芯片，比如DDR、DDR2、DDR3、DDR4等存储芯片。
请参图2，展示了本申请一实施例中存储模组200的功能模块图。存储模组200包括存储模块201以及缓存203。存储模块201包括选通信号产生电路205以及延迟锁定环路207。选通信号产生电路205根据自缓存203接收到的读命令信号(read_command)产生选通信号(DQS/DQS#)。缓存203包括选通信号接收器209、数据信号接收器211、选通信号检测电路213以及使能信号产生电路215。选通信号接收器209接收到由使能信号产生电路215产生的读使能信号(read_en)后打开，以读取来自存储模块201的选通信号(DQS/DQS#)。数据信号接收器211接收到读使能信号(read_en)后打开，以读取来自存储模块201的数据信号(DQ)。可选的，存储模组200上可以设置多个存储模块。
存储模组200具有两种工作模式，普通模式和省电模式。在普通模式下，延迟锁定环路207被打开。使能信号产生电路215在接收到读命令信号(read_command)后一段时间产生读使能信号(read_en)。存储模块201在接收到读命令信号(read_command)后发出选通信号(DQS/DQS#)和数据信号(DQ)。延迟锁定环路207把由存储模块201发出的选通信号(DQS/DQS#)和数据信号(DQ)与接收到的时钟信号(DRAM_CLK)对齐，或者保持选通信号(DQS/DQS#)和数据信号(DQ)与时钟信号(DRAM_CLK)的时间关系不变。使得由选通信号接收器209接收到的读使能信号(read_en)在时间轴上覆盖由选通信号接收器209接收到的选通信号(DQS/DQS#)，并且由数据信号接收器211接收到的读使能信号(read_en)在时间轴上覆盖由数据信号接收器211接收到的数据信号(DQ)。普通模式下存储模组200的工作方式与现有存储模组基本相同，不再赘述。
在省电模式下，延迟锁定环路207被关闭。选通信号产生电路205根据接收到的读命令信号(read_command)产生选通信号(DQS/DQS#)，其中，所产生的DQS和DQS#信号在开始的一段时间均处于高电平或者均处于低电平。选通信号检测电路213接收来自存储模块201的选通信号(DQS/DQS#)，并检测DQS和DQS#信号是否均为高电平或者均为低电平，如果是则发送触发信号(trigger)至使能信号产生电路215。使能信号产生电路215接到来自选通信号检测电路213的触发信号(trigger)后，根据突发长度以及系统设置产生一定长度的读使能信号(read_en)。由于读使能信号(read_en)是利用选通信号(DQS/DQS#)产生，因此可根据在读使能信号(read_en)的产生中插入的延迟使得读使能信号(read_en)与选通信号(DQS/DQS#)的某一特定位置对齐。因此，很容易保证选通信号接收器209接收到的读使能信号(read_en)在时间轴上覆盖选通信号接收器209接收到的选通信号(DQS/DQS#)的实质部分，并且数据信号接收器211接收到的读使能信号(read_en)在时间轴上覆盖由数据信号接收器211接收到的数据信号(DQ)，进而保证数据的正常传输。选通信号(DQS/DQS#)的实质部分相当于一段完整的传统的选通信号，包括一预热段以及一选通段，其中，系统将在选通段的每一上升沿和每一下降沿对数据信号进行一次读操作。
在一个实施例中，为进一步省电，在普通模式下，可以关闭选通信号检测电路213。在省电模式下，可以只在接收到读命令信号(read_command)时才打开选通信号检测电路213，当缓存203接收到写命令信号或者闲置信号时，则关闭选通信号检测电路213。
在一个实施例中，可选的，利用读命令信号(read_command)作为产生读使能信号(read_en)的粗参考，比如当使能信号产生电路215接收到读命令信号(read_command)时开始准备产生读使能信号(read_en)，利用选通信号(DQS/DQS#)决定产生读使能信号(read_en)的具体时间。
在一个实施例中，可在读使能信号(read_en)产生前或者后插入一延迟来控制读使能信号(read_en)与选通信号(DQS/DQS#)和数据信号(DQ)的相位关系。比如，可在选通信号检测电路213和使能信号产生电路215之间的触发信号(trigger)传送路径上插入一可编程延迟链(programmable delay chain)，或者在使能信号产生电路215的输出端口后串联一可编程延迟链。
在现有技术的操作过程中，一段完整的选通信号后是一漂浮段(floating period)，在该漂浮段中，选通信号(DQS/DQS#)可能均为高或者均为低。这会错误地使得选通信号检测电路213产生触发信号，进而错误地使得使能信号产生电路215产生读使能信号。为解决这个问题，在一个实施例中，选通信号产生电路205在输出一个完整的选通信号后，保持选通信号在漂浮段为差分信号，从而避免上述问题的发生。
请参图3，展示了本申请一实施例中产生读使能信号的方法300。在一个实施例中，方法300可在存储模组200上执行。方法300包括以下步骤：一存储模块根据接收到的读命令信号产生一对选通信号，其中，该对选通信号自起始在一段特定的时间内均保持高电位或均保持低电位(步骤301)；一缓存检测所述选通信号是否均为高或者均为低(步骤303)；若该缓存检测到所述选通信号均为高或者均为低则产生一触发信号(步骤305)；该缓存检测到所述触发信号则根据突发长度和系统设置产生读使能信号(步骤307)。
选通信号可以包括触发段、预热段(preamble)以及选通段。触发段是选通信号均为高电位或者均为低电位的一段，用于产生读使能信号。预热段是选通信号第一次为差分的部分，为系统提供准备时间。选通段是选通信号用于触发数据信号的一段。突发长度可以设为4、8等。系统设置包括但不限于预热段长度以及重置段(post-amble)长度等。预热段长度和重置段长度均可根据具体的系统性能进行设置。
在一个实施例中，所述选通信号进一步包括一接着触发段的漂浮段。在漂浮段中所述选通信号中的一个保持高电位，另一个保持低电位。
请参图4，展示了本申请一个实施例的时序图。其中，时钟信号(DRAM_CLK)为存储模块接收到的时钟信号。command信号为缓存接收到的命令信号。DQS信号和DQS#信号为缓存接收到的来自存储模块的一对选通信号，其包括触发段401、预热段403(preamble)以及选通段405。触发段401是DQS信号和DQS#信号均为高电位或者均为低电位的一段，用于产生读使能信号(read_en)。预热段403是DQS信号和DQS#信号第一次出现反相的部分，为系统提供准备时间。选通段405是DQS信号和DQS#信号用于触发数据的一段。数据信号(DQ)为缓存接收到的来自存储模块的数据信号。读使能信号(read_en)为使能信号产生电路产生的读使能信号。在该实施例中，数据突发长度设为8。为提升系统性能，将预热段403长度设为0.5个时钟周期。一个读使能信号(read_en)持续时间设为4.5个时钟周期。在工作频率较低的情况下，可将触发段401长度设为0.5个时钟周期。在一个实施例中，当选通信号检测电路检测到DQS信号和DQS#信号均为低电平后大约0.5个时钟周期，使能信号产生电路产生读使能信号(read_en)。
当存储系统的频率较高时，检测DQS信号和DQS#信号和产生读使能信号(read_en)可能需要大于0.5个时钟周期的时间。因此，可根据实际情况设置DQS信号和DQS#信号触发段的长度，比如1个时钟周期。为保证存储系统的效率，可以保持预热段的长度为0.5个时钟周期。
请参图5，展示了本申请另一实施例的时序图。其中，数据突发长度设为8，DQS信号和DQS#信号触发段407的长度设为1个时钟周期，预热段409的长度设为0.5个时钟周期，选通段411的长度为4个时钟周期。在本实施例中，为了防止振铃波(ring back)对数据信号的影响，在读使能信号产生电路中人为地将读使能信号(read_en)延迟1/4个时钟周期，这个1/4个时钟周期的时间称为为重置部分413(post-amble)。读使能信号(read_en)延迟的量可以根据具体情况进行设置，比如根据振铃波的持续时间来设置。预热段的长度可以根据具体情况进行设置，比如设为1个时钟周期。
本申请的方法和结构不仅可用于缓冲存储系统，即存储模块通过缓存与存储控制器进行数据交换的存储系统，比如采用全缓冲双列存储模组(Fully Buffered DIMM)等的存储系统，还可用于非缓冲存储系统，即存储模块直接与存储控制器进行通信的存储系统。
请参图6，展示了本申请一个实施例中存储系统500的功能模块图。存储系统500包括存储模块501以及存储控制器503，两者直接进行数据交换。存储模块501包括选通信号产生电路505以及延迟锁定环路507。选通信号产生电路505根据自存储控制器503接收到的读命令信号(read_command)产生选通信号(DQS/DQS#)。
存储控制器503包括选通信号接收器509、数据信号接收器511、选通信号检测电路513以及使能信号产生电路515。选通信号接收器509接收到由使能信号产生电路515产生的读使能信号(read_en)后打开，以接收来自存储模块501的选通信号(DQS/DQS#)。数据信号接收器511接收到读使能信号(read_en)后打开，以接收来自存储模块501的数据信号(DQ)。可选的，可在存储系统500中设置多个存储模块。
存储系统500具有两种工作模式，普通模式和省电模式。在普通模式下，延迟锁定环路507被打开。使能信号产生电路515在接收到读命令信号(read_command)后产生读使能信号(read_en)。存储模块501在接收到读命令信号(read_command)后发出选通信号(DQS/DQS#)和数据信号(DQ)。延迟锁定环路507把由存储模块501发出的选通信号(DQS/DQS#)和数据信号(DQ)与接收到的时钟信号(DRAM_CLK)对齐，或者保持选通信号(DQS/DQS#)和数据信号(DQ)与时钟信号(DRAM_CLK)的时间关系不变。从而使得由选通信号接收器509接收到的读使能信号(read_en)在时间轴上覆盖由选通信号接收器509接收到的选通信号(DQS/DQS#)，并且由数据信号接收器511接收到的读使能信号(read_en)在时间轴上覆盖由数据信号接收器511接收到的数据信号(DQ)。普通模式下存储系统500的工作方式与现有存储模组基本相同，不再赘述。
在省电模式下，延迟锁定环路507被关闭。选通信号产生电路505根据接收到的读命令信号(read_command)产生选通信号(DQS/DQS#)，其中，所产生的DQS和DQS#信号在开始的一段时间均处于高电平或者均处于低电平。选通信号检测电路513接收来自存储模块501的选通信号(DQS/DQS#)，并检测DQS和DQS#信号是否均为高电平或者均为低电平，如果是则发送触发信号(trigger)至使能信号产生电路515。使能信号产生电路515接到来自选通信号检测电路513的触发信号(trigger)后，根据突发长度以及系统设置产生一定长度的读使能信号(read_en)。如此，使得由选通信号接收器509接收到的读使能信号(read_en)在时间轴上覆盖由选通信号接收器509接收到的选通信号(DQS/DQS#)的实质部分，并且由数据信号接收器511接收到的读使能信号(read_en)在时间轴上覆盖由数据信号接收器511接收到的数据信号(DQ)。
在一个实施例中，为进一步省电，在普通模式下，可以关闭选通信号检测电路513。在省电模式下，只在接收到读命令信号(read_command)时才打开选通信号检测电路513，当存储控制器503接收到写命令信号或者闲置信号时，则关闭选通信号检测电路513。
在一个实施例中，可选的，利用读命令信号(read_command)作为产生读使能信号(read_en)的粗参考，比如当使能信号产生电路515接收到读命令信号(read_command)时开始准备产生读使能信号(read_en)，利用选通信号(DQS/DQS#)决定产生读使能信号(read_en)的具体时间。
另外，由于缓存和存储控制器之间的数据交换与缓存和存储模块之间的数据交换类似，因此也可以采用本申请的产生读使能信号的方法，此处不再赘述。

Claims (10)

1.一种产生一读使能信号的方法，该读使能信号是用于在一存储系统中控制读取一对选通信号以及与其对应的数据信号，其包括以下步骤：
检测所述选通信号是否均为高电位或者均为低电位；以及
如果检测到所述选通信号均为高电位或者均为低电位则产生所述读使能信号。
2.如权利要求1所述的方法，其特征在于，它还包括以下步骤：
如果检测到所述选通信号均为高电位或者均为低电位则产生一触发信号，其中，所述读使能信号是在检测到所述触发信号后产生的。
3.如权利要求1所述的方法，其特征在于，它还包括以下步骤：
产生所述选通信号，其中，所述选通信号包括一段，在该段中所述选通信号均为高电位或者均为低电位。
4.如权利要求3所述的方法，其特征在于，所述选通信号包括触发段、预热段以及选通段，在所述触发段，所述选通信号均为高电位或者均为低电位，在所述预热段以及选通段，所述选通信号为差分信号。
5.如权利要求1所述的方法，其特征在于，所述选通信号及数据信号由一存储模块产生，所述读使能信号由一数据交换装置产生。
6.如权利要求5所述的方法，其特征在于，所述数据交换装置为一缓存，用于缓冲所述存储模块与一存储控制器之间的数据交换，该缓存与所述存储模块设于同一存储模组上。
7.如权利要求5所述的方法，其特征在于，所述数据交换装置为一存储控制器，用于控制向所述存储模块写入数据以及从所述存储模块读取数据。
8.一种存储系统中的数据交换装置，可读取一对选通信号以及与其对应的数据信号，其包括选通信号接收器，由一读使能信号控制读取所述选通信号；数据信号接收器，由所述读使能信号控制读取所述数据信号；以及一使能信号产生电路，用于产生所述读使能信号，其特征在于，所述数据交换装置还包括：
选通信号检测电路，检测所述选通信号是否均为高电位或者均为低电位，若所述选通信号均为高电位或者均为低电位则产生一触发信号至所述使能信号产生电路，其中，所述使能信号产生电路是根据该触发信号产生所述读使能信号。
9.如权利要求8所述的方法，其特征在于，所述数据交换装置为一缓存，用于缓冲所述存储模块与一存储控制器之间的数据交换，其中，该缓存与所述存储模块设于同一存储模组上。
10.如权利要求8所述的方法，其特征在于，所述信号接收装置为一存储控制器，用于控制向所述存储模块写入数据以及从所述存储模块读取数据。
CN2009100547169A 2009-07-13 2009-07-13 产生读使能信号的方法以及采用该方法的存储系统 Active CN101958144B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009100547169A CN101958144B (zh) 2009-07-13 2009-07-13 产生读使能信号的方法以及采用该方法的存储系统
US12/544,602 US7983100B2 (en) 2009-07-13 2009-08-20 Method for generating read enable signal and memory system using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100547169A CN101958144B (zh) 2009-07-13 2009-07-13 产生读使能信号的方法以及采用该方法的存储系统

Publications (2)

Publication Number Publication Date
CN101958144A true CN101958144A (zh) 2011-01-26
CN101958144B CN101958144B (zh) 2013-08-21

Family

ID=43427376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100547169A Active CN101958144B (zh) 2009-07-13 2009-07-13 产生读使能信号的方法以及采用该方法的存储系统

Country Status (2)

Country Link
US (1) US7983100B2 (zh)
CN (1) CN101958144B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106297875A (zh) * 2016-08-18 2017-01-04 佛山中科芯蔚科技有限公司 一种静态随机存储器的读取方法及系统
CN112825255A (zh) * 2019-11-21 2021-05-21 爱思开海力士有限公司 半导体存储器装置及操作半导体存储器装置的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7543172B2 (en) 2004-12-21 2009-06-02 Rambus Inc. Strobe masking in a signaling system having multiple clock domains
US8489837B1 (en) 2009-06-12 2013-07-16 Netlist, Inc. Systems and methods for handshaking with a memory module
IN2012DN06399A (zh) 2010-02-07 2015-10-02 Zeno Semiconductor Inc
KR101079209B1 (ko) * 2010-04-28 2011-11-03 주식회사 하이닉스반도체 반도체 시스템의 데이터 송수신 장치 및 방법
US8270235B2 (en) * 2010-06-04 2012-09-18 Xilinx, Inc. Dynamic detection of a strobe signal within an integrated circuit
US8929164B2 (en) 2012-03-05 2015-01-06 Micron Technology, Inc. Apparatuses and methods for adjustment of data strobe signals
US9047237B2 (en) * 2012-08-03 2015-06-02 Cypress Semiconductor Corporation Power savings apparatus and method for memory device using delay locked loop
US9257164B2 (en) * 2013-03-14 2016-02-09 Altera Corporation Circuits and methods for DQS autogating
KR102138110B1 (ko) * 2013-10-04 2020-07-27 삼성전자주식회사 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법
KR102671072B1 (ko) 2016-09-23 2024-06-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10937433B2 (en) 2018-10-30 2021-03-02 Earlens Corporation Missing data packet compensation
US10798498B2 (en) 2018-10-30 2020-10-06 Earlens Corporation Rate matching algorithm and independent device synchronization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149967A1 (en) * 2001-04-17 2002-10-17 International Business Machines Corporation Data strobe gating for source synchronous communications interface
US7196948B1 (en) * 2005-03-07 2007-03-27 Sun Microsystems, Inc . Method and apparatus for data capture on a bi-directional bus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927409B1 (ko) * 2008-04-30 2009-11-19 주식회사 하이닉스반도체 반도체 소자와 그의 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149967A1 (en) * 2001-04-17 2002-10-17 International Business Machines Corporation Data strobe gating for source synchronous communications interface
US7196948B1 (en) * 2005-03-07 2007-03-27 Sun Microsystems, Inc . Method and apparatus for data capture on a bi-directional bus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106297875A (zh) * 2016-08-18 2017-01-04 佛山中科芯蔚科技有限公司 一种静态随机存储器的读取方法及系统
CN106297875B (zh) * 2016-08-18 2019-02-05 佛山中科芯蔚科技有限公司 一种静态随机存储器的读取方法及系统
CN112825255A (zh) * 2019-11-21 2021-05-21 爱思开海力士有限公司 半导体存储器装置及操作半导体存储器装置的方法
CN112825255B (zh) * 2019-11-21 2024-01-26 爱思开海力士有限公司 半导体存储器装置及操作半导体存储器装置的方法

Also Published As

Publication number Publication date
US7983100B2 (en) 2011-07-19
CN101958144B (zh) 2013-08-21
US20110007585A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
CN101958144B (zh) 产生读使能信号的方法以及采用该方法的存储系统
CN1945732B (zh) 用于高速半导体存储器装置的延迟锁定环
US5793680A (en) Input buffer circuit, integrated circuit device, semiconductor memory, and integrated circuit system coping with high-frequency clock signal
US8359485B2 (en) Non-volatile semiconductor memory device with power saving feature
CN100594550C (zh) 用于降低单片直流电源的片上终接电路、方法及存储系统
USRE45378E1 (en) Method for receiving data
TWI462113B (zh) 具有不受破壞的選通信號之記憶體系統
US7886122B2 (en) Method and circuit for transmitting a memory clock signal
JP2005228458A (ja) 半導体記憶素子におけるオンダイターミネーションモードの転換回路及びその方法
US8406080B2 (en) Data output control circuit of a double data rate (DDR) synchronous semiconductor memory device responsive to a delay locked loop (DLL) clock and method thereof
CN103246621B (zh) 电子装置、动态随机存取器的控制器以及动态随机存取器
CN101667450B (zh) 数据输入/输出电路
CN100474436C (zh) 用于延迟电路的方法和装置
US7864626B2 (en) Interface circuit, memory interface system, and data reception method
US8050374B2 (en) Semiconductor memory device capable of controlling tAC timing and method for operating the same
CN101572117B (zh) 半导体存储装置和操作半导体存储装置的方法
CN102647543A (zh) 同步信号产生电路与内存装置
JP2002015570A (ja) 半導体メモリ
CN1937075B (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
CN102486930B (zh) 半导体系统、半导体存储装置及输入/输出数据的方法
CN103226969B (zh) Ddr2读写操作数字延迟链工艺-温度-电压控制器电路
CN104079295A (zh) 延迟锁定环系统以及动态改变其延迟电路的电源的方法
CN102376347B (zh) 高速读写接口的控制器
CN101527163B (zh) 存储器控制器及其信号同步方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MONTAGE SEMICONDUCTOR (SHANGHAI) CO., LTD.

Free format text: FORMER OWNER: MONTAGE TECHNOLOGY GROUP LTD.

Effective date: 20110304

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200233 ROOM 406, VENTURE CENTRAL BUILDING, NO.680, GUIPING ROAD, SHANGHAI TO: 200233 ROOM 802, BUILDING 33, NO.680, GUIPING ROAD, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20110304

Address after: 200233 room 33, building 680, No. 802, Guiping Road, Shanghai

Applicant after: Lanqi Semiconductor Shanghai Co.,Ltd.

Address before: 200233, room 406, Pioneer Building, No. 680, Guiping Road, Shanghai

Applicant before: Acrospeed, Inc.

ASS Succession or assignment of patent right

Owner name: MONTAGE TECHNOLOGY GROUP LTD.

Free format text: FORMER OWNER: MONTAGE SEMICONDUCTOR (SHANGHAI) CO., LTD.

Effective date: 20130307

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130307

Address after: 200233, room 406, Pioneer Building, 680 Guiping Road, Shanghai, Xuhui District

Applicant after: Acrospeed, Inc.

Address before: 200233 room 33, building 680, No. 802, Guiping Road, Shanghai

Applicant before: Lanqi Semiconductor Shanghai Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: A6, No. 900 Yishan Road, Xuhui District, Shanghai, 2003

Patentee after: Lanqi Technology Co., Ltd.

Address before: Room 406, Venture Center Building, 680 Guiping Road, Xuhui District, Shanghai, 2003

Patentee before: Acrospeed, Inc.

CP03 Change of name, title or address