CN106297875A - 一种静态随机存储器的读取方法及系统 - Google Patents

一种静态随机存储器的读取方法及系统 Download PDF

Info

Publication number
CN106297875A
CN106297875A CN201610696213.1A CN201610696213A CN106297875A CN 106297875 A CN106297875 A CN 106297875A CN 201610696213 A CN201610696213 A CN 201610696213A CN 106297875 A CN106297875 A CN 106297875A
Authority
CN
China
Prior art keywords
read
memory element
power supply
signal
address signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610696213.1A
Other languages
English (en)
Other versions
CN106297875B (zh
Inventor
陈岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chip Blooming Corp
Original Assignee
Chip Blooming Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chip Blooming Corp filed Critical Chip Blooming Corp
Priority to CN201610696213.1A priority Critical patent/CN106297875B/zh
Publication of CN106297875A publication Critical patent/CN106297875A/zh
Application granted granted Critical
Publication of CN106297875B publication Critical patent/CN106297875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种静态随机存储器的读取方法，包括：获取地址信号，对地址信号进行译码生成待读取存储单元位置信息；基于待读取存储单元位置信息生成电源使能信号；基于电源使能信号控制读取待读取存储单元。本发明能够降低静态随机存储器在读取过程中的功耗。本发明还公开了一种静态随机存储器的读取系统。

Description

一种静态随机存储器的读取方法及系统
技术领域
本发明涉及存储器的低功耗技术领域，尤其涉及一种静态随机存储器的读取方法及系统。
背景技术
半导体存储器最早出现于20世纪60年代，到目前为止，已有超过40年的发展历程，它们被广泛地应用于计算机、通讯等领域。半导体业界，一般将半导体存储器划分为两类：一类为挥发性存储器，另一类为非挥发性存储器。SRAM(Static Random Access Memory，静态随机存储器)是挥发性存储器中的一种，其原理是利用一个带正反馈的触发器来存储数据信息。
一般SRAM电路结构包含以下几个部分，存储器单元阵列，行译码器，列译码器，用于读取存储单元内容的灵敏放大器电路，以及时序和控制电路。近年来，随着移动设备的大量普及，降低功耗成为芯片设计需要考量的一个重要方面。对于SRAM电路来说，改进读取操作过程成为降低功耗的一个重要途径。
目前，SRAM的读过程是地址线经译码器译码选中对应的位线、字线，字线打开后，位线会开始放电，电位差经灵敏放大器放大至读出端。通常情况下，这种结构的SRAM静态功耗都比较大，为了降低静态功耗，SRAM在保持阶段的供电电压VCC一般会小于工作模式时的供电电压VDD。当进行工作时，SRAM存储阵列的电源会被切换到VDD，由VCC切换到VDD只会产生部分动态功耗，以此来降低保持模式下的功耗。但是当存储阵列比较大时，译码时间会变长，被选中单元的供电电源打开的时间也会变长，从而产生部分动态功耗的消耗，阵列越大这种情况就越明显，因此，如何改进静态随机存储器的读取方式来降低静态随机存储器的功耗是一项亟待解决的问题。
发明内容
本发明提供了一种静态随机存储器的读取方法，能够降低静态随机存储器在读取过程中的功耗。
本发明提供了一种静态随机存储器的读取方法，包括：
获取地址信号，对所述地址信号进行译码生成待读取存储单元位置信息；
基于所述待读取存储单元位置信息生成电源使能信号；
基于所述电源使能信号控制读取所述待读取存储单元。
优选地，所述获取地址信号，对所述地址信号进行译码生成待读取存储单元位置信息具体为：
获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息。
优选地，所述基于所述待读取存储单元位置信息生成电源使能信号包括：
基于所述待读取存储单元在阵列中位置的位线和字线信息监测所述待读取存储单元读取路径的长短；
基于所述待读取存储单元读取路径的长短生成控制所述待读取存储单元的读取时间的电源使能信号；
增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号。
优选地，所述基于所述电源使能信号控制读取所述待读取存储单元包括：
基于所述电源使能信号控制所述待读取存储单元位线的放电时间；
在所述放电时间内读出所述待读取存储单元内容。
一种静态随机存储器的读取系统，包括：
预译码电路，用于获取地址信号，对所述地址信号进行译码生成待读取存储单元位置信息；
电源使能电路，用于基于所述待读取存储单元位置信息生成电源使能信号；
读取电路，用于基于所述电源使能信号控制读取所述待读取存储单元。
优选地，所述预译码电路具体用于：
获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息。
优选地，所述电源使能电路包括：
延时监测电路，用于基于所述待读取存储单元在阵列中位置的位线和字线信息监测所述待读取存储单元读取路径的长短；
电源使能信号产生电路，用于基于所述待读取存储单元读取路径的长短生成控制所述待读取存储单元的读取时间的电源使能信号；
电源使能信号输出电路，用于增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号。
优选地，所述读取电路包括：
位线放电电路，用于基于所述电源使能信号控制所述待读取存储单元位线的放电时间；
灵敏放大器电路，用于在所述放电时间内读出所述待读取存储单元内容。
由上述方案可知，本发明提供的一种静态随机存储器的读取方法，通过获取地址信号，对地址信号进行译码生成待读取存储单元位置信息，基于待读取存储单元位置信息生成电源使能信号，基于电源使能信号对待读取存储单元进行控制，能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明公开的一种静态随机存储器的读取方法实施例1的流程图；
图2为本发明公开的一种静态随机存储器的读取方法实施例2的流程图；
图3为本发明公开的一种静态随机存储器的读取方法实施例3的流程图；
图4为本发明公开的一种静态随机存储器的读取方法实施例4的流程图；
图5为本发明公开的一种静态随机存储器的读取系统实施例1的结构示意图；
图6为本发明公开的一种静态随机存储器的读取系统实施例2的结构示意图；
图7为本发明公开的一种静态随机存储器的读取系统实施例3的结构示意图；
图8为本发明公开的一种静态随机存储器的读取系统实施例4的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，为本发明公开的一种静态随机存储器的读取方法实施例1的流程图，该方法包括以下步骤：
S101：获取地址信号，对所述地址信号进行译码生成待读取存储单元位置信息；
当需要对静态随机存储器进行读取时，首先获取静态随机存储器的地址信号，对获取到的地址信号进行译码，生成静态随机存储器待读取存储单元位置信息。
S102：基于所述待读取存储单元位置信息生成电源使能信号；
根据生成的静态随机存储器待读取存储单元位置信息生成相对应的电源使能信号，不同的待读取存储单元位置信息对应不同的电源使能信号，所述电源使能信号为控制待读取存储单元读取操作过程中电源电压的信号。
S103：基于所述电源使能信号控制读取所述待读取存储单元。
根据生成的电源使能信号对待读取存储单元的读取操作中电源切换时长进行控制，通过电源使能信号控制待读取存储单元在读取操作时电源由VCC切换至VDD的时长。
综上所述，在上述实施例中，通过获取地址信号，对地址信号进行译码生成待读取存储单元位置信息，基于待读取存储单元位置信息生成电源使能信号，基于电源使能信号对待读取存储单元进行控制，能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
如图2所示，为本发明公开的一种静态随机存储器的读取方法实施例2的流程图，该方法包括以下步骤：
S201：获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息；
当需要对静态随机存储器进行读取时，首先获取静态随机存储器的地址信号，然后对获取到的地址信号进行译码，通过译码生成待读取存储单元在阵列中位置的位线和字线信息。
S202：基于待读取存储单元位置信息生成电源使能信号；
根据生成的静态随机存储器待读取存储单元位置信息生成相对应的电源使能信号，不同的待存储单元位置信息对应不同的电源使能信号，所述电源使能信号为控制待读取存储单元读取操作中电源切换时长的信号。
S203：基于所述电源使能信号控制读取所述待读取存储单元。
根据生成的电源使能信号对待读取存储单元的读取操作时长进行控制，通过电源使能信号控制待读取存储单元在读取操作时电源由VCC切换至VDD的时长。
综上所述，在上述实施例中，通过获取地址信号，对地址信号进行译码生成待读取存储单元位置信息，基于待读取存储单元位置信息生成电源使能信号，基于电源使能信号对待读取存储单元进行控制，能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
如图3所示，为本发明公开的一种静态随机存储器的读取方法实施例3的流程图，该方法包括以下步骤：
S301：获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息；
当需要对静态随机存储器进行读取时，首先获取静态随机存储器的地址信号，然后对获取到的地址信号进行译码，通过译码生成待读取存储单元在阵列中位置的位线和字线信息。
S302：基于所述待读取存储单元在阵列中位置的位线和字线信息监测所述待读取存储单元读取路径长短；
通过待读取存储单元在阵列中位置的位线和字线信息监测待读取存储单元读取路径长短，延迟的长短由所在位置对读取过程中信号走线的长短的影响决定，当读取路径较长时，译码时间将变长，被选中的待读取存储单元的供电电源打开的时间也会变晚。
S303：基于所述待读取存储单元读取路径长短生成控制所述待读取存储单元的读取时间的电源使能信号；
根据待读取存储单元读取路径长短生成相对应的电源使能信号，不同的待存储单元信息对应不同的电源使能信号，所述电源使能信号为控制待读取存储单元读取操作电源切换时长的信号。
S304：增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号；
对电源使能信号的驱动能力进行增加，增加驱动能力后，输出增加驱动能力后的电源使能信号。
S305：基于所述电源使能信号控制读取所述待读取存储单元。
根据生成的电源使能信号对待读取存储单元的读取操作中电源切换时间进行控制，通过电源使能信号控制待读取存储单元在读取操作时电源由VCC切换至VDD的时长。
综上所述，在上述实施例中，通过获取地址信号，对地址信号进行译码生成待读取存储单元位置信息，基于待读取存储单元位置信息生成电源使能信号，基于电源使能信号对待读取存储单元进行控制，能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
如图4所示，为本发明公开的一种静态随机存储器的读取方法实施例4的流程图，该方法包括以下步骤：
S401：获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息；
当需要对静态随机存储器进行读取时，首先获取静态随机存储器的地址信号，然后对获取到的地址信号进行译码，通过译码生成待读取存储单元在阵列中位置的位线和字线信息。
S402：基于所述待读取存储单元在阵列中位置的位线和字线信息监测所述待读取存储单元读取路径的长短；
通过待读取存储单元在阵列中位置的位线和字线信息监测待读取存储单元读取路径的长短，延迟的长短由所在位置对读取过程中信号走线的长短的影响决定，当读取路径较长时，译码时间将变长，被选中的待读取存储单元的供电电源打开的时间也会变晚。
S403：基于所述待读取存储单元读取路径的长短生成控制所述待读取存储单元的读取时间的电源使能信号；
根据待读取存储单元读取路径的长短生成相对应的电源使能信号，不同的待存储单元信息对于不同的电源使能信号，所述电源使能信号为控制待读取存储单元读取操作中电源切换时间的信号。
S404：增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号；
对电源使能信号的驱动能力进行增加，增加驱动能力后，输出增加驱动能力后的电源使能信号。
S405：基于所述电源使能信号控制所述待读取存储单元位线的放电时间；
根据增加驱动能力后的电源使能信号，控制待读取存储单元位线的放电时间。
S406：在所述放电时间内读出所述待读取存储单元内容。
在电源使能信号控制的放电时间内读出待读取存储单元内容，完成静态随机存储器的读取操作。
综上所述，在上述实施例中，通过获取地址信号，对所述地址信号进行译码生成待读取存储单元的位线和字线信息，基于所述待读取存储单元的位线和字线信息监测所述待读取存储单元读取路径的长短，基于所述待读取存储单元读取路径的长短生成控制所述待读取存储单元的读取时间的电源使能信号，增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号，基于所述电源使能信号控制所述待读取存储单元位线的放电时间，在所述放电时间内读出所述待读取存储单元内容。能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
如图5所示，为本发明公开的一种静态随机存储器的读取系统实施例1的结构示意图，该系统包括：
预译码电路501，用于获取地址信号，对所述地址信号进行译码生成待读取存储单元位置信息；
当需要对静态随机存储器进行读取时，首先获取静态随机存储器的地址信号，对获取到的地址信号进行译码，生成静态随机存储器待读取存储单元信息。
电源使能电路502，用于基于所述待读取存储单元信息生成电源使能信号；
根据生成的静态随机存储器待读取存储单元信息生成相对应的电源使能信号，不同的待读取存储单元位置信息对应不同的电源使能信号，所述电源使能信号为控制待读取存储单元读取操作电源切换时间的信号。
读取电路503，用于基于所述电源使能信号控制读取所述待读取存储单元。
根据生成的电源使能信号对待读取存储单元的读取操作电源切换时间进行控制，通过电源使能信号控制待读取存储单元在读取操作时电源由VCC切换至VDD的时长。
综上所述，在上述实施例中，通过获取地址信号，对地址信号进行译码生成待读取存储单元位置信息，基于待读取存储单元位置信息生成电源使能信号，基于电源使能信号对待读取存储单元进行控制，能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
如图6所示，为本发明公开的一种静态随机存储器的读取系统实施例2的结构示意图，该系统包括：
预译码电路601，用于获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息；
当需要对静态随机存储器进行读取时，首先获取静态随机存储器的地址信号，然后对获取到的地址信号进行译码，通过译码生成待读取存储单元在阵列中位置的位线和字线信息。
电源使能电路602，用于基于所述待读取存储单元信息生成电源使能信号；
根据生成的静态随机存储器待读取存储单元信息生成相对应的电源使能信号，不同的待存储单元信息对应不同的电源使能信号，所述电源使能信号为控制待读取存储单元阵列读取操作电源切换时间的信号。
读取电路603，用于基于所述电源使能信号控制读取所述待读取存储单元。
根据生成的电源使能信号对待读取存储单元的读取操作电源切换时间进行控制，通过电源使能信号控制待读取存储单元在读取操作时电源由VCC切换至VDD的时长。
综上所述，在上述实施例中，通过获取地址信号，对地址信号进行译码生成待读取存储单元位置信息，基于待读取存储单元位置信息生成电源使能信号，基于电源使能信号对待读取存储单元进行控制，能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
如图7所示，为本发明公开的一种静态随机存储器的读取系统实施例3的结构示意图，该系统包括：
预译码电路701，用于获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息；
当需要对静态随机存储器进行读取时，首先获取静态随机存储器的地址信号，然后对获取到的地址信号进行译码，通过译码生成待读取存储单元在阵列中位置的位线和字线信息。
延时监测电路702，用于基于所述待读取存储单元在阵列中位置的位线和字线信息监测所述待读取存储单元读取路径长短；
通过待读取存储单元在阵列中位置的位线和字线信息监测待读取存储单元读取路径长短，延迟的长短由所在位置对读取过程中信号走线的长短的影响决定，当读取路径较长时，译码时间将变长，被选中的待读取存储单元的供电电源打开的时间也会变晚。
电源使能信号产生电路703，用于基于所述待读取存储单元读取路径长短生成控制所述待读取存储单元的读取时间的电源使能信号；
根据待读取存储单元读取路径长短生成相对应的电源使能信号，不同的待存储单元信息对于不同的电源使能信号，所述电源使能信号为控制待读取存储单元读取操作电源切换时间的信号。
电源使能信号输出电路704，用于增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号；
对电源使能信号的驱动能力进行增加，增加驱动能力后，输出增加驱动能力后的电源使能信号。
读取电路705，用于基于所述电源使能信号控制读取所述待读取存储单元。
根据生成的电源使能信号对待读取存储单元的读取操作电源切换时间进行控制，通过电源使能信号控制待读取存储单元在读取操作时电源由VCC切换至VDD的时长。
综上所述，在上述实施例中，通过获取地址信号，对地址信号进行译码生成待读取存储单元位置信息，基于待读取存储单元位置信息生成电源使能信号，基于电源使能信号对待读取存储单元进行控制，能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
如图8所示，为本发明公开的一种静态随机存储器的读取系统实施例4的结构示意图，该系统包括：
预译码电路801，用于获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息；
当需要对静态随机存储器进行读取时，首先获取静态随机存储器的地址信号，然后对获取到的地址信号进行译码，通过译码生成待读取存储单元在阵列中位置的位线和字线信息。
延时监测电路802，用于基于所述待读取存储单元在阵列中位置的位线和字线信息监测所述待读取存储单元读取路径的长短；
通过待读取存储单元在阵列中位置的位线和字线信息监测待读取存储单元读取路径的长短，读取路径的长短，延迟的长短由所在位置对读取过程中信号走线的长短的影响决定，当读取路径较长时，译码时间将变长，被选中的待读取存储单元的供电电源打开的时间也会变晚。
电源使能信号产生电路803，用于基于所述待读取存储单元读取路径的长短生成控制所述待读取存储单元的读取时间的电源使能信号；
根据待读取存储单元读取路径的长短生成相对应的电源使能信号，不同的待存储单元信息对应不同的电源使能信号，所述电源使能信号为控制待读取存储单元读取操作电源切换时间的信号。
电源使能信号输出电路804，用于增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号；
对电源使能信号的驱动能力进行增加，增加驱动能力后，输出增加驱动能力后的电源使能信号。
位线放电电路805，用于基于所述电源使能信号控制所述待读取存储单元位线的放电时间；
根据增加驱动能力后的电源使能信号，控制待读取存储单元位线的放电时间。
灵敏放大器电路806，用于在所述放电时间内读出所述待读取存储单元内容。
在电源使能信号控制的放电时间内读出待读取存储单元内容，完成静态随机存储器的读取操作。
综上所述，在上述实施例中，通过获取地址信号，对所述地址信号进行译码生成待读取存储单元的位线和字线信息，基于所述待读取存储单元的位线和字线信息监测所述待读取存储单元读取路径的长短，基于所述待读取存储单元读取路径的长短生成控制所述待读取存储单元的读取时间的电源使能信号，增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号，基于所述电源使能信号控制所述待读取存储单元位线的放电时间，在所述放电时间内读出所述待读取存储单元内容。能够根据不同的待读取存储单元进行灵活的控制，降低了静态随机存储器在读取过程中的功耗。
本实施例方法所述的功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算设备可读取存储介质中。基于这样的理解，本发明实施例对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一台计算设备(可以是个人计算机，服务器，移动计算设备或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种静态随机存储器的读取方法，其特征在于，包括：
获取地址信号，对所述地址信号进行译码生成待读取存储单元位置信息；
基于所述待读取存储单元位置信息生成电源使能信号；
基于所述电源使能信号控制读取所述待读取存储单元。
2.根据权利要求1所述的方法，其特征在于，所述获取地址信号，对所述地址信号进行译码生成待读取存储单元位置信息具体为：
获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息。
3.根据权利要求2所述的方法，其特征在于，所述基于所述待读取存储单元位置信息生成电源使能信号包括：
基于所述待读取存储单元在阵列中位置的位线和字线信息监测所述待读取存储单元读取路径的长短；
基于所述待读取存储单元读取路径的长短生成控制所述待读取存储单元的读取时间的电源使能信号；
增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号。
4.根据权利要求3所述的方法，其特征在于，所述基于所述电源使能信号控制读取所述待读取存储单元包括：
基于所述电源使能信号控制所述待读取存储单元位线的放电时间；
在所述放电时间内读出所述待读取存储单元内容。
5.一种静态随机存储器的读取系统，其特征在于，包括：
预译码电路，用于获取地址信号，对所述地址信号进行译码生成待读取存储单元位置信息；
电源使能电路，用于基于所述待读取存储单元位置信息生成电源使能信号；
读取电路，用于基于所述电源使能信号控制读取所述待读取存储单元。
6.根据权利要求5所述的系统，其特征在于，所述预译码电路具体用于：
获取地址信号，对所述地址信号进行译码生成待读取存储单元在阵列中位置的位线和字线信息。
7.根据权利要求6所述的系统，其特征在于，所述电源使能电路包括：
延时监测电路，用于基于所述待读取存储单元在阵列中位置的位线和字线信息监测所述待读取存储单元读取路径的长短；
电源使能信号产生电路，用于基于所述待读取存储单元读取路径的长短生成控制所述待读取存储单元的读取时间的电源使能信号；
电源使能信号输出电路，用于增加所述电源使能信号驱动力，输出增加驱动能力后的电源使能信号。
8.根据权利要求7所述的系统，其特征在于，所述读取电路包括：
位线放电电路，用于基于所述电源使能信号控制所述待读取存储单元位线的放电时间；
灵敏放大器电路，用于在所述放电时间内读出所述待读取存储单元内容。
CN201610696213.1A 2016-08-18 2016-08-18 一种静态随机存储器的读取方法及系统 Active CN106297875B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610696213.1A CN106297875B (zh) 2016-08-18 2016-08-18 一种静态随机存储器的读取方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610696213.1A CN106297875B (zh) 2016-08-18 2016-08-18 一种静态随机存储器的读取方法及系统

Publications (2)

Publication Number Publication Date
CN106297875A true CN106297875A (zh) 2017-01-04
CN106297875B CN106297875B (zh) 2019-02-05

Family

ID=57661703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610696213.1A Active CN106297875B (zh) 2016-08-18 2016-08-18 一种静态随机存储器的读取方法及系统

Country Status (1)

Country Link
CN (1) CN106297875B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244712A (zh) * 1998-08-07 2000-02-16 三菱电机株式会社 具备低功耗模式的动态型半导体存储器
CN1349226A (zh) * 2000-10-17 2002-05-15 三菱电机株式会社 容易控制数据写入电流的薄膜磁性体存储器
CN1606096A (zh) * 2004-11-03 2005-04-13 东南大学 低位线摆幅的低功耗静态随机存储器
CN101217059A (zh) * 2007-12-26 2008-07-09 中国航天时代电子公司第七七一研究所 一种自定时sram访问控制电路
EP1962290A1 (en) * 2007-02-15 2008-08-27 STMicroelectronics, Inc. SRAM with switchable power supply sets of voltages
CN101958144A (zh) * 2009-07-13 2011-01-26 澜起科技（上海）有限公司 产生读使能信号的方法以及采用该方法的存储系统
CN103106918A (zh) * 2012-12-24 2013-05-15 西安华芯半导体有限公司 一种使用单端口存储单元的两端口静态随机存储器
CN103474093A (zh) * 2012-06-07 2013-12-25 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
CN103959387A (zh) * 2011-11-30 2014-07-30 国际商业机器公司 动态存储器的增强数据保留模式

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244712A (zh) * 1998-08-07 2000-02-16 三菱电机株式会社 具备低功耗模式的动态型半导体存储器
CN1349226A (zh) * 2000-10-17 2002-05-15 三菱电机株式会社 容易控制数据写入电流的薄膜磁性体存储器
CN1606096A (zh) * 2004-11-03 2005-04-13 东南大学 低位线摆幅的低功耗静态随机存储器
EP1962290A1 (en) * 2007-02-15 2008-08-27 STMicroelectronics, Inc. SRAM with switchable power supply sets of voltages
CN101217059A (zh) * 2007-12-26 2008-07-09 中国航天时代电子公司第七七一研究所 一种自定时sram访问控制电路
CN101958144A (zh) * 2009-07-13 2011-01-26 澜起科技（上海）有限公司 产生读使能信号的方法以及采用该方法的存储系统
CN103959387A (zh) * 2011-11-30 2014-07-30 国际商业机器公司 动态存储器的增强数据保留模式
CN103474093A (zh) * 2012-06-07 2013-12-25 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
CN103106918A (zh) * 2012-12-24 2013-05-15 西安华芯半导体有限公司 一种使用单端口存储单元的两端口静态随机存储器

Also Published As

Publication number Publication date
CN106297875B (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
US8488363B2 (en) Write energy conservation in memory
Kim et al. A 1.85 fW/bit ultra low leakage 10T SRAM with speed compensation scheme
EP3304555B1 (en) Low-power row-oriented memory write assist circuit
US9424896B2 (en) Method and system for fast initialization of a memory unit
CN101523501A (zh) 用于存储器阵列的动态字线驱动器和解码器
KR20140009712A (ko) 전압 레귤레이터, 전압 레귤레이팅 시스템, 메모리 칩, 및 메모리 장치
KR20100076092A (ko) 셀프 리프레쉬에 의한 데이터 복구력을 향상시킨 반도체 메모리 장치 및 그 시스템
JP2006120301A (ja) 半導体メモリ素子の漏洩電流制御装置
CN103838521A (zh) 一种数据处理方法及装置
TW201508744A (zh) 半導體記憶體設備
CN102789422B (zh) 固态硬盘的数据写入方法
CN108538333B (zh) Nand闪存的读操作处理方法、装置和nand存储设备
CN1815621B (zh) 访问存储器单元的系统和方法
CN106297875A (zh) 一种静态随机存储器的读取方法及系统
KR102166524B1 (ko) 반도체장치 및 반도체시스템
JP2007220274A (ja) 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法
US20130128684A1 (en) Reduced leakage banked wordline header
CN103150152A (zh) 一种移动终端的外设电源管理方法和系统
Kumar et al. Design and power analysis of 16× 16 SRAM Array Employing 7T I-LSVL
CN103730145A (zh) 快闪存储器及其电压控制方法
CN104850208A (zh) 一种信息处理方法以及电子设备
US11804832B2 (en) Startup protection for standby amplifiers
KR20070114507A (ko) 멀티 플래인을 구비한 플래시 메모리 장치
CN103177752B (zh) 一种存储器阵列结构及其操作方法
KR100253318B1 (ko) 반도체 메모리

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant