CN101950729A - 电子元件的晶圆级封装及其制造方法 - Google Patents

Abstract

本发明提供一种电子元件的晶圆级封装及其制造方法。上述电子元件的晶圆级封装的制造方法包括提供半导体晶圆，其上包括多个电子元件芯片。粘结该半导体晶圆与承载衬底，并薄化该半导体晶圆的背面。蚀刻该半导体晶圆的背面形成第一沟槽。顺应性地沉积绝缘层于该半导体晶圆的背面。蚀刻该第一沟槽底部的绝缘层以形成第二沟槽。依序移除层该沟槽底部的该绝缘层与层间介电层，并露出接触垫的部分表面。顺应性地沉积导电层于该半导体晶圆的背面。并将其图案化后，与该接触垫形成S形连线，以及形成外部导线及焊接凸块。根据本发明所形成的导电层与接触垫有较大的接触面积，改善T形连线的导电性与粘结性，提升工艺合格率。

Description

电子元件的晶圆级封装及其制造方法

本申请是申请日为2007年9月5日、申请号为200710149797.1、发明名称为“电子元件的晶圆级封装及其制造方法”的中国专利申请的分案申请。

技术领域

本发明涉及电子元件的晶圆级封装，特别涉及一种CMOS图像感测器的晶圆级封装及其制造方法。

背景技术

互补型金属氧化物半导体场效应晶体管图像感测器(CMOS image sensor)已广泛使用于许多应用领域，例如静态数码相机(digital still camera，DSC)。上述应用领域主要利用有源像素阵列或图像感测单元(image sensor cell)阵列，包括光二极管元件，以将入射的图像光能转换成数字数据。

传统电子元件的芯片级封装(chip scale package，简称CSP)设计用于倒装芯片式接合(flip chip bonding)于承载衬底上，例如封装衬底、模块衬底或印刷电路板(PCB)。于进行倒装芯片接合(flip chip bonding)工艺步骤时，需将焊接凸块、焊接栓或其他于封装物件上的终端接触接合于承载衬底上的匹配接触垫上。接合后的终端接触可提供封装物件与承载衬底之间的物理连接及电连接。

为了解决已知技术的接触垫接合问题，业界发展一种壳式半导体元件晶圆级封装的技术。例如，美国专利第US 6,792,480号及早期公开第US2001/0018236号公开了一种半导体元件的晶圆级封装的技术。于衬底接触垫与晶粒的接触之间提供T形连线。图1A显示传统晶圆级组装的CMOS图像感测器的剖面示意图。图1B显示图1A的CMOS图像感测器的局部放大图。请参阅图1A，CMOS图像感测元件封装体包括透明衬底24作为芯片级封装的承载结构，其上粘结CMOS图像感测器晶粒12，其包括具有微透镜阵列10的感测区域，作为图像感测面。间隔件26设置于透明衬底24与CMOS图像感测器晶粒12之间，以定义出空穴30。封胶层14、28形成于衬底上，将CMOS图像感测器晶粒12密封。光学结构16设置于封胶层14上，以强化该晶粒级封装结构。T形连线包括导线结构18，导线结构18的一端连接接触垫22，并自晶粒电路延伸至该芯片级封装上的多个终端接触。球栅阵列(ball grid array)20形成于晶粒级封装的终端接触上。

请参阅图1B，由于T形连线的导线结构18与接触垫22之间的接触面18a小，易造成剥离等可靠度问题发生。

有鉴于此，业界需要一种集成电路元件封装设计，改善T形连线的导线结构与接触垫之间的粘结性与导电性。

发明内容

本发明提供一种电子元件的晶圆级封装及其制造方法。于T形连线的接触垫部分与导电层部分的接触区域，形成阶梯状结构，改善接触垫与导电层的粘结性与改进T形连线的导电性。

本发明提供一种电子元件的晶圆级封装的制造方法，包括：提供半导体晶圆，其上包括多个电子元件芯片；粘结该半导体晶圆与承载衬底，并薄化该半导体晶圆的背面；蚀刻该半导体晶圆的背面以形成第一沟槽；顺应性地沉积绝缘层于该半导体晶圆的背面；蚀刻该沟槽底部的绝缘层以形成第二沟槽；依序移除层该第一沟槽底部的该绝缘层与层间介电层(ILD)，并露出接触垫的部分表面；顺应性地沉积一导电层于该半导体晶圆的背面，并将其图案化后，与该接触垫形成S形连线；以及形成外部导线及焊接凸块。

根据本发明的电子元件的晶圆级封装的制造方法，其中该电子元件芯片包括互补式金属氧化物半导体图像感测器。

根据本发明的电子元件的晶圆级封装的制造方法，其中该承载衬底为透明衬底，包括镜片级玻璃或石英。

根据本发明的电子元件的晶圆级封装的制造方法，其中形成该绝缘层步骤包括喷涂法、溅镀法、印刷法、涂布法或旋涂法。

根据本发明的电子元件的晶圆级封装的制造方法，其中该绝缘层的材质包括环氧树脂、聚亚酰胺、树脂、氧化硅、金属氧化物或氮化硅。

根据本发明的电子元件的晶圆级封装的制造方法，于形成该绝缘层步骤后，还包括形成图案化掩模层于该绝缘层上，并露出该沟槽底部的该绝缘层，再利用该掩模层阻挡，依序蚀刻该沟槽底部的该绝缘层与该ILD层，直至间隔件结构，以形成该第二沟槽。

根据本发明的电子元件的晶圆级封装的制造方法，其中该露出的接触垫的部分表面包括垂直部分与水平部分。

本发明另提供一种电子元件的封装体，包括：至少一个电子元件芯片，与承载衬底对向粘结，其中所述电子元件芯片包括接触垫与层间介电层覆盖该电子元件芯片，露出该接触垫的垂直部分与水平部分；以及导电层，设置于该电子元件的封装体外，顺应性地接触该接触垫露出的该垂直部分与该水平部分，构成S形电连接；其中该S形电连接延伸至该电子元件的封装体背面的多个接触终端。

根据本发明的电子元件的封装体，其中该电子元件芯片包括互补式金属氧化物半导体图像感测装置。

根据本发明的电子元件的封装体，其中该承载衬底为透明衬底，包括镜片级玻璃或石英。

本发明利用依序移除沟槽底部的绝缘层及移除层间介电层(ILD)的步骤，露出接触垫的垂直面与水平面，致使后续形成的导电层与接触垫有较大的接触面积，改善T形连线的导电性与粘结性，提升工艺合格率。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1A显示传统晶圆级组装的CMOS图像感测器的剖面示意图；

图1B显示图1A的CMOS图像感测器的局部放大图；

图2显示根据本发明实施例的电子元件的晶圆级封装的制造方法的流程图；以及

图3A-图3I显示本发明实施例的CMOS图像感测器的晶圆级封装的制造方法中各步骤的剖面示意图。

其中，附图标记说明如下：

已知部分(图1A～图1B)

10～微透镜阵列；12～CMOS图像感测器晶粒；

14、28～封胶层；16～光学结构；

18～导线结构；  18a～接触面；

20～球栅阵列；  22～接触垫；

24～透明衬底；  26～间隔件；

30～空穴。

本发明部分(图2～图3I)

S200-S290～工艺步骤；

300a、300b～CMOS图像感测器封装体；

305～第一沟槽；

306～第二沟槽；

310～半导体晶圆；

310’～薄化后的半导体晶圆；

320～透明衬底；

325～间隔件；

330～空穴；

335a、335b～接触垫；

340～层间介电层；

350a、350b～微透镜阵列；

360～绝缘层；

370～导电层；

380～球栅阵列；

v～垂直接触部分；

h～水平接触部分。

具体实施方式

以下以各实施例详细说明并伴随着附图说明的范例，作为本发明的参考依据。在附图或说明书描述中，相似或相同的部分都使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明的，值得注意的是，图中未示或描述的元件，为所属技术领域中具有通常知识者所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。

图2显示根据本发明实施例的电子元件的晶圆级封装的制造方法的流程图。首先，提供具集成电路元件的半导体晶圆(步骤S200)。多个电子元件，例如CMOS图像感测器及对应的透镜结构已形成于半导体晶圆上。接着，于步骤S210中，将半导体晶圆对向粘结于封装衬底上。于步骤S220中，将半导体晶圆的背面薄化，以利更轻薄的封装体。接着，将半导体晶圆的背面蚀刻形成第一沟槽(S230)，露出CMOS图像感测器元件的层间介电(ILD)层。接着，顺应性地沉积绝缘层于半导体晶圆的背面(S240)。接着，请参阅步骤S250，移除沟槽底部的部分绝缘层及ILD层，以形成第二沟槽，并深入间隔件结构。于步骤S260中，依序移除第一沟槽底部的绝缘层与ILD层，并露出接触垫的垂直面与水平面。接着，顺应性地沉积导电层，并将其图案化，以形成S形连线(S270)。接着，形成外部导线及焊接凸块及完成电子元件的晶圆级封装(S280、S290)。

本发明实施例的主要特征及方案是利用依序移除沟槽底部的绝缘层及移除层间介电层(ILD)的步骤，露出接触垫的垂直面与水平面，致使后续形成的导电层与接触垫有较大的接触面积，改善T形连线的导电性与粘结性，提升工艺合格率。

图3A-图3I显示本发明实施例的CMOS图像感测器的晶圆级封装的制造方法中各步骤的剖面示意图。请参阅图3A，提供透明衬底320作为晶圆级封装的承载结构。透明衬底320的材质包括镜片级玻璃或石英。半导体晶圆310，其上已形成多个CMOS图像感测器的内部电路及对应的微透镜阵列350a、350b，作为图像感测面。各CMOS图像感测器的内部电路电连接至接触垫335a、335b，且层间介电层340设置于CMOS图像感测器的内部电路及微透镜阵列350a、350b上，作为保护层。

接着，将半导体晶圆310与透明衬底320对向粘结，其间设置间隔件325，使CMOS图像感测器的层间介电层340与透明衬底320之间存在空穴330。

请参阅图3B，为了能符合先进的封装工艺以及形成更轻薄的封装体，将半导体晶圆310的背面薄化成预定的厚度310’。薄化步骤包括研磨、化学机械研磨及回蚀刻等工艺。

请参阅图3C，将薄化后的半导体晶圆310’图案化，蚀刻成具有第一沟槽305于其中，显露出ILD层340。例如，以光刻及蚀刻工艺，将半导体晶圆310’的背面蚀刻，直到露出ILD层340为止。接着，顺应性地沉积绝缘层360于半导体晶圆310’的背面。绝缘层360可由化学气相沉积法(CVD)、物理气相沉积法(PVD)、溅镀法、印刷法，喷墨法、浸镀法、喷涂法(spray coating)或旋转涂布法形成。绝缘层360的材质包括环氧树脂、聚亚酰胺、树脂、氧化硅、金属氧化物或氮化硅。

接着，请参阅图3D，移除第一沟槽305底部的部分绝缘层360及ILD层340，至到深入部分的间隔件325中，以形成第二沟槽306。例如形成掩模层(未示出)露出欲移除的绝缘层360区域，再施以蚀刻步骤将沟槽305底部的绝缘层360与ILD层340移除。在形成第二沟层306后，将掩模层移除。

请参阅图3E，接着依序移除第一沟槽305底部部分的绝缘层360与ILD层340，并露出接触垫335a、335b。应注意的是，上述移除步骤利用蚀刻步骤沿着第一沟槽306的侧壁延伸，直到露出接触垫335a、335b为止。例如，于第二沟槽306中，接触垫335a露出垂直部分v与水平部分h，如图3G所示。

请参阅图3F，顺应性地沉积导电层370，并将其图案化，以形成由接触垫335a、335b与导电层370构成的S形连线。根据本发明实施例，由于在第二沟槽306内，接触垫形成台阶结构包括垂直接触部分v与水平接触部分h，使得后续沉积导电层370，于之间产生较佳的粘着性。再者，又由于导电层370与接触垫335a、335b的接触面积增加，使得接触点的导电性得以改善，如图3G所示。

请参阅图3H，接着形成球栅阵列380形成于半导体封装的终端接触上。例如焊球掩模层(未图示)形成于晶粒级封装上，露出预留的终端接触区域。接着，形成焊球阵列380于露出的终端接触区域上。接着，沿切割线C切上述CMOS图像感测器的晶圆级封装结构，使其分离成独立的CMOS图像感测器封装体300a、300b，如图3I所示。此外，本发明实施例的晶圆级构装结构的制造方法仍包括其他构件及工艺步骤，应为本领域技术人员所理解，为求简明之故，在此省略相关细节的公开。

虽然上述实施例以CMOS图像感测器的芯片级封装为范例说明，然非用以限定本发明，其他电子元件的芯片级封装，包括集成电路元件、光电元件(optoelectronic device)、微机电元件(micro-electromechanical device)、或表面声波元件(surface acoustic wave device)都可应用于本发明的实施例中。

本发明虽以较佳实施例公开如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的变化与修改，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (9)

1.一种电子元件的晶圆级封装的制造方法，包括：

提供半导体晶圆，其上包括多个电子元件芯片；

粘结所述半导体晶圆与承载衬底，并薄化所述半导体晶圆的背面；

蚀刻所述半导体晶圆的背面以形成第一沟槽；

顺应性地沉积绝缘层于所述半导体晶圆的背面；

蚀刻所述第一沟槽底部的绝缘层以形成第二沟槽；

依序移除所述第一沟槽底部的所述绝缘层与层间介电层，并露出接触垫的部分表面，所述部分表面包括垂直部分和水平部分；

顺应性地沉积导电层于所述半导体晶圆的背面，并将其图案化后，与所述接触垫形成S形连线；以及

形成外部导线及焊接凸块。

2.如权利要求1所述的电子元件的晶圆级封装的制造方法，其中所述电子元件芯片包括互补式金属氧化物半导体图像感测器。

3.如权利要求1所述的电子元件的晶圆级封装的制造方法，其中所述承载衬底为透明衬底，包括镜片级玻璃或石英。

4.如权利要求1所述的电子元件的晶圆级封装的制造方法，其中形成所述绝缘层步骤包括喷涂法、溅镀法、印刷法、涂布法或旋涂法。

5.如权利要求1所述的电子元件的晶圆级封装的制造方法，其中所述绝缘层的材质包括环氧树脂、聚亚酰胺、树脂、氧化硅、金属氧化物或氮化硅。

6.如权利要求1所述的电子元件的晶圆级封装的制造方法，于形成所述绝缘层步骤后，还包括形成图案化掩模层于所述绝缘层上，并露出所述第一沟槽底部的所述绝缘层，再利用所述掩模层阻挡，依序蚀刻所述第一沟槽底部的所述绝缘层与所述层间介电层，直至间隔件结构，以形成所述第二沟槽。

7.一种电子元件的封装体，包括：

至少一个电子元件芯片，与承载衬底对向粘结，其中所述电子元件芯片包括接触垫与层间介电层覆盖所述电子元件芯片，露出所述接触垫的垂直部分与水平部分；以及

导电层，设置于所述电子元件的封装体外，顺应性地接触所述接触垫露出的所述垂直部分与所述水平部分，构成S形电连接；

其中所述S形电连接延伸至所述电子元件的封装体背面的多个接触终端。

8.如权利要求7所述的电子元件的封装体，其中所述电子元件芯片包括互补式金属氧化物半导体图像感测装置。

9.如权利要求7所述的电子元件的封装体，其中所述承载衬底为透明衬底，包括镜片级玻璃或石英。

Images