CN101944916B - Ldpc码的编码 - Google Patents
Ldpc码的编码 Download PDFInfo
- Publication number
- CN101944916B CN101944916B CN200911000017.2A CN200911000017A CN101944916B CN 101944916 B CN101944916 B CN 101944916B CN 200911000017 A CN200911000017 A CN 200911000017A CN 101944916 B CN101944916 B CN 101944916B
- Authority
- CN
- China
- Prior art keywords
- submatrix
- matrix
- row
- ldpc
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000002441 reversible effect Effects 0.000 claims description 6
- 230000009897 systematic effect Effects 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 6
- 125000004122 cyclic group Chemical group 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1182—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the structure of the parity-check matrix is obtained by reordering of a random parity-check matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种方法和装置,包括利用编码器使用系统低密度奇偶校验矩阵编码码字,该低密度奇偶校验矩阵包括与信息码元相关联的第一子矩阵、与奇偶校验码元的第一子集相关联的具有分块三角结构的第二子矩阵、以及可逆的且与奇偶校验码元的第二子集相关联的第三子矩阵,该编码是在第二子矩阵上执行的且在对第三子矩阵执行之前。
Description
背景
本公开一般涉及通信系统中的纠错领域,并且特别地,尤其涉及用于使用低密度奇偶校验(LDPC)码编码的方法和设备。
在通信系统中,链路性能受到信道中各种噪音、衰落现象、以及码间串扰(ISI)的影响。因此,为了实现要求高数据吞吐量和可靠性的高速数字通信系统——例如在60GHz的私域网(PAN)、下一代移动通信、数字广播以及便携式互联网中,开发用于在存在噪音、衰落和ISI的情况下操作的技术是有利的。近来,对纠错码的密集研究已被实施为通过高效恢复畸变信息来增加通信可靠性的方法。
低密度奇偶校验(LDPC)码被用于嘈杂信道中的纠错并出现在各种无线和有线标准中。LDPC码是线性分组码,并且由此可由奇偶校验矩阵来表示。LDPC码是低密度奇偶校验码,这意味着它们的奇偶校验矩阵是稀疏的。稀疏的矩阵有很少的非零项(entry)。系统LDPC码是使得信息码元为码字的显式部分的码。
准循环(QC)LDPC矩阵如同它们被简明描述那样普通。QC LDPC矩阵(二进制比率1/2 LDPC码,其中Z=28)的例子在图1中被示出。码率表示信息与奇偶位的比率。以以上1/2比率为例,码字一半的位是信息位,而另一半的位是奇偶校验位。矩阵中的“-1”项表示具有全零的Z×Z矩阵。该矩阵中的每个其它项表示大小为Z×Z的置换矩阵。因此,如果示例矩阵有24列且如果Z=28,则该矩阵与28*24=672位码相关联。置换矩阵是在每一行有单个“1”且每一列有单个“1”的矩阵。例如,图2所示的矩阵是8×8置换矩阵。此外,示例的置换矩阵是循环置换矩阵。QC LDPC由循环置换矩阵构成。不为“-1”的项是子矩阵的循环置换的数量。
本公开适用于在任意伽罗瓦域之上定义的LDPC码,但出于简短且更好领会起见,本公开的讨论和示例被限制到大小为2的伽罗瓦域,即二进制域。当考虑其它域之上的LDPC码时,本公开所要求的主要特性保持相同,其即如下:重新排序之后的矩阵结构和矩阵D的可逆性,如下所述的。
附图简述
图1示出了比率1/2LDPC码的示例,其中Z=28。
图2示出了8×8循环置换矩阵的示例。
图3示出了根据本公开的各种方面的类似图1中所示的矩阵,其中仅进行行置换。
图4示出了根据本公开的各种方面的用于编码的矩阵结构。
图5示出了根据本公开的各种方面的示例性子矩阵D。
图6示出了根据本公开的各种方面的图5的示例性子矩阵D的逆。
图7示出了根据本公开的各种方面的图6的逆矩阵的表示。
图8示出了根据本公开的各种方面的对应于Z=3的下三角矩阵块,该矩阵是准循环。
图9示出了根据本公开的各种方面的通信系统的框图。
图10示出了根据本公开的各种方面的正交频分复用(OFDM)发射机中的编码过程的框图。
图11示出了根据本公开的各种方面的硬件中的示例性LDPC编码器。
详细描述
在下面的描述中,相似的组件已经被赋予相同的附图标记,不管它们是否在不同的实施例中被示出。为了以清楚和简明的方式图解本公开的实施例,附图没有必要按照规定比例,并且某些特征会以简图的形式示出。关于实施例的被描述和/或图解的特征以相同的方式被使用,或以类似的方式在一个或多个其它实施例使用和/或与其它实施例的特征结合或代替其它实施例特征来使用。
根据本公开的各种实施例,公开了一种方法,该方法包括使用编码器利用低密度奇偶校验矩阵编码码字,该低密度奇偶校验矩阵包括与信息码元相关联的第一子矩阵、与奇偶校验码元的第一子集相关联的具有分块三角结构的第二子矩阵、以及可逆的且与奇偶校验码元的第二子集相关联的第三子矩阵,编码是在第二子矩阵上执行的并且在对第三子矩阵执行之前。
根据本公开的各种实施例,公开了一种装置,该装置包括被配置为使用低密度奇偶校验矩阵编码码字的编码器,该低密度奇偶校验矩阵包括与信息码元相关联的第一子矩阵、与奇偶校验码元的第一子集相关联的具有分块三角结构的第二子矩阵,以及可逆的且与奇偶校验码元的第二子集相关联的第三子矩阵,该编码器被配置为在第二子矩阵上执行编码并且在对第三子矩阵执行之前。
根据本公开的各种实施例,公开了一种计算机程序产品,该计算机程序产品包括具有包含于其中的计算机可读程序代码的计算机可用介质,该计算机可读程序代码适于被执行以实现一种方法,该方法包括使用低密度奇偶校验矩阵编码码字,该低密度奇偶校验矩阵包括与信息码元相关联的第一子矩阵、与奇偶校验码元的第一子集相关联的具有分块三角结构的第二子矩阵,以及可逆的且与奇偶校验码元的第二子集相关联的第三子矩阵,编码是在第二子矩阵上执行的并且在对第三子矩阵执行之前。
这些以及其它特征和特性及操作方法、结构的相关组件的功能、以及部件的组合和制造成本,在考虑以下参照附图的描述和所附权利要求基础之上将变得更加明显,上述全部内容形成说明书的一部分,其中类似的附图标记指明不同附图中的相应部分。然而,应该清楚地理解,这些附图仅用于图示和描述的目的,并不旨在定义对权利要求的限制。如在说明书和权利要求中所使用的,单数形式的“一”、“一个”以及“这个”包括复数对象,除非上下文中另外清楚地指定。
现在转到本发明的各个方面,通过使用系统LDPC码描述一种编码技术,该LDPC码可通过行和列置换得到如图4中所示——如也在图3中示例——的结构。本领域技术人员应该明白,具有重排序行的奇偶校验矩阵对应于没有进行重排序的矩阵,并且列的重排序对应于码字中码元的重排序,从而可在编码过程的末尾逆反此重排序(若希望)。应该领会,诸如行和列的重排序不会改变矩阵的稀疏。任意系统码可通过使用行和列的重排序得到图4中描绘的结构。在图4所图解的实施例中,与子矩阵A相关联的列对应于信息码元。与子矩阵B和C相关联的列对应于奇偶码元的第一部分。与子矩阵D相关联的列对应于奇偶码元的第二部分。在本公开的一个方面,可以使用图4中描绘的结构来构造码;然而,其它的结构可以被使用,以使得矩阵能够通过利用诸如行重排序等步骤得到这种结构。以图4的形式得到矩阵应该仍然被认为图4的形式。
如上面所论述的,矩阵H中的每一项表示大小为Z×Z的置换矩阵或者零矩阵。可通过对依照预定正则性的至少一个基置换矩阵进行置换来形成多个置换矩阵。例如,如果基置换矩阵被设置为Z×Z单位矩阵,通过以预定间隔在特定方向上移位基置换矩阵的所有行、交换基置换矩阵的特定行(或列)与该基置换矩阵的另一随机行(或列)、将基置换矩阵旋转预定角度等来生成多个置换矩阵。
在本发明的一些方面,子矩阵D可以有一稀疏的逆。例如,考虑如图5所示的由矩阵给定的子矩阵D——其中Z=28,其表示3*28×3*28的二进制矩阵,该二进制矩阵的逆由两个准循环矩阵的和来表示,且此表示在图6中示出,因此这个逆也是稀疏的。逆矩阵中的每个项表示循环置换矩阵,在该实施例中Z=28。3*28×3*28逆矩阵在图7中示出,其中白色点表示“1”而黑色点表示“0”。在一些方面,子矩阵D可以有逆,但是这个逆可以不是稀疏的,或者可以不必是两个准循环(QC)矩阵的和。
码字包括对应于第一子矩阵的列的信息码元、对应于第二子矩阵的列的奇偶码元、以及对应于第三子矩阵的列的奇偶码元。例如,码字(cw)可以被表示为信息码元以及被陈述为两个向量——p和q——的奇偶码元的级联,他们共同形成码字——即cw=[u p q],其中u是对应于A的列的信息码元,p是奇偶码元中对应于B和C的列的一些,而q是奇偶码元中对应于D的列的其余部分。码字的长度通过Z和LDPC矩阵中列的数目的乘积来确定。例如,如果Z=28且列的数目是24,则码字的长度为672个码元。替换地,可以使用其它大小的码字。
条件H乘以cw=0是奇偶校验矩阵及其码字的特性。当且仅当奇偶校验矩阵乘以该向量为0时,码元向量是码字,在此加法/求和是在相关的伽罗瓦域之上(此示例中为二进制,但本发明并不限于该方面)。通过子矩阵E指示除子矩阵A以外的奇偶校验矩阵部分,并通过r=[p q]指示奇偶码元向量,则条件H乘以cw=0等效于表达式[AE]×[ur]T=Au+Er=0,其中上标T是向量[ur]的转置。在行向量上进行转置操作T将产生列向量。贯穿各个方面所描述的数学是伽罗瓦域之上的代数学。因此,上述表达式能够被分离成Au=-Er。这导致了在给定向量u的情况下求解向量r的方法,如下所描述的。下面描述的编码过程在二进制域之上进行演示,在这种情况下码元是位。本领域技术人员也能够将该过程应用于其它伽罗瓦域之上的LDPC码。
编码始于计算第一子矩阵A和向量u的乘积,该向量u表示对应于第一子矩阵的列的信息比特。该乘积能够被表示为向量z,其具有对应于第二子矩阵的行的第一部分和对应于第三子矩阵的行的第二部分。则乘积z等于向量[xy],在此x对应于B的行,而y对应于C或D的行。
编码通过使用第二子矩阵和向量中对应于第二子矩阵的行的第一部分进行后向或前向代换(substitution)来计算对应于第二子矩阵的列的奇偶位来继续。在某些方面,第二(B)子矩阵可以是分块下三角矩阵且因此与矩阵B和C的列相关联的位可逐个块地使用前向代换来求解。图8示出了为准循环的分块下三角矩阵,其对应于Z=3。类似地,在一某些方面,第二(B)子矩阵可以是分块上三角矩阵且因此与矩阵B和C的列相关联的位可逐个块地使用后向代换来求解。当子矩阵不是在严格三角形式中时——诸如当下三角矩阵将其前两行移位到最后时,可使用其它代换方法。当然,对于QC矩阵,成块的三角矩阵是固有特性。通常,子矩阵的大小可以是1×1,在此分块三角实际上是严格三角形的。
编码通过计算向量中对应于第三子矩阵的行的第二部分y与奇偶校验矩阵的第四子矩阵C和同第二子矩阵相关联的奇偶位p的乘积的总和来继续,该总和由zz表示。换言之,zz=-(y+Cp)。
编码通过使用已计算的总和zz以及第三子矩阵的逆D来计算与第三子矩阵相关联的奇偶位q来结束。
奇偶校验矩阵的每一个子矩阵或者表示大小为Z×Z的可逆矩阵或者表示大小为Z×Z的全零矩阵。可逆矩阵可以是置换矩阵。依据各个所公开的实施例的一些方面,Z等于28或42。替换地,Z可以使用其它值。在某些方面,第三矩阵具有稀疏的逆矩阵。
在一些方面,编码可以由专用计算机执行,该专用计算机是用存储在计算机存储器中的编码指令来操作的。所存储的指令能够使计算机中的一个或多个处理器或控制器对LDPC矩阵的码字以及奇偶位执行一系列操作以编码所述码字。计算机可以被布置成通过诸如无线网络等网络将已编码的码字传送到另一计算机或接收机。
图9示出了依据本公开的各个方面的通信系统的框图。发射机10和接收机30使用无线信道20作为媒介彼此通信。在发射机10中,从数据源12输出的k位源数据u通过由LDPC编码模块14进行的系统LDPC编码被转换为n位码字cw。码字cw可被表示为cw=[u p q],其中u是对应于A的列的信息位,p是奇偶位中对应于B和C的列的一些,而q奇偶位中是对应于D的列的剩余部分,如上所讨论的。码字cw由调制模块16进行无线电调制,由天线18经由无线信道20被传送,然后由接收机30的另一天线32接收。接收机30经历与发射机10过程相反的过程。即,由接收器30接收的数据m——其为所传送的cw的有噪声估计——由解调制模块34进行解调,以便被LDPC解码模块36解码,由此最后可获得源数据u的估计值v。
图10示出了依据本发明的各个方面的正交频分复用(OFDM)发射机中的编码过程的框图。使用OFDM的传送使得可用频谱被划分成N个正交副载波频率。LDPC编码器50包括编码器输入存储器52。从存储器52读出数据并将其提供给模式依存多路复用器以及编码器输出存储器54。例如,编码器输入存储器52和编码器输出存储器54被配置为存储672位的数据。如果编码在单一步骤中执行,则输出存储器54可以包含整个码字,并具有等同于码字长度的长度。输入存储器52实质上具有较短的长度且等于信息向量的长度。提供给模式依存多路复用器和编码器输出存储器54的数据包括系统数据,诸如信息位,以及奇偶位。奇偶位由奇偶计算逻辑56计算。使用映射器模块58将来自LDPC编码器50的编码数据映射到副载波频率上,并将其输送给快速傅立叶变换(FFT)模块的输入缓冲器60,该快速傅立叶变换模块负责将其输入从频域变换至时域。
图11示出了根据本发明的各个方面的硬件中的LDPC编码器的实施例。输入缓冲器70被配置为存储向量u,该向量u是对应于子矩阵A的列的信息位。向量u的全部或一部分被从缓冲器70读出并被提供给模块72。模块72被配置为包括XOR(异或)门和OR(或)门,这些逻辑门被配置为计算子矩阵A和向量u的乘积。计算出的乘积随后被提供给模块74,该模块74被配置为通过利用XOR和OR门来计算向量p。向量p能够表示为[p1,p2,p3,...,pn-1,pn],其中pn是向量p的最后元素。对于准循环LDPC码,向量p的元素表示大小为Z的向量。向量p通过或者前向或者后向代换计算来计算,这取决于B子矩阵的三角形结构,如上所讨论的。例如,p1由Inv(B1,1)z1计算,其中下标1,1表示子矩阵B中占据行1和列1的元素。子矩阵B1,1可以是如典型地用于准循环性LDPC码的置换子矩阵。p2是通过Inv(B2,2)(B2,1p1+z2)计算出的,而p3是通过Inv(B3,3)(B3,1p1+B3,2p2+z3)计算出的。向量p的所有元素是以适当的方式来计算的。计算出的向量p随后被输出到被配置为存储码字cw的输出缓冲器76和被配置为计算向量q的模块78。模块78被配置为接收由模块72根据z确定的y,且其可以包括XOR和OR门,这些逻辑门被配置为通过表达式Inv(D)(y+C*p)来计算q。模块78的输出被配置成反馈到模块72。
尽管以上公开讨论了哪些当前被认为是有用实施例的变体,但是应该理解这些细节仅是出于此目的,且所附权利要求并不限于所公开的实施例,但是,相反,其旨在涵盖覆盖落在所附权利要求的精神和范围内的修改和等效方案。
Claims (11)
1.一种用于低密度奇偶校验码的编码的方法,包括:
使用编码器利用低密度奇偶校验矩阵来编码信息字以产生码字,所述低密度奇偶校验矩阵包括与信息码元相关联的第一子矩阵、与奇偶码元的第一子集相关联的具有分块三角结构的第二子矩阵、以及与奇偶码元的第二子集相关联的第三子矩阵,所述第三子矩阵是可逆的,所述编码是在所述第二子矩阵上执行的并且在对所述第三子矩阵执行之前,其中所述编码包括:
计算所述第一子矩阵与表示同所述第一子矩阵的列相对应的所述信息码元的向量的乘积,所述乘积被表示为一向量,该向量具有第一部分和第二部分,该第一部分与所述第二子矩阵的行相对应,该第二部分与所述第三子矩阵的行相对应;
通过使用第二子矩阵以及所述向量中与所述第二子矩阵的行相对应的所述第一部分进行后向或前向代换,来计算与所述第二子矩阵的列相对应的奇偶码元;
计算以下的总和:所述向量中与所述第三子矩阵的行相对应的所述第二部分、所述低密度奇偶校验矩阵的第四子矩阵与关联于所述第二子矩阵的奇偶码元的乘积;
通过使用所计算出的总和以及所述第三子矩阵的逆,来计算与所述第三子矩阵相关联的奇偶码元。
2.如权利要求1所述的方法,其特征在于,所述码字包括对应于所述第一子矩阵的列的信息码元、对应于所述第二子矩阵的列的奇偶码元、以及对应于所述第三子矩阵的列的奇偶码元。
3.如权利要求1所述的方法,其特征在于,所述低密度奇偶校验矩阵的每个项表示或者大小为Z×Z的可逆矩阵或者大小为Z×Z的全零矩阵。
4.如权利要求1所述的方法,其特征在于,所述第三子矩阵有稀疏的逆矩阵。
5.如权利要求4所述的方法,其特征在于,所述逆矩阵被表示为两个准循环矩阵的和。
6.如权利要求3所述的方法,其特征在于,Z=1,Z=28或Z=42。
7.如权利要求1所述的方法,其特征在于,所述码字长度为672位。
8.如权利要求1所述的方法,其特征在于,低密度奇偶校验矩阵在二进制域上。
9.一种用于低密度奇偶校验码的编码的装置,包括:
编码器,其被配置成使用低密度奇偶校验矩阵来编码信息字以产生码字,所述低密度奇偶校验矩阵包括与信息码元相关联的第一子矩阵、与奇偶码元的第一子集相关联的具有分块三角结构的第二子矩阵、以及可逆的且与奇偶码元的第二子集相关联的第三子矩阵,所述编码器被配置成在第二子矩阵上执行所述编码并且在对所述第三子矩阵执行之前,其中所述编码器被配置成计算所述第一子矩阵与表示同所述第一子矩阵的列相对应的所述信息码元的向量的乘积,所述乘积被表示为一向量,该向量具有第一部分和第二部分,该第一部分与所述第二子矩阵的行相对应,该第二部分与所述第三子矩阵的行相对应,所述编码器被配置成通过使用第二子矩阵以及所述向量中与所述第二子矩阵的行相对应的所述第一部分进行后向或前向代换来计算与所述第二子矩阵的列相对应的奇偶码元,计算以下的总和:所述向量中与所述第三子矩阵的行相对应的所述第二部分、所述低密度奇偶校验矩阵的第四子矩阵与关联于所述第二子矩阵的奇偶码元的乘积,以及通过使用所计算出的总和以及所述第三子矩阵的逆来计算与所述第三子矩阵相关联的奇偶码元。
10.一种用于低密度奇偶校验码的编码的设备,包括:
用于使用低密度奇偶校验矩阵来编码信息字以产生码字的装置,所述低密度奇偶校验矩阵包括与信息码元相关联的第一子矩阵、与奇偶码元的第一子集相关联的具有分块三角结构的第二子矩阵、以及可逆的且与奇偶码元的第二子集相关联的第三子矩阵,所述编码是在第二子矩阵上执行的并且在对第三子矩阵执行之前,其中所述用于编码的装置包括:
用于计算所述第一子矩阵与表示同所述第一子矩阵的列相对应的所述信息码元的向量的乘积的装置,所述乘积被表示为一向量,该向量具有第一部分和第二部分,该第一部分与所述第二子矩阵的行相对应,该第二部分与所述第三子矩阵的行相对应;
用于通过使用第二子矩阵以及所述向量中与所述第二子矩阵的行相对应的所述第一部分进行后向或前向代换,来计算与所述第二子矩阵的列相对应的奇偶码元的装置;
用于计算以下的总和的装置:所述向量中与所述第三子矩阵的行相对应的所述第二部分、所述低密度奇偶校验矩阵的第四子矩阵与关联于所述第二子矩阵的奇偶码元的乘积;
用于通过使用所计算出的总和以及所述第三子矩阵的逆,来计算与所述第三子矩阵相关联的奇偶码元的装置。
11.如权利要求10所述的设备,其特征在于,所述低密度奇偶校验矩阵的每个项表示或者大小为Z×Z的可逆矩阵或者大小为Z×Z的全零矩阵。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10631608P | 2008-10-17 | 2008-10-17 | |
US61/106,316 | 2008-10-17 | ||
US12/498,167 | 2009-07-06 | ||
US12/498,167 US8612823B2 (en) | 2008-10-17 | 2009-07-06 | Encoding of LDPC codes using sub-matrices of a low density parity check matrix |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101944916A CN101944916A (zh) | 2011-01-12 |
CN101944916B true CN101944916B (zh) | 2015-02-04 |
Family
ID=41334498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200911000017.2A Expired - Fee Related CN101944916B (zh) | 2008-10-17 | 2009-10-19 | Ldpc码的编码 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8612823B2 (zh) |
EP (1) | EP2178217B1 (zh) |
JP (1) | JP5161857B2 (zh) |
CN (1) | CN101944916B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100241923A1 (en) * | 2009-03-17 | 2010-09-23 | Broadcom Corporation | Communication device employing LDPC (Low Density Parity Check) coding with Reed-Solomon (RS) and/or binary product coding |
US8508391B1 (en) | 2011-01-19 | 2013-08-13 | Marvell International Ltd | Code word formatter of shortened non-binary linear error correction code |
US8788922B2 (en) * | 2011-02-28 | 2014-07-22 | Apple Inc | Error correction codes for incremental redundancy |
US8839069B2 (en) * | 2011-04-08 | 2014-09-16 | Micron Technology, Inc. | Encoding and decoding techniques using low-density parity check codes |
CN103053116B (zh) * | 2011-06-28 | 2016-10-05 | 华为技术有限公司 | 低密度奇偶校验码的编码方法和装置 |
CN104508982B (zh) * | 2012-10-31 | 2017-05-31 | 慧与发展有限责任合伙企业 | 组合的块符号纠错 |
EP2858249A1 (en) | 2013-10-07 | 2015-04-08 | Electronics and Telecommunications Research Institute | Low density parity check encoder |
US9553608B2 (en) * | 2013-12-20 | 2017-01-24 | Sandisk Technologies Llc | Data storage device decoder and method of operation |
US9734129B2 (en) * | 2014-04-22 | 2017-08-15 | Sandisk Technologies Llc | Low complexity partial parallel architectures for Fourier transform and inverse Fourier transform over subfields of a finite field |
US9444493B2 (en) | 2014-06-26 | 2016-09-13 | Sandisk Technologies Llc | Encoder with transform architecture for LDPC codes over subfields using message mapping |
US9432055B2 (en) * | 2014-06-26 | 2016-08-30 | Sandisk Technologies Llc | Encoder for quasi-cyclic low-density parity-check codes over subfields using fourier transform |
CN104410427B (zh) * | 2014-12-30 | 2018-05-29 | 成都凯腾四方数字广播电视设备有限公司 | 一种ldpc编码器及其校验位生成单元 |
SG11201907686UA (en) * | 2017-06-25 | 2019-09-27 | Lg Electronics Inc | Method for performing encoding on basis of parity check matrix of ldpc code in wireless communication system and terminal using same |
CN109120275B (zh) * | 2017-06-26 | 2021-02-05 | 电信科学技术研究院 | 一种编码方法及装置、计算机存储介质 |
CN112204888B (zh) * | 2018-05-22 | 2024-08-09 | 华为技术有限公司 | 具有高效编码和良好误码平层特性的一类qc-ldpc码 |
US10778251B2 (en) * | 2018-08-03 | 2020-09-15 | Codelucida, Inc. | Method and apparatus for encoding quasi-cyclic low-density parity check codes |
CN112398488B (zh) * | 2020-12-29 | 2021-04-30 | 支付宝(杭州)信息技术有限公司 | 向量压缩的方法和装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US6961888B2 (en) * | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
AU2002364182A1 (en) | 2002-08-20 | 2004-03-11 | Flarion Technologies, Inc. | Methods and apparatus for encoding ldpc codes |
KR100906474B1 (ko) | 2003-01-29 | 2009-07-08 | 삼성전자주식회사 | 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 |
WO2004077733A2 (en) | 2003-02-26 | 2004-09-10 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (ldpc) code operations using a multi-level permutation |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
CN1910822B (zh) * | 2004-01-20 | 2012-12-19 | 日本电气株式会社 | 数据传输系统、编码设备和解码设备 |
US7506238B2 (en) * | 2004-08-13 | 2009-03-17 | Texas Instruments Incorporated | Simplified LDPC encoding for digital communications |
US7996746B2 (en) * | 2004-10-12 | 2011-08-09 | Nortel Networks Limited | Structured low-density parity-check (LDPC) code |
KR100669152B1 (ko) * | 2004-11-25 | 2007-01-15 | 한국전자통신연구원 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
KR100975558B1 (ko) * | 2006-05-03 | 2010-08-13 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
TW200838159A (en) * | 2007-01-24 | 2008-09-16 | Qualcomm Inc | LDPC encoding and decoding of packets of variable sizes |
JP4487213B2 (ja) * | 2007-10-19 | 2010-06-23 | ソニー株式会社 | 復号装置および方法、並びにプログラム |
US8392814B2 (en) * | 2008-10-07 | 2013-03-05 | Qualcomm Incorporated | Method and apparatus for high speed structured multi rate low density parity check codes |
-
2009
- 2009-07-06 US US12/498,167 patent/US8612823B2/en active Active
- 2009-10-16 JP JP2009238835A patent/JP5161857B2/ja not_active Expired - Fee Related
- 2009-10-19 CN CN200911000017.2A patent/CN101944916B/zh not_active Expired - Fee Related
- 2009-10-19 EP EP09173424.4A patent/EP2178217B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2178217A3 (en) | 2010-05-05 |
EP2178217B1 (en) | 2014-02-12 |
US20100100790A1 (en) | 2010-04-22 |
JP2010279013A (ja) | 2010-12-09 |
EP2178217A2 (en) | 2010-04-21 |
JP5161857B2 (ja) | 2013-03-13 |
US8612823B2 (en) | 2013-12-17 |
CN101944916A (zh) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101944916B (zh) | Ldpc码的编码 | |
US10425258B2 (en) | Method and apparatus for transmitting and receiving data in a communication system | |
KR102227250B1 (ko) | 코드를 인코딩 및 디코딩하기 위한 방법과 시스템 | |
US20200083904A1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
JP2007006494A (ja) | 構造的低密度パリティ検査符号を用いる通信システムにおけるデータ送信/データ受信のための装置及び方法 | |
EP1712027B1 (en) | Method and apparatus for implementing a low density parity check code in a wireless system | |
AU2010322598A1 (en) | Method and apparatus for transmitting and receiving data in a communication system | |
US9104589B1 (en) | Decoding vectors encoded with a linear block forward error correction code having a parity check matrix with multiple distinct pattern regions | |
JP2009016963A (ja) | マルチアンテナ送信装置及びマルチアンテナ送信方法 | |
US20150046778A1 (en) | Optimal period rate matching for turbo coding | |
KR102678457B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR101431268B1 (ko) | 직렬 부호화를 위한 저밀도 패리티 검사 부호의 생성 장치및 방법 | |
KR100819247B1 (ko) | 통신 시스템에서 신호 송수신 장치 및 방법 | |
US20230421177A1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR20160070556A (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR101276845B1 (ko) | 복수의 레이어들을 이용하여 ldpc 복호화를 수행하는방법 | |
KR101128804B1 (ko) | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 | |
KR102000268B1 (ko) | 복호화 장치 및 복호화 방법 | |
Hong et al. | Quasi-cyclic low-density parity-check codes for space-time bit-interleaved coded modulation | |
KR20190017600A (ko) | 통신시스템에서 효율적인 데이터 송수신 방법 및 장치 | |
KR20180122911A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
JP2021044826A (ja) | Ldpc符号の符号化および復号化のための方法およびシステム | |
KR101221897B1 (ko) | Ldpc 부호화 장치 | |
KR20070104138A (ko) | 패리티 검사 행렬을 이용하여 부호화하는 방법 | |
KR20070107975A (ko) | 패리티 검사 행렬을 이용한 부호화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150204 Termination date: 20191019 |
|
CF01 | Termination of patent right due to non-payment of annual fee |