CN101944529A - 保护电路 - Google Patents

Abstract

本发明的保护电路保护在负电位振摆的端子。第1保护电路(2)具有第1二极管(D1)和第1晶体管(M1)。第1二极管(D1)的阳极(12)连接到保护对象的端子(P1)。第1晶体管(M1)是其传导沟道的第1端子(22)与第1二极管(D1)的阴极(14)相连接，其传导沟道的第2端子(28)、栅极(24)以及反向栅(26)连接在固定电压端子(P2)的N沟道MOSFET。第1晶体管(M1)是在P型半导体基板上形成的N型阱内所形成的浮动MOSFET。第1二极管(D1)形成于与第1晶体管(M1)共用的N型阱内。第1二极管(D1)的阴极(14)以及第1晶体管(M1)的传导沟道的第1端子(22)与N型阱(30)相连接。

Description

保护电路

技术领域

本发明涉及静电破坏防止用的保护电路，特别涉及利用了MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应管)的保护电路。

背景技术

半导体集成电路具有用于输入输出信号的焊盘(pad)。在该焊盘被施加静电或浪涌噪声(surge noise)时，有可能对半导体集成电路内部的电路元件的可靠性带来影响。因此，对焊盘设置利用了齐纳(zener)二极管等的保护电路。

例如，在作为保护对象的焊盘上传播正电压的信号时，保护二极管以阴极为焊盘侧、阳极为接地端子侧的朝向配置。

[现有技术文献]

[专利文献]

[专利文献1]特开平11-284130号公报

[专利文献2]特开2000-98338号公报

发明内容

[发明要解决的课题]

但是，对扬声器或耳机等提供的音频信号，有时以接地电位为中心，在正负两方向上进行振摆(swing)。如果在传播音频信号的端子上连接上述保护二极管，则在音频信号在负方向振摆时，存在保护二极管正向导通，信号被箝位，或者产生漏电流这样的问题。即，存在不能适用于降低至接地电压以下的端子，可适用的电压范围被限定这样的问题。

另外，即使是仅在正方向振摆的信号，如果附随于保护电路的寄生电容大，也产生信号失真这样的问题。

本发明鉴于该课题而完成，其某一方式例示的目的在于，提供用于解决上述至少一个问题的保护电路。

[用于解决课题的手段]

本发明的某一方式涉及保护电路。保护电路具有：第1二极管，其阳极连接在保护对象的端子上；以及作为N沟道MOSFET的第1晶体管，其传导沟道的一端与所述第1二极管的阴极相连接，其另一端、栅极以及反向栅与固定电压端子相连接。第1晶体管是在P型半导体基板上形成的N型阱内所形成的浮动MOSFET，第1二极管形成于与第1晶体管共用的N型阱内，第1二极管的阴极以及第1晶体管的传导沟道的一端，与N型阱相连接。

根据该方式，第1晶体管的体二极管以及第1二极管，作为阴极端子相向配置的二极管对起作用。因此，在对端子施加了过电压时，一个二极管正向导通，另一个二极管逆向导通，从而能够保护内部电路。在通常的动作时，即使对保护对象的端子输入比固定电压端子的电位低的信号也不被箝位，能够在宽电压范围内使用。

本发明的另一方式也是保护电路。该保护电路具有：第2二极管，其阴极连接在保护对象的端子上；以及作为N沟道MOSFET的第2晶体管，其传导沟道的一端、栅极以及反向栅与所述第2二极管的阳极相连接，其传导沟道的另一端与固定电压端子相连接。第2晶体管是在P型半导体基板上形成的N型阱内所形成的浮动MOSFET，第2二极管形成于与第2晶体管共用的N型阱内，第2晶体管的传导沟道的另一端与N型阱相连接。

根据该方式，第2晶体管的体二极管以及第2二极管，作为阳极端子相向配置的二极管对起作用。因此，在对端子施加了过电压时，一个二极管正向导通，另一个二极管逆向导通，从而能够保护内部电路。在通常的动作时，即使对保护对象的端子输入比固定电压端子的电位低的信号也不被箝位，能够在宽电压范围内使用。

某一方式的保护电路是上述两个保护电路的组合。根据该方式，保护对象的端子的电位在正负任一方向振摆的情况下，也能够保护内部电路。

可以在作为保护对象的端子上，传播以固定电压端子的电位为中心而振摆的信号。

在作为保护对象的端子上传播的信号可以是音频信号。

可以对保护对象的端子连接电声变换元件。

另外，以上的构成要素的任意组合或者将本发明的构成要素或表现在方法、装置、系统等之间相互置换的方案也作为本发明的方式有效。

[发明的效果]

根据本发明，能够提供扩大了可使用的电压范围的保护电路。

附图说明

图1是表示实施方式中的保护电路的结构的电路图。

图2(a)、图2(b)是表示图1的保护电路的装置构造的剖面图。

图3是表示具有图1的保护电路的半导体装置的结构的电路图。

图4(a)是表示第2保护电路的变形例的剖面图，图4(b)是图4(a)的第2二极管的外围的等效电路图。

标号说明

P1......端子、M1......第1晶体管、D1......第1二极管、V1......第1电压、P2......固定电压端子、M2......第2晶体管、D2......第2二极管、2......第1保护电路、V2......第2电压、4......第2保护电路、6......内部电路、10......保护电路、12......阳极、14......阴极、21......P型阱、22......第1端子、24......栅极、26......反向栅(backgate)、28......第2端子、30......N型阱、31......元件分离区域、32......阴极、34......阳极、36......P型基板、41......P型阱、42......第1端子、44......栅极、46......反向栅、48......第2端子、50......N型阱、51......元件分离区域、100......半导体装置。

具体实施方式

以下，基于优选的实施方式，参照附图说明本发明。对各个附图所表示的同一或者同等的结构要素、构件、处理附加同一标号，并适当省略重复的说明。另外，实施方式不是用于限定发明而是例示，实施方式中所记述的所有的特征或其组合未必是本发明的本质性的内容。

在本说明书中，所谓“构件A与构件B相连接的状态”，除了构件A和构件B物理性地直接相连接的情况之外，也包含构件A和构件B经由对电连接状态不带来影响的其它构件而间接地连接的情况。同样地，所谓“构件C设置在构件A和构件B之间的状态”，除了构件A和构件C、或者构件B和构件C直接相连接的情况之外，也包含经由对电连接状态不带来影响的其它构件而间接地连接的情况。

图1是表示实施方式的保护电路10的结构的电路图。保护电路10设置在作为保护对象的内部电路6和外部连接用的端子(也称为焊盘)P1、P2之间。端子P2接地，作为固定电压端子起作用。来自内部电路6的信号经由端子P1输出到外部。或者来自外部的信号经由端子P1输入到内部电路6。

设置保护电路10，以在端子P1被施加了静电噪声、浪涌等预想不到的过电压的情况下，保护内部电路6不受过电压影响。过电压是指正方向或者负方向的任意一种或两种。也就是说，端子P1是作为保护对象的端子。

保护电路10包括第1保护电路2、第2保护电路4。

第1保护电路2具有第1二极管D1、第1晶体管M1。第1二极管D1的阳极12连接到保护对象的端子P1。

第1晶体管M1是N沟道MOSFET，其传导沟道的一端(第1端子22)与第1二极管D1的阴极14相连接。另外，第1晶体管M1的传导沟道的另一端(第2端子28)、栅极24以及反向栅26连接到固定电压端子P2。

关于第1保护电路2的装置构造在后面详细叙述，但是第1晶体管M1是在P型半导体基板上形成的N型阱内所形成的浮动MOSFET(或者在N型半导体基板上形成的P型阱内所形成的浮动MOSFET)。以下，N型阱(或者P型阱)在图中以标号30表示。以下作为N型阱进行说明。

第1二极管D1形成于与第1晶体管M1共用的N型阱30内。另外，第1二极管D1的阴极14以及第1晶体管M1的传导沟道的第1端子22与N型阱30相连接。

接着，说明第2保护电路4的结构。

第2保护电路4具有第2二极管D2、第2晶体管M2。第2二极管D2的阴极32连接到保护对象的端子P1。

第2晶体管M2是N沟道MOSFET，其传导沟道的一端(第1端子42)、栅极44以及反向栅46与第2二极管D2的阳极34相连接。第2晶体管M2的传导沟道的另一端(第2端子48)与固定电压端子P2相连接。

关于第2保护电路4的装置构造在后面详细叙述，但是第2晶体管M2是在P型半导体基板上形成的N型阱内所形成的浮动MOSFET(或者在N型半导体基板上形成的P型阱内所形成的浮动MOSFET)。N型阱(P型阱)在图中以标号50表示。以下作为N型阱进行说明。

第2二极管D2形成于与第2晶体管M2共用的N型阱50内。另外，第2晶体管M2的传导沟道的另一端(第2端子48)与N型阱50相连接。

图2(a)、(b)是表示图1的第1保护电路2、第2保护电路4的装置构造的剖面图。

参照图2(a)。第1二极管D1、第1晶体管M1通过MOS工艺形成于P型半导体基板(简称为P型基板)36上。在P型基板36上，作为隐埋层(Buriedlayer)形成N型阱30。图1的第1二极管D1以及第1晶体管M1，在共用的N型阱30内，元件分离地形成，第1晶体管M1是所谓的浮动MOSFET。通过将邻接的二极管和晶体管进行元件分离，从而能够防止寄生二极管导通、击穿。

在共用的N型阱30内，第1二极管D1的P型阱(12)和第1晶体管M1的P型阱21邻接而形成。P型阱(12)作为第1二极管D1的阳极，P型阱21作为第1晶体管M1的传导沟道起作用。在第1二极管D1和第1晶体管M1之间设置元件分离区域31。

第1二极管D1的P型阱(12)的内部形成N型区域(14)作为阴极。

在P型阱21，形成N型区域作为第1晶体管M1的漏极以及源极，即图1的第1端子22、第2端子28。在第1端子22和第2端子28之间形成栅极氧化膜24。

第1晶体管M1的第1端子22和第1二极管D1的阴极14，与N型阱(隐埋层)30的第1晶体管M1侧的区域相连接。

参照图2(b)。第2二极管D2、第2晶体管M2通过MOS工艺形成于P型基板36。在P型基板36上，作为隐埋层(Buried layer)，形成N型阱50。图1的第2二极管D2以及第2晶体管M2，在共用的N型阱50内，元件分离地形成，第2晶体管M2与第1晶体管M1同样，是浮动MOSFET。

在共用的N型阱50内，第2二极管D2的P型阱(34)和第2晶体管M2的P型阱41邻接而形成。P型阱(34)作为第2二极管D2的阳极，P型阱41是第2晶体管M2的传导沟道。在第2二极管D2和第2晶体管M2之间也设置元件分离区域51。

在第2二极管D2的P型阱(34)的内部，形成N型区域(32)作为阴极。

在P型阱41，形成N型区域作为第2晶体管M2的漏极以及源极，即图1的第1端子42、第2端子48。在第1端子42和第2端子48之间，形成栅极氧化膜44。

第2晶体管M2的第2端子48与N型阱(隐埋层)50相连接。

第1保护电路2的N型阱30和第2保护电路4的N型阱50既可以是共用的隐埋层，也可以是不同的隐埋层。

以上是保护电路10的结构。接着，说明保护电路10的动作。

将端子P1的电位称为第1电压V1，将固定电压端子P2的电位称为第2电压V2。第2电压V2在通常状态下，为接地电压(GND＝0V)或者电源电压Vdd等固定电压。以下，设想V2＝0V。

对第1电压V1和第2电压V2设想以下四个状态。

第1状态.对端子P1施加正的过电压，成为V1＞V2的状态

第2状态.对端子P2施加负的过电压，成为V1＞V2的状态

第3状态.对端子P1施加负的过电压，成为V1＜V2的状态

第4状态.对端子P2施加正的过电压，成为V1＜V2的状态

着眼于第1保护电路2。在第1晶体管M1的反向栅26和第1端子22之间，以阴极为第1端子22侧、阳极为反向栅26侧的朝向形成体二极管(bodydiode)BD1。即，在端子P1和固定电压端子P2之间，存在阴极相对配置的2个二极管、即第1二极管D1和体二极管BD1。以下，说明四个状态下的动作。

第1状态

对端子P1施加正的过电压，端子P1和固定电压端子P2的电位差超过Vf+Vz时，第1二极管D1正向导通，第1晶体管M1的体二极管BD1逆向导通，能够将端子P1的电位V1箝位至(Vf+Vz)。Vf是二极管的正向电压，Vz是逆向电压。

第2状态

对固定电压端子P2施加负的过电压，端子P1和固定电压端子P2的电位差超过Vf+Vz时，第1二极管D1正向导通，第1晶体管M1的体二极管BD1逆向导通。其结果，能够以第1电压V1为基准，将端子P2的电位V2箝位至V1-(Vf+Vz)。

第3状态

对端子P1施加负的过电压，端子P1和固定电压端子P2的电位差超过Vf+Vz时，第1二极管D1逆向导通，第1晶体管M1的体二极管BD1正向导通。其结果，能够以第2电压V2为基准，将端子P1的电位V1箝位至V2-(Vf+Vz)。

如果从相反的观点来看，即使对端子P1施加负电压，只要与固定电压端子P2之间的电位差不超过阈值Vf+Vz，二极管就不导通。因此，能够从端子P1输出以负电压振摆的信号，或者反过来能够对端子P1输入以负电压振摆的信号。

第4状态

对端子P2施加正的过电压，端子P1和固定电压端子P2的电位差超过Vf+Vz时，第1二极管D1逆向导通，第1晶体管M1的体二极管BD1正向导通。其结果，能够以第1电压V1为基准，将端子P2的电位V2箝位至V1+(Vf+Vz)。

以上是第1保护电路2的动作以及效果。

如果着眼于第2保护电路4，在第2晶体管M2的反向栅46和第2端子48之间，以阴极为第2端子48侧、阳极为反向栅46侧的朝向形成体二极管BD2。即，在端子P1和固定电压端子P2之间，存在阳极相对配置的两个二极管、即第2二极管D2和体二极管BD2。

第1状态

对端子P1施加正的过电压，端子P1和固定电压端子P2的电位差超过Vf+Vz时，第2二极管D2逆向导通，第2晶体管M2的体二极管BD2正向导通，能够将端子P1的电位V1箝位至(Vf+Vz)。

第2状态

对固定电压端子P2施加负的过电压，固定电压端子P2和端子P1的电位差超过Vf+Vz时，第2二极管D2逆向导通，第2晶体管M2的体二极管BD2正向导通。其结果，能够以第1电压V1为基准，将端子P2的电位V2箝位至V1-(Vf+Vz)。

第3状态

对端子P1施加负的过电压，端子P1和固定电压端子P2的电位差超过Vf+Vz时，第2二极管D2正向导通，第2晶体管M2的体二极管BD2逆向导通。其结果，能够以第2电压V2为基准，将端子P1的电位V1箝位至V2-(Vf+Vz)。

如果从相反的观点来看，即使对端子P1施加负电压，只要与固定电压端子P2之间的电位差不超过阈值Vf+Vz，二极管就不导通。因此，能够从端子P1输出以负电压振摆的信号，或者反过来能够对端子P1输入以负电压振摆的信号。

第4状态

对端子P2施加正的过电压，端子P1和固定电压端子P2的电位差超过Vf+Vz时，第2二极管D2正向导通，第2晶体管M2的体二极管BD2逆向导通。其结果，能够以第2电压V2为基准，将端子P1的电位V1箝位至V2-(Vf+Vz)。

以上是第2保护电路4的动作以及效果。

如上述那样，通过在保护电路10中设置第1保护电路2以及第2保护电路4的任意一个，能够保护内部电路6不受正负两方的过电压(第1～第4状态)的影响，但是优选成对地使用两方，在该情况下，存在以下优点。该优点，通过与仅有第1保护电路2、或者仅有第2保护电路4的结构对比，变得明确。

首先，考察仅有第1保护电路2的情况。在第3、第4状态下，第1二极管D1逆向导通。通常，二极管的允许电流量，在相同的尺寸下，逆向比正向小。因此，如果仅通过第1保护电路2，第1～第4状态都要保护，则第1二极管D1的尺寸必须变大。如果第1二极管D1的尺寸变大，则端子P1和P型基板36之间的寄生容量变大，对在端子P1传播的信号带来失真。

仅有第2保护电路4的情况也同样。

在设置第1保护电路2以及第2保护电路4两方的情况下，第1保护电路2主要负责第1、第2状态，第2保护电路4主要负责第3、第4状态。由此，能够考虑正向导通的情况而设计第1保护电路2的第1二极管D1以及第2保护电路4的第2二极管D2各自的尺寸。其结果，能够减小第1二极管D1、第2二极管D2的尺寸，并能够大幅地降低端子P1和P型基板36之间的寄生容量，能够进一步降低信号的失真。

实施方式的保护电路10由于能够保护传播负电压的端子P1，因此能够适当地用于以下这样的应用。

图3是表示具有图1的保护电路10的半导体装置100的结构的电路图。半导体装置100具有至少一个保护电路10a～10c和内部电路6。半导体装置100的功能不限定，但是，例如具有将音频信号S1输出到扬声器或者耳机等电声变换元件(以下称为扬声器)102的功能。这里，在驱动扬声器102输出音响信号的情况下，端子P1的电位以接地电位为中心而振摆。

半导体装置100，除了输出端子P1，还具有固定电压端子P2以及多个电源端子P3、P4。内部电路6接受提供给电源端子P3、P4的电源电压Vdd1、Vdd2，并输出音频信号S1。

在端子P1，传播以接地电位为中心、正负振摆的音频信号S1。因此，通过使用实施方式的保护电路10，能够不对音频信号S1的传播带来影响地适当地保护内部电路6不受施加到端子P1的过电压的影响。

例如，保护电路10a设置在端子P1和固定电压端子P2之间。另外，保护电路10b设置在端子P1和电源端子P3之间，保护电路10c设置在端子P1和电源端子P4之间。

在保护内部电路6方面最重要的或者最有效地起作用的是，在端子P1和固定电压端子P2之间设置的保护电路10a。因此，在电路面积优先的情况下，优选仅设置保护电路10a。

进而，为了提高对于浪涌噪声等的抵抗性，优选在端子P1和电源端子P3之间、端子P1和电源端子P4之间至少一方、最好是两方设置保护电路10b、10c。

内部电路6既可以具有放大音频信号S1的放大器，或者也可以是从多个输入音频信号中选择输出一个的单单的输入选择器(复用器)。

另外，内部电路6可以是从多个输出端子的任意一个中输出音频信号S1的输出选择器(分路器)。此时，优选对多个输出端子的每一个设置保护电路10。

本领域技术人员应该理解，上述实施方式是例示，能够对这些各个构成要素或者各个处理过程的组合进行各种变形例，并且这样的变形例也落在本发明的范围内。以下，说明变形例。

说明了实施方式的保护电路10形成在P型半导体基板上的情况，但是也可以形成在N型半导体基板上。此时，作为P沟道MOSFET形成第1晶体管M1、第2晶体管M2。另外，将图2的装置构造的P型和N型相互置换构成即可。

通过该变形例，能够适当地保护内部电路而不阻碍信号的传播。

此时的变形例的第1保护电路具有：第1二极管，其阳极连接在保护对象的端子上；以及作为P沟道MOSFET的第1晶体管，其传导沟道的一端、栅极以及反向栅与所述第1二极管的阴极相连接，其传导沟道的另一端与固定电压端子相连接。第1晶体管是在N型半导体基板上形成的P型阱内所形成的浮动MOSFET。第1二极管形成于与第1晶体管共用的P型阱内。第1二极管的传导沟道的另一端与P型阱相连接。

同样地，变形例中的第2保护电路具有：第2二极管，其阴极连接在保护对象的端子上；以及作为P沟道MOSFET的第2晶体管，其传导沟道的一端与所述第2二极管的阳极相连接，其传导沟道的另一端、栅极以及反向栅与固定电压端子相连接。第2晶体管是在N型半导体基板上形成的P型阱内所形成的浮动MOSFET。第2二极管形成于与第2晶体管共用的所述P型阱内。第2晶体管的传导沟道的一端与P型阱相连接。

图4(a)是表示第2保护电路的变形例的剖面图。图4(a)的第2保护电路4a除了图2(b)的第2保护电路4之外，具有保护用端子R1。保护用电阻R1设置在N型阱50中比元件分离区域51更靠近第2二极管D2侧的区域和接地端子之间。

图4(b)是图4(a)的第2二极管D2的外围的等效电路。在第2二极管D2的区域，存在以阳极34为集电极、以第2二极管D2侧的N型阱50为基极、以P型基板36为发射极的PNP型的寄生晶体管Q1。另外，第2二极管D2，与以阴极32为发射极、以阳极34为基极、以N型阱50为集电极的NPN型的双极晶体管(bipolar transistor)等效。

在这样的电路中，如图2(b)那样，如果将N型阱50打开(open)，则在N型阱50为负电压时，有可能寄生晶体管Q1导通，对接地流过电流。相对于此，通过如图4(a)那样设置电阻R1，能够抑制寄生晶体管Q1导通，并能够防止流过不需要的电流。

以上基于实施方式说明了本发明，但是实施方式只不过表示本发明的原理、应用是不言而喻的，在不脱离权利要求的范围所规定的本发明的思想的范围内，当然能够对实施方式进行多种变形例或进行配置的变更。

Claims (12)

1.一种保护电路，其特征在于，具有：

第1二极管，其阳极连接在保护对象的端子上；以及

作为N沟道MOSFET的第1晶体管，其传导沟道的一端与所述第1二极管的阴极相连接，其另一端、栅极以及反向栅与固定电压端子相连接，

所述第1晶体管是在P型半导体基板上形成的N型阱内所形成的浮动MOSFET，

所述第1二极管形成于与所述第1晶体管共用的所述N型阱内，

所述第1二极管的阴极以及所述第1晶体管的所述传导沟道的所述一端，与所述N型阱相连接。

2.如权利要求1所述的保护电路，其特征在于，还具有：

第2二极管，其阴极连接在保护对象的端子上；以及

作为N沟道MOSFET的第2晶体管，其传导沟道的一端、栅极以及反向栅与所述第2二极管的阳极相连接，其传导沟道的另一端与固定电压端子相连接，

所述第2晶体管是在P型半导体基板上形成的N型阱内所形成的浮动MOSFET，

所述第2二极管形成于与所述第2晶体管共用的所述N型阱内，

所述第2晶体管的所述传导沟道的所述另一端与所述N型阱相连接。

3.一种保护电路，其特征在于，具有：

第2二极管，其阴极连接在保护对象的端子上；以及

作为N沟道MOSFET的第2晶体管，其传导沟道的一端、栅极以及反向栅与所述第2二极管的阳极相连接，其传导沟道的另一端与固定电压端子相连接，

所述第2晶体管是在P型半导体基板上形成的N型阱内所形成的浮动MOSFET，

所述第2二极管形成于与所述第2晶体管共用的所述N型阱内，

所述第2晶体管的所述传导沟道的所述另一端与所述N型阱相连接。

4.一种保护电路，其特征在于，具有：

第1二极管，其阳极连接在保护对象的端子上；以及

作为P沟道MOSFET的第1晶体管，其传导沟道的一端、栅极以及反向栅与所述第1二极管的阴极相连接，其传导沟道的另一端与固定电压端子相连接，

所述第1晶体管是在N型半导体基板上形成的P型阱内所形成的浮动MOSFET，

所述第1二极管形成于与所述第1晶体管共用的所述P型阱内，

所述第1二极管的所述传导沟道的所述另一端与所述P型阱相连接。

5.如权利要求1所述的保护电路，其特征在于，还具有：

第2二极管，其阴极连接在保护对象的端子上；以及

作为P沟道MOSFET的第2晶体管，其传导沟道的一端与所述第2二极管的阳极相连接，其传导沟道的另一端、栅极以及反向栅与固定电压端子相连接，

所述第2晶体管是在N型半导体基板上形成的P型阱内所形成的浮动MOSFET，

所述第2二极管形成于与所述第2晶体管共用的所述P型阱内，

所述第2晶体管的所述传导沟道的所述一端与所述P型阱相连接。

6.一种保护电路，其特征在于，具有：

第2二极管，其阴极连接在保护对象的端子上；以及

作为P沟道MOSFET的第2晶体管，其传导沟道的一端与所述第2二极管的阳极相连接，其传导沟道的另一端、栅极以及反向栅与固定电压端子相连接，

所述第2晶体管是在N型半导体基板上形成的P型阱内所形成的浮动MOSFET，

所述第2二极管形成于与所述第2晶体管共用的所述P型阱内，

所述第2晶体管的所述传导沟道的所述一端与所述P型阱相连接。

7.如权利要求1、2、4、5的任意一项所述的保护电路，其特征在于，

所述第1晶体管和所述第1二极管被元件分离。

8.如权利要求2、3、5、6的任意一项所述的保护电路，其特征在于，

所述第2晶体管和所述第2二极管被元件分离。

9.如权利要求8所述的保护电路，其特征在于，

还具有：保护用电阻，设置在形成所述第2晶体管以及第2二极管的所述阱中比元件分离区域更靠近第2二极管侧的区域和接地端子之间。

10.如权利要求1至6的任意一项所述的保护电路，其特征在于，

在作为所述保护对象的端子上，传播以所述固定电压端子的电位为中心而振摆的信号。

11.如权利要求10所述的保护电路，其特征在于，

在作为所述保护对象的端子上传播的所述信号是音频信号。

12.如权利要求11所述的保护电路，其特征在于，

在作为所述保护对象的端子上连接电声变换元件。

Images