CN101931371B

CN101931371B - 磁悬浮轴承控制功放一体化系统

Info

Publication number: CN101931371B
Application number: CN 201010247186
Authority: CN
Inventors: 张育林; 张立; 刘昆; 肖凯; 项军华; 陈小飞
Original assignee: National University of Defense Technology
Current assignee: National University of Defense Technology
Priority date: 2010-08-06
Filing date: 2010-08-06
Publication date: 2013-07-03
Anticipated expiration: 2030-08-06
Also published as: CN101931371A

Abstract

一种磁悬浮轴承控制功放一体化系统，其以FPGA芯片作为核心处理器，该系统包括FPGA控制电路(1)、全桥电路及其隔离驱动部分(2)和模数转换电路(3)。模数转换电路(3)将磁悬浮轴承上的位移传感器提供的转子位移反馈信号(32)和线圈电流传感器提供的线圈电流反馈信号(31)转换为数字信号并送入FPGA控制电路(1)，在其内对数字信号进行数字标定及悬浮PID控制算法、电流PD校正算法和三电平脉冲宽度调制算法运算，生成多路开关信号，并经全桥电路及其隔离驱动部分(2)来控制线圈电流的大小。FPGA控制电路(1)集悬浮控制器、功放级的控制器和对电流和位移信号的调理功能于一体，充分利用了芯片内的逻辑资源，减少了电路体积和功耗。

Description

磁悬浮轴承控制功放一体化系统

技术领域

本发明涉及一种应用于磁悬浮轴承尤其是航天用磁悬浮轴承上的悬浮控制器和功率放大器。

背景技术

磁悬浮轴承利用电磁力将转子悬浮，具有无摩擦，长寿命，高转速，高精度等特点，是研制开发高精尖数控加工装备的基础部件。悬浮控制器和功率放大器是磁悬浮轴承的关键技术，对转速、精度、功耗起着决定性的作用。

采用磁悬浮轴承技术的磁悬浮飞轮姿控系统是目前航天领域的热门研究课题之一。航天产品对重量和功耗要求较高，降低磁悬浮轴承系统的重量和功耗意义重大。悬浮控制器和功率放大器无论在体积还是功耗上都在电路硬件系统中占主导地位，对这两部分电路的优化设计是降低轴承系统重量和功耗的重要途径。

目前，从国内的研究情况看，磁悬浮轴承的悬浮控制器和功率放大器总是作为独立的两个部分分别设计。现有方案中电路最精简的实施方式是悬浮控制器采用单片机或者FPGA等芯片实现，单片机或者FPGA芯片完成控制算法；功率放大器采用FPGA芯片实现，FPGA芯片接收悬浮控制器的运算结果，运算处理后输出开关信号，经过隔离后驱动功率开关管来实现功率放大。这种实施方法至少要用两个逻辑运算芯片，缺点是电路体积大，功耗高。

参阅中国专利公告号CN 1599239、公告日是2005年3月23日且名称为“基于FPGA的磁悬浮轴承功率放大器”的专利申请文献，该专利申请公开了包括输入输出信号电平转换电路、FPGA控制电路和功放电路的磁悬浮轴承功率放大器的实施方案。该方案只具备磁悬浮轴承功率放大器的功能，需要与轴承转子悬浮控制器配合使用，电路集成度不高。此外该发明全桥电路中的MOSFET全部使用N型MOSFET，其中上桥臂的MOSFET的源极需要提供浮置偏置电压，且传感器采样得到的信号需要通过运放电路进行硬件标定，电路体积较大。

发明内容

本发明的目的是为了降低磁悬浮轴承系统中电路部分的重量和功耗，提供一种以FPGA芯片为核心处理器的悬浮控制和功率放大一体化的磁悬浮轴承电路系统。

所述磁悬浮轴承控制功放一体化系统包括：

模/数转换电路，对轴承转子位移传感器的信号和轴承相应线圈的电流信号进行采样并进行模数转换；

FPGA控制电路，即由FPGA芯片组成的核心处理器，该FPGA控制电路接收模数转换后的数字信号并对其进行悬浮PID控制算法、电流PD校正算法和三电平脉冲宽度调制算法等运算处理，以获得并输出经脉宽调制后的开关信号；以及

全桥电路及其隔离驱动部分，将FPGA控制电路输出的开关信号进行隔离驱动和放大处理，以获得控制信号来控制磁悬浮轴承线圈的电流大小。

根据本发明的一个实施例，该FPGA控制电路包括：

悬浮PID控制算法模块，对所述转子位移反馈数字信号进行悬浮PID控制算法运算，以获得运算后信号；

电流反馈增益模块，接收所述线圈电流反馈数字信号并对其进行增益放大，以获得放大后信号；以及

其中对所述运算后信号和所述放大后信号进行加和运算，以获得加和信号；

电流PD校正算法模块，对所述加和信号进行电流PD校正并输出校正后信号；以及

三电平脉冲宽度调制算法模块，对所述校正后信号进行三电平脉冲宽度调制算法运算并输出经调制后的所述开关信号。

本发明的积极效果是：

在一片FPGA芯片里集成了悬浮PID控制算法、电磁线圈电流PD校正算法和三电平脉冲宽度调制算法，电路集成度高，有效降低了电路的体积和功耗；由于减少了一级信号传输，电磁兼容性能也得到提高。

本发明的FPGA控制电路在实现悬浮PID控制算法、电流PD校正算法和三电平脉冲宽度调制算法时引入了精度可自定义的块浮点运算IP核来进行浮点运算，充分发掘了FPGA芯片的运算潜力。全桥电路及其隔离驱动部分采用P、N型MOSFET组合构成全桥换能电路，省去了为上桥臂MOSFET源极提供浮地偏置电压的相关电路。

本发明的传感信号采用数字标定形式，不需要硬件标定电路。

附图说明

图1是本发明的磁悬浮轴承控制功放一体化系统的原理框图。

图2是图1所示的磁悬浮轴承控制功放一体化系统的FPGA控制电路的电路图。

图3是图1所示的磁悬浮轴承控制功放一体化系统的模数转换电路的电路图。

图4是本发明的全桥电路及其隔离驱动部分的一个通道的光电隔离驱动电路的电路图。

图5是本发明的全桥电路及其隔离驱动部分的一个通道的全桥换能电路的电路图。

图6是本发明的FPGA控制电路的浮点运算示意图。

对附图标记说明如下：

1-FPGA控制电路

11-悬浮PID控制算法模块

12-电流PD校正算法模块

13-三电平脉冲宽度调制算法模块

14-电流反馈增益模块

2-全桥换能电路及其隔离驱动部分

21-光电隔离驱动电路

22-全桥换能电路

3-模数转换电路

31-电磁线圈电流信号

32-转子位移信号

具体实施方式

本发明的实施例为控制四自由度磁悬浮轴承的控制功放一体化系统。

本发明提供一种以FPGA芯片为核心处理器的磁悬浮轴承控制功放一体化系统。

现场可编程门阵列(FPGA：Field Programmable Gate Array)是一种高密度的可编程逻辑器件，它由三种可编程单元和一个用于存放编程数据的静态存储器组成。这三种可编程单元是输入输出模块(I/O Block)、可编程逻辑模块(Configurable Logic Block)和互连资源(Interconnect Resource)，它们的工作状态全部由编程数据存储器中的数据设定。目前商业FPGA芯片的资源规模可以达到数百万等效逻辑门，输入输出端口的数量也都在数百量级，可以输出足够多路的PWM脉冲驱动多自由度磁悬浮轴承。

此外FPGA芯片极具特色的以面积换速度的设计理念使其非常适合实现并行特征明显的系统功能，而磁悬浮轴承各个自由度的控制功能正是独立并行的。FPGA芯片设计中还有大量可供设计复用的IP核可以使设计效率大大提高。综上所述，FPGA芯片是磁悬浮轴承通用数字控制器的理想实现平台。

本发明的磁悬浮轴承控制功放一体化系统以FPGA芯片作为核心处理器，其总体原理框图如图1所示，它包括A/D转换电路3、用以实现控制信号算法功能和功放控制算法功能的FPGA控制电路1(即FPGA芯片核心处理器)和用以实现功放功能的全桥电路及其隔离驱动部分2。A/D转换电路3采集八路转子位移反馈信号32和四路线圈电流反馈信号31，将它们转换为12路数字信号送至FPGA控制电路1，FPGA控制电路1对这12路数字信号进行运算处理后输出4组经脉冲宽度调制后的开关信号，每组4路共16路。

本发明的磁悬浮轴承控制功放一体化系统的FPGA控制电路1(即FPGA芯片核心处理器)的原理及电路图如图1和图2所示。该FPGA控制电路1包括：悬浮PID控制算法模块11，对所述转子位移反馈数字信号进行悬浮PID控制算法运算，以获得运算后信号；电流反馈增益模块14，接收所述线圈电流反馈数字信号并对其进行增益放大，以获得放大后信号；以及其中对所述运算后信号和所述放大后信号进行加和运算，以获得加和信号；电流PD校正算法模块12，对所述加和信号进行电流PD校正并输出校正后信号；以及三电平脉冲宽度调制算法模块13，对所述校正后信号进行三电平脉冲宽度调制算法运算并输出经调制后的所述开关信号。

该FPGA控制电路1在实现控制信号算法功能和功放控制算法功能时引入了精度可自定义(即可自定义数据长度)的块浮点运算IP核来进行浮点运算，充分发掘了FPGA芯片的运算潜力。所述控制信号算法包括悬浮PID控制算法，而所述功放控制算法包括电流PD校正算法和三电平脉冲宽度调制算法。

本发明的模数(A/D)转换电路3的原理及电路图如图1和图3所示。该模数转换电路3将来自磁轴承的线圈电流反馈信号31和转子位移反馈信号32转换成数字信号，所述数字信号包括线圈电流反馈数字信号和转子位移反馈数字信号。

来自磁悬浮轴承每个自由度有三路信号，即两路需要差分的电涡流传感器信号和一路电流信号。四自由度共有12路模拟信号需要采样，故采用三片四通道并行A/D芯片AD7863(即芯片U2～U4)来作为模数转换电路3，该模数转换电路3的模数转换后的数字信号包括线圈电流反馈数字信号和转子位移反馈数字信号，所述数字信号以14位精度并行输出，此外每个AD7863芯片还需要4位控制信号(从FPGA处输入，不包含在14位精度内)，所述4位控制信号由该FPGA芯片(U1)输出。故FPGA芯片(U1)需定义42(42＝3×14)个输入端口接收三片AD7863芯片(U2～U4)输出的线圈电流反馈数字信号和转子位移反馈数字信号，同时定义12(12＝3×4)个输出端口作为三片AD7863芯片(U2～U4)的控制信号输出端口。

该模数转换电路3输出的线圈电流反馈数字信号和转子位移反馈数字信号在该FPGA控制电路1内以数字形式进行标定。

本发明的全桥电路及其隔离驱动部分2的电路图如图4和图5所示。该全桥电路及其隔离驱动部分2将FPGA控制电路1输出的开关信号进行隔离驱动和放大处理，以获得控制信号来控制电磁线圈的电流大小。

该全桥电路及其隔离驱动部分2包括：光电隔离驱动电路21，其接收由该FPGA控制电路1输出的所述经调制后的开关信号，并对其进行光电隔离处理，以获得和输出驱动信号；以及全桥换能电路22，其接收由该光电隔离驱动电路21输出的所述驱动信号，以驱动该全桥换能电路22输出根据以下方式而增大、不变或减少的电磁线圈控制电流。

本发明的FPGA控制电路1能够输出多路经调制后的开关信号，用来对多单元的全桥电路及其隔离驱动部分2进行控制。

例如，本实例的磁悬浮轴承有4个控制自由度，因此该全桥电路及其隔离驱动部分2的光电隔离驱动电路21和全桥换能电路22共有4个分别如图4和图5所示的单元。

图4为光电隔离驱动电路21的一个单元的电路图，该光电隔离驱动电路21由四个光电隔离TLP250芯片(即芯片U5～U8)实现，每个TLP250芯片的输入端与该FPGA芯片(即芯片U1)对应的输出端相连，每个TLP250芯片输出的驱动信号DrQ1～DrQ4之一分别用来驱动全桥换能电路22的一个单元。

图5为全桥换能电路22的一个单元的电路图，该全桥换能电路22由四个MOSFET管Q1～Q4组成全桥电路，其上桥臂的MOSFET管Q1和Q2采用P型MOSFET，下桥臂的MOSFET管Q3和Q4采用N型MOSFET。每个TLP250芯片输出的驱动信号DrQ1～DrQ4之一被分别输送到所述MOSFET管Q1～Q4的栅极上。

所述驱动信号DrQ1～DrQ4中的驱动信号DrQ1和DrQ2分别驱动该全桥换能电路22的上桥臂的MOSFET管Q1和Q2的开通或截止，而所述驱动信号DrQ1～DrQ4中的驱动信号DrQ3和DrQ4分别驱动该全桥换能电路22的下桥臂的MOSFET管Q3和Q4的开通或截止。

当所述MOSFET管Q1和Q4导通时所述MOSFET管Q2和Q3截止，所输出的电磁线圈控制电流增加；

当所述MOSFET管Q1和Q2导通时所述MOSFET管Q3和Q4截止，或者当所述MOSFET管Q3和Q4导通时所述MOSFET管Q1和Q2截止，所输出的电磁线圈控制电流保持不变；以及

当所述MOSFET管Q2和Q3导通时所述MOSFET管Q1和Q4截止，所输出的电磁线圈控制电流减少。

其他单元的全桥换能电路、隔离驱动电路及其功能与此类似。

本实例中磁悬浮轴承的自由度可以根据需要增加或者减少。

本实例中的控制功放一体化系统采用了三电平PWM功放技术，电流纹波小；采用了电流反馈，电流响应速度快。

为理解本发明的原理，下面分别说明在FPGA控制电路1中对所述反馈信号的数字信号进行数字标定的过程、和算法相关的处理过程以及引入浮点运算的过程。

设当前时刻的轴承上某自由度两个差分配置的位移传感器的输出经模数转换后的数字信号为x₊，x_-，由霍尔传感器感测到的电磁线圈电流反馈信号经模数转换后的数字信号为i，由于传感器安装误差和元器件温漂等因素影响，x₊，x_-和i往往带有常值漂移，需要对其进行标定。标定的步骤如下：

通过FPGA控制电路1发送栅极驱动信号令全桥换能电路22按100％的占空比处于正向导通状态，延时200ms～500ms后，将位移传感器的输出、霍尔传感器感测到的电磁线圈电流反馈信号的数字信号存储下来，记为x₁₊，x_1-和i₁。

通过FPGA控制电路1发送栅极驱动信号令全桥换能电路22按100％的占空比处于反向导通状态，延时200ms～500ms后，将位移传感器的输出、霍尔传感器感测到的电磁线圈电流反馈信号的数字信号存储下来，记为x₂₊，x_2-和i₂。

计算得到位移标定信号

以及

电流标定信号

i_{adj} = - \frac{i_{1} + i_{2}}{2} .

和控制算法相关的处理分为外回路运算和内回路运算两部分，其中外回路为位移反馈回路，内回路为电流反馈回路，外回路的运算结果作为内回路的一个输入。

所述外回路运算包括悬浮PID控制算法运算，而所述内回路运算包括电流反馈增益、电流PD校正算法和三电平脉冲宽度调制算法运算。

将位移误差反馈信号值记为x，悬浮PID控制算法的输出记为i_c，其物理意义为需要的电磁线圈电流。

位移误差反馈信号为：

x＝(x₊-x_-)+x_adj，其中x_adj为标定位移反馈信号时引入的偏移量。

悬浮PID控制算法的步骤如下：

比例项＝K_p·x，其中K_p为比例系数。

积分项＝积分项当前值+K_i·x，其中K_i为积分系数。

微分项＝K_d·(x-x_p)，其中x_p为前一时刻的位移误差，K_d为微分系数。

则悬浮PID控制算法的输出：i_c＝比例项+积分项+微分项

在悬浮PID控制计算结束后，就进入电流反馈内回路的处理。

首先，经电流反馈增益运算之后，电流误差信号为：

，其中

为电流误差信号，α_i为电流反馈增益系数，i_adj为标定位移反馈信号时引入的偏移量。

其次，电流PD校正算法的步骤如下：

比例项

，其中k_p为比例系数。

微分项

，其中

为前一时刻的电流误差，k_d为微分系数。

则电流反馈PD算法的输出：f_pd＝比例项+微分项

所输出的PWM信号还需要进行三电平脉冲宽度调制算法运算，以继续计算占空比：

其中[f_pd]_max代表PD算法输出的最大值。

占空比计算出来后，按三电平PWM的原理输出多路开关信号，所述多路开关信号是用来控制每路线圈对应的全桥换能电路22的4个MOSFET管Q1～Q4的开通或截止的信号。

三电平功放控制的原理可参照附图4，当MOSFET管Q1和Q4导通(此时Q2和Q3截止)时，线圈电流增加；当Q1和Q2导通(此时Q3和Q4截止)或者Q3和Q4导通(此时Q1和Q2截止)时，线圈电流保持不变；当Q2和Q3导通(此时Q1和Q4截止)时，线圈电流减少。

如图6所示，下面以典型的一阶传递函数的数字实现为例，说明如何在FPGA控制电路1内引入浮点运算。

对于离散化后的典型一阶传递函数

数字控制器实现时采用如下增量算法：

y(k)＝par1·u(k)+par2·u(k-1)+par3·y(k-1)，

其中

为三个系数。用块浮点运算IP核的方法实现该增量算法的结构原理如图6。其中m1、m2、m3为浮点乘法IP核，add1和add2为浮点加法IP核，delay为延时环节。块浮点运算IP核采用FPGA设计软件Xilinx ISE 9.1i中自带的float_point_v3.0 IP核。每个浮点IP核涉及到的变量信号采用符号IEEE754标准的二进制浮点数据结构。

Claims

1.一种磁悬浮轴承控制功放一体化系统，该系统包括：

模数转换电路(3)，将来自磁轴承的线圈电流反馈信号(31)和转子位移反馈信号(32)转换成数字信号，所述数字信号包括线圈电流反馈数字信号和转子位移反馈数字信号；

FPGA控制电路(1)，即由FPGA芯片组成的核心处理器，该FPGA控制电路(1)接收经该模数转换电路(3)转换后的数字信号，并对所述数字信号依次进行悬浮PID控制算法、电流PD校正算法和三电平脉冲宽度调制算法的运算处理，以获得开关信号和输出该开关信号；以及

全桥电路及其隔离驱动部分(2)，将FPGA控制电路(1)输出的开关信号进行隔离驱动和放大处理，以获得控制信号来控制电磁线圈的电流大小，其中

所述模数转换电路(3)输出的线圈电流反馈数字信号和转子位移反馈数字信号在该FPGA控制电路(1)内以数字形式进行标定，

其中该FPGA控制电路(1)包括：

悬浮PID控制算法模块(11)，对所述转子位移反馈数字信号进行悬浮PID控制算法运算，以获得运算后信号；

电流反馈增益模块(14)，接收所述线圈电流反馈数字信号并对其进行增益放大，以获得放大后信号；以及

电流PD校正算法模块(12)，对所述加和信号进行电流PD校正并输出校正后信号；以及

三电平脉冲宽度调制算法模块(13)，对所述校正后信号进行三电平脉冲宽度调制算法运算并输出经调制后的所述开关信号。

2.根据权利要求1所述的磁悬浮轴承控制功放一体化系统，其中

所述模数转换电路(3)由三个四通道并行AD7863芯片实现，其并行输出14位精度的线圈电流反馈数字信号和转子位移反馈数字信号，且每个AD7863芯片还需要4位控制信号。

3.根据权利要求1所述的磁悬浮轴承控制功放一体化系统，其中

该FPGA芯片具有用于接收线圈电流反馈数字信号和转子位移反馈数字信号的42位输入端口，且具有用于输出所述开关信号的12位输出端口。

4.根据权利要求1所述的磁悬浮轴承控制功放一体化系统，其中

所述全桥电路及其隔离驱动部分(2)包括：

光电隔离驱动电路(21)，其接收由该FPGA控制电路(1)输出的经调制后的开关信号，并对其进行光电隔离处理，以获得驱动信号和输出该驱动信号；以及

全桥换能电路(22)，其接收由该光电隔离驱动电路(21)输出的所述驱动信号，以驱动该全桥换能电路(22)输出电磁线圈控制电流。

5.根据权利要求4所述的磁悬浮轴承控制功放一体化系统，其中

所述光电隔离驱动电路(21)由四个光电隔离TLP250芯片实现，每个TLP250芯片的输入端与该FPGA芯片对应的输出端相连，每个TLP250芯片输出的驱动信号分别用来驱动该全桥换能电路(22)。

6.根据权利要求5所述的磁悬浮轴承控制功放一体化系统，其中

所述全桥换能电路(22)由四个MOSFET管组成，其上桥臂的第一和第二MOSFET管采用P型MOSFET，下桥臂的第三和第四MOSFET管采用N型MOSFET；以及

每个TLP250芯片输出的驱动信号被分别输送到所述MOSFET管的栅极上。

7.根据权利要求6所述的磁悬浮轴承控制功放一体化系统，其中

所述驱动信号中的第一和第二驱动信号驱动该全桥换能电路(22)的上桥臂的第一和第二MOSFET管的开通或截止，而所述驱动信号中的第三和第四动信号驱动该全桥换能电路(22)的下桥臂的第三和第四MOSFET管的开通或截止；其中

当所述第一和第四MOSFET管导通时所述第二和第三MOSFET管截止，所输出的电磁线圈控制电流增加；

当所述第一和第二述MOSFET管导通时所述第三和第四MOSFET管截止，或者当所述第三和第四MOSFET管导通时所述第一和第二MOSFET管截止，所输出的电磁线圈控制电流保持不变；以及

当所述第二和第三MOSFET管导通时所述第一和第四MOSFET管截止，所输出的电磁线圈控制电流减少。

8.根据权利要求1至7的任意一项所述的磁悬浮轴承控制功放一体化系统，其中所述FPGA控制电路(1)输出多路经调制后的开关信号，用来对多单元的全桥电路及其隔离驱动部分(2)进行控制。

9.根据权利要求1至7的任意一项所述的磁悬浮轴承控制功放一体化系统，其中

所述FPGA控制电路(1)在实现悬浮PID控制算法、电流PD校正算法和三电平脉冲宽度调制算法功能时引入了精度可自定义的块浮点运算IP核来进行浮点运算。