CN201937551U - 一种基于可编程增益放大器的信号处理电路 - Google Patents
一种基于可编程增益放大器的信号处理电路 Download PDFInfo
- Publication number
- CN201937551U CN201937551U CN2011200122941U CN201120012294U CN201937551U CN 201937551 U CN201937551 U CN 201937551U CN 2011200122941 U CN2011200122941 U CN 2011200122941U CN 201120012294 U CN201120012294 U CN 201120012294U CN 201937551 U CN201937551 U CN 201937551U
- Authority
- CN
- China
- Prior art keywords
- resistance
- input
- unit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
本实用新型公开了一种基于可编程增益放大器(PGA单元)的信号处理电路,包括:输入信号保持单元,用于对输入的小信号的进行保持;PGA单元,与上述的输入信号保持单元连接,用来选择输入的小信号的增益衰减幅度;加减法运算单元,其与上述的PGA单元输出相连接,用来实现对PGA单元输出不同信道的小信号幅度进行加减法运算;输出信号保持单元,与上述的加减法运算单元连接,实现对已完成加减法运算的信道小信号进行保持,并将其传送到电路的输出端。本信号处理电路解决了PGA电路仅仅只能对单一信道的输入信号增益进行处理而不能处理多信道信号之间增益的相互影响的问题,可更好的完成对输入的不同信道之间的信号增益处理,给设计者带来很大的自由度。
Description
技术领域
本实用新型涉及一种音频信号处理电路,尤其涉及一种基于可编程增益放大器PGA单元信号处理设计电路。
背景技术
随着计算机的应用,为了减少硬件设备,可以使用可编程增益放大(PGA:Promgrammable Gain Amplifier)。它是一种通用性很强的放大器,其放大倍数可以根据需要用程序进行控制。采用这种放大器,可通过程序调节放大倍数,使A/D转换器满量程信号达到均一化,因而大大提高测量精度。
现有技术中有一些的PGA设计电路,都是基于通过模拟开关来改变反馈电阻大小从而控制运放增益。现在PGA设计电路增益的改变方式单一,PGA电路要么实现全是信号放大增益,或者是信号缩小增益,且PGA处理信号时仅仅针对单信道信号输入。
发明内容
本实用新型的目的在于针对上述PGA电路设计复杂且仅仅只能对单信道输入信号的增益进行处理的问题,提供一种基于可编程增益放大器,支持不同信道之间信号的增益的处理,且可对不同信道之间的信号进行加减法运算的信号处理电路。
为了实现上述目的,本实用新型采用的技术方案是:
一种基于可编程增益放大器的信号处理电路,包括:两个输入信号保持单元,用于对两个信道输入的小信号的幅度进行保持;两个PGA单元,每个PGA单元与上述的一个输入信号保持单元连接,用来对每个信道输入的小信号的幅度按照输入控制信号值的不同进行不同衰减;加减法运算单元,与上述的各PGA单元输出连接,对PGA单元输出的各信道的信号幅度值进行加法运算和减法运算,并输出加的结果和减的结果;输出信号保持单元,与上述的加减法运算单元的输出连接,对加的结果和减的结果进行幅度保持,并作为信号处理电路的输出端。
所述PGA单元对输入的小信号的幅度进行从0至-10db范围衰减。
所述输入信号保持单元由运放单元I1、I2组成,运放单元I1正向输入端接外部一路信道输入信号VIN1,其负向输入端与输出端、一个PGA单元的信号输入端连接;运放单元I2正向输入端接外部另一路信道输入信号VIN2,其负向输入端与输出端、另一个PGA单元的信号输入端连接。
所述PGA单元由电阻网络RI,开关组SI以及运放单元I3组成,其中电阻网络R由11个阻值不尽相同电阻R0-R10串联而成,开关阵列SI由11个开关S0-S10组成。其中:
电阻R0的上端接与输入信号保持单元的输出以及开关阵列SI中开关S0的输入端连接,其下端接与电阻R1的上端以及开关阵列SI中开关S1的输入端连接;
电阻R1的下端接与电阻R2的上端以及开关阵列SI中开关S2的输入端连接;
电阻R2的下端接与电阻R3的上端以及开关阵列SI中开关S3的输入端连接;
电阻R3的下端接与电阻R4的上端以及开关阵列SI中开关S4的输入端连接;
电阻R4的下端接与电阻R5的上端以及开关阵列SI中开关S5的输入端连接;
电阻R5的下端接与电阻R6的上端以及开关阵列SI中开关S6的输入端连接;
电阻R6的下端接与电阻R7的上端以及开关阵列SI中开关S7的输入端连接;
电阻R7的下端接与电阻R8的上端以及开关阵列SI中开关S8的输入端连接;
电阻R8的下端接与电阻R9的上端以及开关阵列SI中开关S9的输入端连接;
电阻R9的下端接与电阻R10的上端以及开关阵列SI中开关S10的输入端连接;
电阻R10的下端直接连接电路的直流电平BOT;
开关阵列SI的输入控制信号来自外部的输入信号CTR<0:11>,开关阵列SI的所有输出均连接在一起且与运放单元I3的正向输入端连接;
运放单元I3的负向输入端与输出端连接在一起作为下一级加减法运算单元的一个信号输入VI1。
所述加减法运算单元由运放单元I5、I6、以及电阻R30-R38组成,其中:
一路PGA单元的输出与电阻R31、R33上端连接起来;
电阻R31的下端与电阻R32的上端以及运放单元I6的正向输入端连接起来;
运放单元I6的输出端与电阻R37的上端连接,其负向输入端与电阻R37的下端以及电阻R38的上端连接起来;
电阻R33的下端与电阻R34的上端,以及运放单元I5的正向输入端连接在一起;
运放单元I5的输出与电阻R35的上端连接,其负向输入端与电阻R35的下端以及电阻R36的上端连接在一起;
另一路PGA单元的输出与电阻R34的下端,以及电阻R38的下端连接在一起;
R32、R36的下端均连接在电路中同一直流参考电压点BOT。
所述输出信号保持单元由运放单元I7、I8组成,其中,运放单元I7的正向输入端接所述运放单元I5的输出端连接,运放单元I7的负向输入端接其输出端连接;运放单元I8的正向输入端接所述运放单元I6的输出端连接,运放单元I8的负向输入端接其输出端连接。
本实用新型的有益效果:本实用新型的可编程增益放大器PGA信号处理电路可通过控制PGA单元中的开关阵列的输入信号,来选择单信道信号增益的放大倍数,然后加减法单元可对不同信道之间的输入小信号进行加减法运算。本实用新型根据不同的实际情况选择不同的开关组输入控制信号,即可获得不同信道之间PGA电路处理信号能力。加减法单元解决了PGA单元仅仅对单信道信号增益幅度进行处理的缺陷,增加了不同信号之间的增益幅度的变化。这会给设计者在设计信号处理电路是带来更大的设计自由度。
附图说明
图1为本实用新型基于可编程增益放大器的信号处理电路的结构原理图;
图2为本实用新型基于可编程增益放大器的信号处理电路的一个实施例的电路图;
图3为图1所示实施例中PGA单元的电路图;
图4为图1所示实施例中加减、法运算单元电路图;
图5为图1所示实施例信号处理电路0dB仿真时序;
图6为图1所示实施例信号处理电路-7dB仿真时序。
具体实施方式
下面参照附图1-6对本实用新型的一个实施例进行详细说明。
图2是按照图1所示的基于可编程增益放大器的信号处理电路的结构形式设计的一个基于可编程增益放大器PGA信号处理电路的实施例的电路图。在本实施实例中,可编程增益放大器信号处理电路由输入信号保持单元(运放单元I1、I2组成)、PGA单元(电阻网络RI、RII,开关组SI、SII以及运放单元I3、I4组成)、加减法单元(运放单元I5、I6、以及电阻R30-R38组成)以及输出信号保持单元(运放单元I7、I8组成)组成。输入信号保持单元中运放单元I1的正向输入端接外部输入信号(VIN1),其负向输入端与输出端及一个PGA单元的信号输入端连接。输入信号保持单元中运放单元I2的正向输入端接外部输入信号(VIN2),其负向输入端与输出端及另一个PGA单元的信号输入端连接。
图3是上述实施例中的一个PGA单元的电路图。该PGA单元由三部分组成,分别是电阻网络RI、开关阵列SI、以及运放单元I3。其中电阻网络RI由11个阻值不尽相同电阻(R0-R10)串联而成,开关阵列SI由11个开关(S0-S10)组成。其中电阻R0的上端与输入信号保持单元中运放单元I1的输出以及开关阵列SI中开关S0的输入端连接,其下端接与电阻R1的上端以及开关阵列SI中开关S1的输入端连接;电阻R1的下端与电阻R2的上端以及开关阵列SI中开关S2的输入端连接;电阻R2的下端与电阻R3的上端以及开关阵列SI中开关S3的输入端连接;电阻R3的下端与电阻R4的上端以及开关阵列SI中开关S4的输入端连接;电阻R4的下端与电阻R5的上端以及开关阵列SI中开关S5的输入端连接;电阻R5的下端与电阻R6的上端以及开关阵列SI中开关S6的输入端连接;电阻R6的下端与电阻R7的上端以及开关阵列SI中开关S7的输入端连接;电阻R7的下端与电阻R8的上端以及开关阵列SI中开关S8的输入端连接;电阻R8的下端与电阻R9的上端以及开关阵列SI中开关S9的输入端连接;电阻R9的下端与电阻R10的上端以及开关阵列SI中开关S10的输入端连接;电阻R10的下端直接连接电路的直流电平(BOT)。开关阵列SI的输入控制信号来自外部的输入信号CTR<0:11>,而相应的开关阵列SI的所有输出均连接在一起且与运放单元I3的正向输入端连接。运放单元I3的负向输入端与输出端连接在一起作为下一级加减法运算单元的一个信号输入(VI1)。
图4是上述实施例中加减法单元单元的电路图。该加减法单元由电阻R31-R38、以及两个运放单元I5、I6组成。运放单元I3的输出与电阻R31、R33上端连接起来。电阻R31的下端与电阻R32的上端以及运放单元I6的正向输入端连接起来。运放单元I6的输出端与电阻R37的上端连接,其相应的负向输入端与电阻R37的下端,以及电阻R38的上端连接起来。电阻R33的下端与电阻R34的上端,以及运放单元I5的正向输入端连接在一起。运放单元I5的输出与电阻R35的上端连接在一起,相应的其负向输入端与电阻R35的下端以及电阻R36的上端连接在一起。运放I4的输出与电阻R34的下端,以及电阻R38的下端连接在一起。R32、R36的下端均连接在电路中同一直流参考电压点(BOT)。
本实施例中的输出信号保持单元由运放单元I7、I8组成(参见图2),其中,运放单元I7的正向输入端接所述运放单元I5的输出端连接,运放单元I7的负向输入端接其输出端连接;运放单元I8的正向输入端接所述运放单元I6的输出端连接,运放单元I8的负向输入端接其输出端连接。
工作原理:两个信道的输入信号在被输入信号保持单元采集进来之后,经过PGA单元模块之后,根据其内部输入的开关阵列的控制信号,两个信道输出信号(VI1、VI2)的幅度有一定程度上的衰减。接着它们被送入之加减法单元,进行加减法运算操作。在运放单元I3、I4的输出端之间连接的电阻的中点处(R33、R34的连接处)获得输入小信号之和均值电压,然后经过运放单元I5对中间值电压进行放大,即完成小信号幅度之和运算。通过电阻网络(R31-R32-BOT)中间点处获得小信号VI1的中间值电压,然后它被送至运放单元I6的正向输入端,获得电阻网络(R37-R38)中间值电压VI1/2。电阻R37处以及等值电阻R38的处电压之和为它们中间值电压的2倍,于是在电阻R38的上端获得电压为(VIN1-VIN2),即完成小信号幅度之差运算。
本实施例根据端CTR<0:11>的信号值:CTL<10>-CTL<0>实现对输入信号增益进行-10dB-0dB的处理。
图5是信号处理电路为0dB时的仿真时序,当CTL<0>为高电平,输入的一组正弦信号电平VIN1(峰值2.4)、电平VIN2(峰值2.2V),经过PGA单元之后,各信号增益均为0dB,此时VI1(峰值2.395V)、VI2(峰值2.195V)维持信号幅度不变。当VI1、VI2信号经过加减法单元之后,在电路的输出端得到一组其小信号进行加减法运算的电平,VIN1+VIN2的信号峰值为2.587V,以及VIN1-VIN2的信号峰值为2.195V。
图5是信号处理电路为-7dB时的仿真时序,当CTL<7>为高电平,输入的一组正弦信号电平VIN1(峰值2.4)、电平VIN2(峰值2.2V),经过PGA单元之后,各信号增益均进行-7dB的衰减,此时VI1信号峰值为2.178V、VI2信号的峰值为2.088V。当VI1、VI2信号经过加减法单元之后,在电路的输出端得到一组其小信号进行加减法运算的电平,VIN1+VIN2的信号峰值为2.258V,以及VIN1-VIN2的信号峰值为2.086V。
表1本实用新型基于可编程增益放大器信号处理增益倍数
本实施例除了对单信道输入信号增益实现-10dB-0dB变化范围之外,参见表1,且实现不同信道之间的信号进行加减法运算。为了获得更大范围的增益变化幅度,可以增加PGA单元中运放单元个数即可。当然本实施例中PGA单元仅仅实现单信道增益衰减的模式,若要获得增益增加模式或者增益兼具增加或衰减模式仅需替换PGA单元部分。加减法单元解决了PGA单元仅仅对单信道信号增益幅度进行处理的缺陷,增加了不同信号之间的增益幅度的变化。这会给设计者在设计信号处理电路是带来更大的设计自由度。以上所述仅为本实用新型的较佳实施例,非局限本实用新型的保护范围,凡运用本实用新型说明书及附图内容所做的等同结构变化,均包含于本实用新型的保护范围内。
Claims (6)
1.一种基于可编程增益放大器的信号处理电路,其特征在于,包括:
两个输入信号保持单元,用于对两个信道输入的小信号的幅度进行保持;
两个PGA 单元,每个PGA 单元与上述的一个输入信号保持单元连接,用来对每个信道输入的小信号的幅度按照输入控制信号值的不同进行不同衰减;
加减法运算单元,与上述的各PGA单元输出连接,对PGA单元输出的各信道的信号幅度值进行加法运算和减法运算,并输出加的结果和减的结果;
输出信号保持单元,与上述的加减法运算单元的输出连接,对加的结果和减的结果进行幅度保持,并作为信号处理电路的输出端。
2.如权利要求1所述的一种基于可编程增益放大器的信号处理电路,其特征在于:所述PGA单元对输入的小信号的幅度进行从0至-10db范围衰减。
3.如权利要求1或2所述的一种基于可编程增益放大器的信号处理电路,其特征在于:所述输入信号保持单元由运放单元 I1、I2组成,运放单元I1正向输入端接外部一路信道输入信号VIN1,其负向输入端与输出端﹑一个PGA单元的信号输入端连接;运放单元I2正向输入端接外部另一路信道输入信号VIN2,其负向输入端与输出端﹑另一个PGA单元的信号输入端连接。
4.如权利要求1或2所述的一种基于可编程增益放大器的信号处理电路,其特征在于:所述PGA单元由电阻网络RI,开关组SI以及运放单元I3组成,
其中电阻网络R由11个阻值不尽相同电阻R0-R10串联而成,开关阵列SI由11个开关S0-S10组成,
电阻R0的上端接与输入信号保持单元的输出以及开关阵列SI中开关S0的输入端连接,其下端接与电阻R1的上端以及开关阵列SI中开关S1的输入端连接;
电阻R1的下端接与电阻R2的上端以及开关阵列SI中开关S2的输入端连接;
电阻R2的下端接与电阻R3的上端以及开关阵列SI中开关S3的输入端连接;
电阻R3的下端接与电阻R4的上端以及开关阵列SI中开关S4的输入端连接;
电阻R4的下端接与电阻R5的上端以及开关阵列SI中开关S5的输入端连接;
电阻R5的下端接与电阻R6的上端以及开关阵列SI中开关S6的输入端连接;
电阻R6的下端接与电阻R7的上端以及开关阵列SI中开关S7的输入端连接;
电阻R7的下端接与电阻R8的上端以及开关阵列SI中开关S8的输入端连接;
电阻R8的下端接与电阻R9的上端以及开关阵列SI中开关S9的输入端连接;
电阻R9的下端接与电阻R10的上端以及开关阵列SI中开关S10的输入端连接;
电阻R10的下端直接连接电路的直流电平BOT;
开关阵列SI的输入控制信号来自外部的输入信号CTR<0:11>,
开关阵列SI的所有输出均连接在一起且与运放单元I3的正向输入端连接;
运放单元I3的负向输入端与输出端连接在一起作为下一级加减法运算单元的一个信号输入VI1。
5.如权利要求3所述的一种基于可编程增益放大器的信号处理电路,其特征在于:所述加减法运算单元由运放单元I5﹑I6﹑以及电阻R30-R38组成,
一路PGA单元的输出与电阻R31、R33上端连接起来;
电阻R31的下端与电阻R32的上端以及运放单元I6的正向输入端连接起来;
运放单元I6的输出端与电阻R37的上端连接,其负向输入端与电阻R37的下端以及电阻R38的上端连接起来;
电阻R33的下端与电阻R34的上端,以及运放单元I5的正向输入端连接在一起;
运放单元I5的输出与电阻R35的上端连接,其负向输入端与电阻R35的下端以及电阻R36的上端连接在一起;
另一路PGA单元的输出与电阻R34的下端,以及电阻R38的下端连接在一起;
R32、R36 的下端 均连接在电路中同一直流参考电压点BOT。
6.如权利要求5所述的一种基于可编程增益放大器的信号处理电路,其特征在于:所述输出信号保持单元由运放单元I7﹑I8组成,其中,运放单元I7的正向输入端接所述运放单元I5的输出端连接,运放单元I7的负向输入端接其输出端连接;运放单元I8的正向输入端接所述运放单元I6的输出端连接,运放单元I8的负向输入端接其输出端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011200122941U CN201937551U (zh) | 2011-01-14 | 2011-01-14 | 一种基于可编程增益放大器的信号处理电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011200122941U CN201937551U (zh) | 2011-01-14 | 2011-01-14 | 一种基于可编程增益放大器的信号处理电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201937551U true CN201937551U (zh) | 2011-08-17 |
Family
ID=44449055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011200122941U Expired - Fee Related CN201937551U (zh) | 2011-01-14 | 2011-01-14 | 一种基于可编程增益放大器的信号处理电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201937551U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102868386A (zh) * | 2012-09-25 | 2013-01-09 | 中国兵器工业集团第二一四研究所苏州研发中心 | 低占空比窄脉冲信号的多通道信号放大电路及控制方法 |
-
2011
- 2011-01-14 CN CN2011200122941U patent/CN201937551U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102868386A (zh) * | 2012-09-25 | 2013-01-09 | 中国兵器工业集团第二一四研究所苏州研发中心 | 低占空比窄脉冲信号的多通道信号放大电路及控制方法 |
CN102868386B (zh) * | 2012-09-25 | 2015-05-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | 低占空比窄脉冲信号的多通道信号放大电路及控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201522701U (zh) | 多路模拟信号放大数据采集电路 | |
CN203465330U (zh) | 示波器前端处理电路 | |
WO2014068351A3 (en) | Amplification stage and wideband power amplifier | |
JP2017506043A5 (zh) | ||
CN201674469U (zh) | 带有自动增益控制的音频功率放大器电路 | |
CN203224544U (zh) | 一种示波器前端处理模块电路 | |
CN201937551U (zh) | 一种基于可编程增益放大器的信号处理电路 | |
MD420Z (ro) | Convertor de impedanţă | |
CN203071878U (zh) | 基于压控运放的宽带直流放大器 | |
CN104348431B (zh) | 共模反馈的差分放大电路及方法、集成电路 | |
CN203981773U (zh) | 一种有源滤波控制器的信号调理电路 | |
TW200743334A (en) | RF transceiver and communication device using the same | |
CN203457116U (zh) | 共模反馈的差分放大电路及集成电路 | |
CN103684274B (zh) | 具有单端转差分能力和滤波作用的宽带低噪声放大器 | |
CN101860334A (zh) | 一种分隔直流交流通路的循环电流跨导运算放大器 | |
WO2008102819A1 (ja) | 電子回路及び通信システム | |
CN206164505U (zh) | 一种优化的模拟信号调理电路 | |
CN204794912U (zh) | 一种工业控制系统小信号实时调理电路 | |
RU2008134978A (ru) | Комплементарный каскодный дифференциальный усилитель с управляемым усилением | |
CN104506151B (zh) | 一种用于医疗电子的运算放大器 | |
CN203910117U (zh) | 一种实验数据采集电路 | |
CN210405325U (zh) | 功率检测器 | |
CN202488428U (zh) | 基于运算放大器的无变压器的平衡与非平衡信号转换电路 | |
CN103226460A (zh) | 多路模拟乘除法运算电路 | |
CN203293498U (zh) | 一种注塑机及其多段温度信号测量电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110817 Termination date: 20130114 |